JPH06163689A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH06163689A JPH06163689A JP31757392A JP31757392A JPH06163689A JP H06163689 A JPH06163689 A JP H06163689A JP 31757392 A JP31757392 A JP 31757392A JP 31757392 A JP31757392 A JP 31757392A JP H06163689 A JPH06163689 A JP H06163689A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- junction
- semiconductor substrate
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】半導体基板のチップへの分割のための切断部に
一面からＰＮ接合を越える溝を、他面からそれより浅い
溝を形成して半導体基板の反りを防ぐ際の溝の形成が簡
単にできるようにする。 【構成】浅い溝の幅を狭くすることにより、エッチング
で深い溝と同時に掘っても、エッチング速度が遅くなる
ため、自然に浅い溝が形成される。この溝が極めて浅け
れば、パッシベーション材をＰＮ接合の露出する溝側に
のみ着け、この溝に着けなくても、ガラス焼成時に割れ
ることがない。
一面からＰＮ接合を越える溝を、他面からそれより浅い
溝を形成して半導体基板の反りを防ぐ際の溝の形成が簡
単にできるようにする。 【構成】浅い溝の幅を狭くすることにより、エッチング
で深い溝と同時に掘っても、エッチング速度が遅くなる
ため、自然に浅い溝が形成される。この溝が極めて浅け
れば、パッシベーション材をＰＮ接合の露出する溝側に
のみ着け、この溝に着けなくても、ガラス焼成時に割れ
ることがない。
Description
【０００１】
【産業上の利用分野】本発明は、両主面に平行なＰＮ接
合を有する半導体基板の一面よりＰＮ接合を越える深さ
の他面よりその溝に対向する溝をそれぞれ掘り、両溝の
底部を通る切断面において、各素子片を基板より分割す
る半導体素子の製造方法に関する。
合を有する半導体基板の一面よりＰＮ接合を越える深さ
の他面よりその溝に対向する溝をそれぞれ掘り、両溝の
底部を通る切断面において、各素子片を基板より分割す
る半導体素子の製造方法に関する。
【０００２】
【従来の技術】１枚の半導体基板より、例えばダイオー
ド素子のように逆方向電圧を阻止するＰＮ接合を有する
半導体素子を量産的に製造するには、大口径の半導体基
板に一方の面からの不純物の拡散により板面に平行なＰ
Ｎ接合を形成し、その面からＰＮ接合を越える深さの溝
を基盤目状に掘る。次いで溝の内面をパッシベーション
材で被覆し、ダイシングなどの方法により溝の底部を通
る切断面で基板を分割すれば、逆方向耐圧の劣化を防ぐ
パッシベーション膜でＰＮ接合露出部を覆った素子片を
同時に多数得ることができる。
ド素子のように逆方向電圧を阻止するＰＮ接合を有する
半導体素子を量産的に製造するには、大口径の半導体基
板に一方の面からの不純物の拡散により板面に平行なＰ
Ｎ接合を形成し、その面からＰＮ接合を越える深さの溝
を基盤目状に掘る。次いで溝の内面をパッシベーション
材で被覆し、ダイシングなどの方法により溝の底部を通
る切断面で基板を分割すれば、逆方向耐圧の劣化を防ぐ
パッシベーション膜でＰＮ接合露出部を覆った素子片を
同時に多数得ることができる。
【０００３】しかし、片面より溝を掘った場合、半導体
基板に反りが生じやすく、そのあとの工程で半導体基板
に割れを生ずる原因となるため、ＰＮ接合を越える深さ
の溝に対向して他面からも溝を掘ることは、特開平２−
56950 号公報で公知である。この他面からの溝を余り深
くすると、半導体基板の強度が不足し、やはりそれ以後
の工程に基板の割れなどの支障が生ずるので、対向する
溝より浅くしてある程度の基板の残りの厚みを確保して
いた。ウェットエッチングで両面からの溝の形成を同時
に行うことは、工程数の節減から言って望ましいが、そ
れでは、図２に示すようにＰＮ接合２を有する基板１に
両面から形成される溝３、４の深さが同じになってしま
う。そこで、途中でエッチングをとどめ、それ以降は浅
い方の溝はレジストを塗布してエッチングされないよう
にしていた。
基板に反りが生じやすく、そのあとの工程で半導体基板
に割れを生ずる原因となるため、ＰＮ接合を越える深さ
の溝に対向して他面からも溝を掘ることは、特開平２−
56950 号公報で公知である。この他面からの溝を余り深
くすると、半導体基板の強度が不足し、やはりそれ以後
の工程に基板の割れなどの支障が生ずるので、対向する
溝より浅くしてある程度の基板の残りの厚みを確保して
いた。ウェットエッチングで両面からの溝の形成を同時
に行うことは、工程数の節減から言って望ましいが、そ
れでは、図２に示すようにＰＮ接合２を有する基板１に
両面から形成される溝３、４の深さが同じになってしま
う。そこで、途中でエッチングをとどめ、それ以降は浅
い方の溝はレジストを塗布してエッチングされないよう
にしていた。
【０００４】
【発明が解決しようとする課題】そのように、エッチン
グを途中でとどめ、レジスト塗布を行うことは、工程
数、作業時間の増加となる欠点がある。本発明の目的
は、このような欠点を除去し、強度確保に必要な厚みを
半導体基板に残す両面からの溝掘り工程を１回に行う半
導体素子の製造方法を提供することにある。
グを途中でとどめ、レジスト塗布を行うことは、工程
数、作業時間の増加となる欠点がある。本発明の目的
は、このような欠点を除去し、強度確保に必要な厚みを
半導体基板に残す両面からの溝掘り工程を１回に行う半
導体素子の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子の製造方法は、半導体基板の
素子片への分割のための切断部に基板の一面からその面
に平行に形成されたＰＮ接合を越える深さの溝をエッチ
ングによって掘る際に、同時に半導体基板の他面の前記
溝に対向する位置から、前記溝より狭い幅の溝を掘るも
のとする。そして、両面から掘る溝が基盤目状であるこ
と、また溝をウェットエッチングによって掘ることが有
効である。
めに、本発明の半導体素子の製造方法は、半導体基板の
素子片への分割のための切断部に基板の一面からその面
に平行に形成されたＰＮ接合を越える深さの溝をエッチ
ングによって掘る際に、同時に半導体基板の他面の前記
溝に対向する位置から、前記溝より狭い幅の溝を掘るも
のとする。そして、両面から掘る溝が基盤目状であるこ
と、また溝をウェットエッチングによって掘ることが有
効である。
【０００６】
【作用】溝をエッチング、例えばウェットエッチングで
掘る場合、例えば溝幅が100 μｍ以下に狭くなると、エ
ッチングの反応が円滑に行われなくなり、ＰＮ接合を越
える通常200 μｍ以上の幅の溝との間にエッチング速度
に大きな差を生じ、同時に溝形成を行っても溝深さに差
が生ずるためである。従って、溝掘りの途中で一方の溝
だけ溝の形成をとどめる処置を講ずる必要がなくなる。
掘る場合、例えば溝幅が100 μｍ以下に狭くなると、エ
ッチングの反応が円滑に行われなくなり、ＰＮ接合を越
える通常200 μｍ以上の幅の溝との間にエッチング速度
に大きな差を生じ、同時に溝形成を行っても溝深さに差
が生ずるためである。従って、溝掘りの途中で一方の溝
だけ溝の形成をとどめる処置を講ずる必要がなくなる。
【０００７】
【実施例】以下、図２を含めて共通の部分に同一の符号
を付した図を引用して本発明の実施例について述べる。
図１は、本発明の一実施例における溝形成後の半導体基
板を示す。この基板１は、ｎ形シリコンウエーハ１の一
面からの不純物拡散によりＰＮ接合２を形成したもの
で、両面露光装置を用いて両面にレジストパターンを形
成し、ウェットエッチングで、一面からはＰＮ接合２を
越える溝３、他面からは溝３に対向し、その１／３程度
の深さの溝４を形成したものである。溝３、溝４はレジ
ストパターンの基盤目状窓の幅を200 μｍ以上と100 μ
ｍ以下にすることによって一回のエッチング工程で同時
に形成できた。この基板の溝３、溝４の内面にパッシベ
ーション材５を塗布し、Al蒸着およびパターニングによ
って両面の溝に囲まれた部分にアノード電極６、カソー
ド電極７を形成したのち、両溝３、４の底面を通る面で
ダイシングすることにより、図３に示すような断面をも
つダイオードチップを得る。
を付した図を引用して本発明の実施例について述べる。
図１は、本発明の一実施例における溝形成後の半導体基
板を示す。この基板１は、ｎ形シリコンウエーハ１の一
面からの不純物拡散によりＰＮ接合２を形成したもの
で、両面露光装置を用いて両面にレジストパターンを形
成し、ウェットエッチングで、一面からはＰＮ接合２を
越える溝３、他面からは溝３に対向し、その１／３程度
の深さの溝４を形成したものである。溝３、溝４はレジ
ストパターンの基盤目状窓の幅を200 μｍ以上と100 μ
ｍ以下にすることによって一回のエッチング工程で同時
に形成できた。この基板の溝３、溝４の内面にパッシベ
ーション材５を塗布し、Al蒸着およびパターニングによ
って両面の溝に囲まれた部分にアノード電極６、カソー
ド電極７を形成したのち、両溝３、４の底面を通る面で
ダイシングすることにより、図３に示すような断面をも
つダイオードチップを得る。
【０００８】図４に示すダイオードチップは、溝３、４
形成後、溝４の内面にはパッシベーション材を塗布せ
ず、Al蒸着後のパターニングを行わなかった別の実施例
で造られたものである。パッシベーション材としてガラ
スを用いる場合、図１のように溝４の深さが溝３の深さ
の１／３程度であると、溝３のみにガラス層５を形成す
ると、ガラス焼付けのときに基板が割れるおそれがあ
る。しかし、図５に示すようにレジスト膜の基盤目状窓
の幅を狭くして、溝４の深さを溝３の１／５程度にした
場合は、シリコン基板の強度が高くなるため、ガラス層
５を溝３の方だけに形成しても、ガラス焼成時に割れる
ことがない。
形成後、溝４の内面にはパッシベーション材を塗布せ
ず、Al蒸着後のパターニングを行わなかった別の実施例
で造られたものである。パッシベーション材としてガラ
スを用いる場合、図１のように溝４の深さが溝３の深さ
の１／３程度であると、溝３のみにガラス層５を形成す
ると、ガラス焼付けのときに基板が割れるおそれがあ
る。しかし、図５に示すようにレジスト膜の基盤目状窓
の幅を狭くして、溝４の深さを溝３の１／５程度にした
場合は、シリコン基板の強度が高くなるため、ガラス層
５を溝３の方だけに形成しても、ガラス焼成時に割れる
ことがない。
【０００９】
【発明の効果】本発明によれば、半導体基板の一面側か
ら掘られ、パッシベーション材でＰＮ接合露出部を被覆
する溝に対向する他面側からの、溝形成後の基板強度保
持のために浅くされる溝の幅を狭くすることにより、エ
ッチングによって一面側の深い溝と他面側の浅い溝を同
時に掘ることが可能になった。この結果、製造工程中の
基板の割れを防ぐための両面から溝形成が少ない工程
数、作業時間で行うことができた。
ら掘られ、パッシベーション材でＰＮ接合露出部を被覆
する溝に対向する他面側からの、溝形成後の基板強度保
持のために浅くされる溝の幅を狭くすることにより、エ
ッチングによって一面側の深い溝と他面側の浅い溝を同
時に掘ることが可能になった。この結果、製造工程中の
基板の割れを防ぐための両面から溝形成が少ない工程
数、作業時間で行うことができた。
【図１】本発明の一実施例での溝形成後のシリコン基板
断面図
断面図
【図２】従来の製造方法での溝形成後のシリコン基板断
面図
面図
【図３】図１の基板を分割して得たダイオードチップ断
面図
面図
【図４】本発明の別の実施例によるダイオードチップ断
面図
面図
【図５】図４に示した実施例での分割前のシリコン基板
断面図
断面図
１ シリコン基板 ２ ＰＮ接合 ３ 溝 ４ 溝 ５ パッシベーション材 ６ アノード電極 ７ カソード電極
Claims (3)
- 【請求項１】半導体基板の素子片への分割のための切断
部に基板の一面からその面に平行に形成されたＰＮ接合
を越える深さの溝をエッチングによって掘る際に、同時
に半導体基板の他面の前記溝に対向する位置から、前記
溝より狭い幅の溝を掘ることを特徴とする半導体素子の
製造方法。 - 【請求項２】両面から掘る溝が基盤目状である請求項１
記載の半導体素子の製造方法。 - 【請求項３】溝をウェットエッチングによって掘る請求
項１あるいは２記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31757392A JPH06163689A (ja) | 1992-11-27 | 1992-11-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31757392A JPH06163689A (ja) | 1992-11-27 | 1992-11-27 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163689A true JPH06163689A (ja) | 1994-06-10 |
Family
ID=18089755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31757392A Pending JPH06163689A (ja) | 1992-11-27 | 1992-11-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173187A (ja) * | 2014-03-11 | 2015-10-01 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN108110062A (zh) * | 2017-12-22 | 2018-06-01 | 常州星海电子股份有限公司 | 一种高可靠高压二极管及其制作工艺 |
-
1992
- 1992-11-27 JP JP31757392A patent/JPH06163689A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173187A (ja) * | 2014-03-11 | 2015-10-01 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN108110062A (zh) * | 2017-12-22 | 2018-06-01 | 常州星海电子股份有限公司 | 一种高可靠高压二极管及其制作工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112009001128T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| EP0948036A3 (en) | Method for forming semiconductor chips with a mesa structure by sawing | |
| JPH01274471A (ja) | サイリスタ | |
| JPH06163689A (ja) | 半導体素子の製造方法 | |
| JPH08130197A (ja) | 半導体装置の製造方法 | |
| JPS63173340A (ja) | 半導体装置の製造方法 | |
| JPH0715991B2 (ja) | 半導体装置の製造方法 | |
| JPS6377117A (ja) | 半導体装置の製造方法 | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPH02184026A (ja) | 半導体装置の形成方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 | |
| JP2651678B2 (ja) | 高耐圧半導体素子及びその製造方法 | |
| JPH03166749A (ja) | 半導体装置の製造方法 | |
| JPH01246875A (ja) | 半導体装置の製造方法 | |
| JPS63155758A (ja) | 半導体装置の製造方法 | |
| JPS60160125A (ja) | 半導体装置の製造方法 | |
| JPH03295256A (ja) | 誘電体分離基板の製造方法 | |
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS61253830A (ja) | 半導体装置の製造方法 | |
| JPH0638510B2 (ja) | ダイオ−ドアレイの製造方法 | |
| JPH0256950A (ja) | 半導体素子の製造方法 | |
| JPS61253829A (ja) | 半導体装置の製造方法 | |
| JPS6142932A (ja) | メサ型半導体装置の製造方法 | |
| JPS62219578A (ja) | 半導体素子の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 |