JPS62219578A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS62219578A JPS62219578A JP6156586A JP6156586A JPS62219578A JP S62219578 A JPS62219578 A JP S62219578A JP 6156586 A JP6156586 A JP 6156586A JP 6156586 A JP6156586 A JP 6156586A JP S62219578 A JPS62219578 A JP S62219578A
- Authority
- JP
- Japan
- Prior art keywords
- oxide films
- junction
- groove
- mesa
- curved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000001154 acute effect Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、表面よりの不純物拡散によりＰＮ接合を形成
した半導体板の表面からエツチングによりＰＮ接合を横
切る溝を形成し、その溝の内面をガラスなどの保護膜に
より被覆する半導体素子の製造方法に関する。
した半導体板の表面からエツチングによりＰＮ接合を横
切る溝を形成し、その溝の内面をガラスなどの保護膜に
より被覆する半導体素子の製造方法に関する。
第２図に示すように、例えばＮ型半導体板１に表面から
の不純物拡散によりＰ層２を形成したのち、表面にレジ
スト膜３のパターンを設け、エツチングにより溝４を形
成した場合、生ずるメサ形状は負ベベルとなり逆バイア
ス時の表面の電界強度を強めることになって高耐圧が得
にくいという欠点がある。この対策として、エツチング
条件の変更あるいはダイサ等による機械的な溝形成によ
り第３図に示すように深くなるにつれて広がるような溝
４１を形成して正ベベルを得ることが考えられたが、溝
形成が容品でない上、ガラスなどの保護膜で接合露出部
を覆おうとしても被着しない部分が生じ、特性の劣化が
起こるため実用的ではない。
の不純物拡散によりＰ層２を形成したのち、表面にレジ
スト膜３のパターンを設け、エツチングにより溝４を形
成した場合、生ずるメサ形状は負ベベルとなり逆バイア
ス時の表面の電界強度を強めることになって高耐圧が得
にくいという欠点がある。この対策として、エツチング
条件の変更あるいはダイサ等による機械的な溝形成によ
り第３図に示すように深くなるにつれて広がるような溝
４１を形成して正ベベルを得ることが考えられたが、溝
形成が容品でない上、ガラスなどの保護膜で接合露出部
を覆おうとしても被着しない部分が生じ、特性の劣化が
起こるため実用的ではない。
本発明は、高耐圧特性を得るための正ベベル構造が通常
のエツチング作業ででき、接合露出部保護膜の密着も良
好な高信較性の半導体素子の製造方法を提供することを
目的とする。
のエツチング作業ででき、接合露出部保護膜の密着も良
好な高信較性の半導体素子の製造方法を提供することを
目的とする。
本発明は、半導体板の表面より不純物を拡散してＰＮ接
合を形成する際、予め表面を局部的に酸化膜で覆ってＰ
Ｎ接合面を湾曲させ、エツチングによる溝形成の際、そ
の湾曲部においてＰＮ接合と溝の半導体板未拡散領域側
の内面が鋭角をもって交差するようにして正ベベル構造
を得、上述の目的を達成するものである。
合を形成する際、予め表面を局部的に酸化膜で覆ってＰ
Ｎ接合面を湾曲させ、エツチングによる溝形成の際、そ
の湾曲部においてＰＮ接合と溝の半導体板未拡散領域側
の内面が鋭角をもって交差するようにして正ベベル構造
を得、上述の目的を達成するものである。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている。第１図（司において、
Ｎ型の半導体板１の表面に酸化膜５を１〜１．５−の厚
さに全面被着し、フォトエツチングおよびぶつ酸エツチ
ングにより酸化ｌＩ！５を第１図（ｂｌに示すように部
分的に除去したのち、第１図（Ｃ）のＰ型不純物、例え
ばほう素を表面から拡散する。すると、酸化膜５の被着
部分では不純物が酸化膜を通過する分だけ拡散が遅れ、
第１図ｔｃ＋のように酸化膜５の下側では１層２の深さ
が浅く、深いＰ層との境界部でＰＮ接合面に湾曲部６が
生ずる。次に酸化膜５を除去し、フォトエツチングおよ
び混酸エツチングにより、酸化膜５のあった一３＝ 位置でメサ溝４を形成して溝４の内面とＰＮ接合面湾曲
部６とが交わるようにすると、Ｎ層側のベベル角θが鋭
角となって正ベベルが形成される。 このあと溝４の内面にガラスなどにより表面保護膜を、
両面に金属膜により電極を形成したのち、鎖線７におい
て切断すれば、正ベベル構造を持つダイオードチップを
得ることができる。 第４図はサイリスタ素子における実施例を示し、Ｎ型半
導体板１０両面からＰ型不純物を拡散する際酸化膜を局
部的に被覆することによってＰＮ接合面にそれぞれ湾曲
部６を形成し、溝４をエツチング後鎖線７において切断
した場合、二重正ベベル構造をもつサイリスタチップが
得られるようにする。
には同一の符号が付されている。第１図（司において、
Ｎ型の半導体板１の表面に酸化膜５を１〜１．５−の厚
さに全面被着し、フォトエツチングおよびぶつ酸エツチ
ングにより酸化ｌＩ！５を第１図（ｂｌに示すように部
分的に除去したのち、第１図（Ｃ）のＰ型不純物、例え
ばほう素を表面から拡散する。すると、酸化膜５の被着
部分では不純物が酸化膜を通過する分だけ拡散が遅れ、
第１図ｔｃ＋のように酸化膜５の下側では１層２の深さ
が浅く、深いＰ層との境界部でＰＮ接合面に湾曲部６が
生ずる。次に酸化膜５を除去し、フォトエツチングおよ
び混酸エツチングにより、酸化膜５のあった一３＝ 位置でメサ溝４を形成して溝４の内面とＰＮ接合面湾曲
部６とが交わるようにすると、Ｎ層側のベベル角θが鋭
角となって正ベベルが形成される。 このあと溝４の内面にガラスなどにより表面保護膜を、
両面に金属膜により電極を形成したのち、鎖線７におい
て切断すれば、正ベベル構造を持つダイオードチップを
得ることができる。 第４図はサイリスタ素子における実施例を示し、Ｎ型半
導体板１０両面からＰ型不純物を拡散する際酸化膜を局
部的に被覆することによってＰＮ接合面にそれぞれ湾曲
部６を形成し、溝４をエツチング後鎖線７において切断
した場合、二重正ベベル構造をもつサイリスタチップが
得られるようにする。
本発明によれば、拡散によるＰＮ接合形成時に局部的に
酸化膜を通して拡散することによりＰＮ接合を湾曲させ
、エツチングにより形成されるメサ溝内面をその湾曲部
と交差させることによってため、高耐圧化が容易になる
とともに、保ｍ膜の付着性も良好で、保護膜の未被着ま
たは剥離による特性劣化が発生しない。さらに局部的酸
化膜の厚さおよび広がりを変えることにより、湾曲部の
形状も制御できるため、同一エソチング作業で異なるベ
ベル角を得ることができ、内部における耐圧を上限とし
た任意の耐圧の半導体素子を得ることが可能になる。
酸化膜を通して拡散することによりＰＮ接合を湾曲させ
、エツチングにより形成されるメサ溝内面をその湾曲部
と交差させることによってため、高耐圧化が容易になる
とともに、保ｍ膜の付着性も良好で、保護膜の未被着ま
たは剥離による特性劣化が発生しない。さらに局部的酸
化膜の厚さおよび広がりを変えることにより、湾曲部の
形状も制御できるため、同一エソチング作業で異なるベ
ベル角を得ることができ、内部における耐圧を上限とし
た任意の耐圧の半導体素子を得ることが可能になる。
第１図は本発明の一実施例におけるメサ溝形成工程を順
次示す断面図、第２図は従来のメサ溝の断面図、第３図
は別の従来例の断面図、第４図は本発明の異なる実施例
の断面図である。 ｌ二Ｎ型半導体板、２：Ｎ層、４：メサ溝、５：酸化膜
、６：ＰＮ接合湾曲部。 第１図
次示す断面図、第２図は従来のメサ溝の断面図、第３図
は別の従来例の断面図、第４図は本発明の異なる実施例
の断面図である。 ｌ二Ｎ型半導体板、２：Ｎ層、４：メサ溝、５：酸化膜
、６：ＰＮ接合湾曲部。 第１図
Claims (1)
- １）表面よりの不純物拡散によりＰＮ接合を形成した半
導体板の該表面からエッチングによりＰＮ接合を横切る
溝を形成する半導体素子の製造方法において、不純物拡
散の際に予め表面を局部的に酸化膜で覆ってＰＮ接合を
湾曲させ、前記溝の半導体板未拡散領域側の内面と該Ｐ
Ｎ接合湾曲部とを鋭角をもって交差させることを特徴と
する半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156586A JPS62219578A (ja) | 1986-03-19 | 1986-03-19 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156586A JPS62219578A (ja) | 1986-03-19 | 1986-03-19 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219578A true JPS62219578A (ja) | 1987-09-26 |
Family
ID=13174766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156586A Pending JPS62219578A (ja) | 1986-03-19 | 1986-03-19 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515640A (ja) * | 2002-01-15 | 2005-05-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ｐｎ接合を備えた半導体構造物及び半導体構造物の製造方法 |
-
1986
- 1986-03-19 JP JP6156586A patent/JPS62219578A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515640A (ja) * | 2002-01-15 | 2005-05-26 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ｐｎ接合を備えた半導体構造物及び半導体構造物の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1055619A (en) | Integrated semiconductor circuit arrangement | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| US4379305A (en) | Mesh gate V-MOS power FET | |
| JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
| JPS62219578A (ja) | 半導体素子の製造方法 | |
| JPH0244729A (ja) | 半導体素子の製造方法 | |
| JP4778176B2 (ja) | 半導体装置および製造方法 | |
| JPH0715991B2 (ja) | 半導体装置の製造方法 | |
| JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 | |
| JP2000164851A (ja) | メサ型半導体装置 | |
| JP2000252457A (ja) | メサ型半導体装置 | |
| JPH07120631B2 (ja) | 半導体装置の製造方法 | |
| JPH04125975A (ja) | 半導体素子およびその製造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JPS6038889A (ja) | 半導体装置およびその製造方法 | |
| JPS63141376A (ja) | 半導体素子 | |
| JPH0423451A (ja) | 半導体装置の製造方法 | |
| JPS6221277B2 (ja) | ||
| JPH0528492B2 (ja) | ||
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JP3251788B2 (ja) | Ｍｏｓ制御サイリスタ装置 | |
| JPH0429223B2 (ja) | ||
| JPH06163689A (ja) | 半導体素子の製造方法 | |
| JPS5913322A (ja) | 半導体装置の製造方法 | |
| JPS5836495B2 (ja) | 半導体装置の製造方法 |