JPS6038889A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体技術さらにはショットキーバリヤダ
イオードが形成される半導体装置に適用して特に有効な
技術に関するもので、たとえば、論理用半導体集積回路
装置における素子形成に利用して有効な技術忙関するも
のである。

〔背景技術〕

本発明者は、半導体技術、特に、ショットキーバリヤダ
イオード（５ＢＤ）付トランジスタを有する半導体装置
の素子形成技術について、以下に述べるような問題点が
あることを明らかにした。

すなわち、ＳＢＤ付トランジスタを形成する場合は、バ
イポーラトランジスタのペース領域トコレクタ領域の両
方に跨がる面に白金あるいはアルミニウムなどの金属を
接合させ、該金属と上記コレクタ領域間にショットギー
バリャを形成し、これにより上記バイポーラトランジス
タのベースとコレクタ間を接続するショットキーバリヤ
ダイオードを形成する。このとき、上記コレクタと上記
ショットキーバリヤダイオードの間に抵抗が直列に寄生
し、この抵抗が７３ツトキーパリヤダイオードによる電
圧クランプ効果を損ね、これにより上記バイポーラトラ
ンジスタのベース蓄積キャリアの排除が円滑に行かず、
結局ショットキーバリヤダイオードを接続することによ
り得られるはずの動作の高速化が十分に達成されなくな
る。

上述したごとき問題を少なくするためには、ショットキ
ーバリヤダイオードが形成される面積を十分に大きくし
なげればならない。しかし、これでは、素子を形成する
ためのレイアウト面積も十分に太き（し７なければなら
ず、半導体集積回路装置にあっては集積密度の低下など
といった問題が生じてくる。

この発明は以上のような問題点に着目してなされたもの
である。

〔発明の目的〕

この発明の目的は、比較的小さなレイアウト面積でもっ
て、直列に寄生する抵抗値の低いショットキーバリヤダ
イオードを形成することができる半導体技術を提供する
ことにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
つい℃は、本明細書の記述および添附図面から明かにな
るであろう。

〔発明の概要〕

本願において開示はれる発明のうち代に的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、ショットキーバリヤダイオードを凹部に形成
することＫより、不埒なレイアウト面積でもって電気的
に大きな実効面、１？Ｉを得ることができるようにする
とともにショットキーバリヤダイオードに直列に寄生す
る抵抗値を小さくすることができるようにするという目
的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一あるいは相当する部分は同一符
号で示す。

第１図はこの発明に係る半導体装置の一実施例を示す。

同図に示す半導体装置は、その一部にＳＢＤ付パイポー
ラトランジ°スタＱ１が形成されている。

先ず、このバイポーラトランジスタＱ１が形成されてい
る半導体基体は、ｐ型導電不純物が低濃度にドープされ
たｐ−型シリコン半導体基板１００表面に、ｎ型導電不
純物が低濃度にドープされたｎ−型シリコン・エピタキ
シャル層１２を形成したものである。エピタキシャル層
１２と基板１００間には、ｎ型導電不純物を高濃度に拡
散させた埋込層１４が形成てれている。エピタキシャル
層１２は、その表面に異方性エツチングによる溝部２０
が形成されている。そし℃、この溝部２０の底部にｐ型
導電不純物を高濃度に拡散してなるｐ＋＋分離層１６が
形成され、これにより電気的に分離埒れた素子形成領域
が形成てれている。

このようにし１分離された素子形成領域に上記ノくイボ
ーラトランジスタＱ１が形成されている。

上記バイポーラトランジスタＱ１は、例えばホウ素の）
などのｐ型導電不純物を中濃度に選択拡散してなるｐ銅
拡散層３０、このｐ型拡散層３０内に砒素などのｎ型導
電不純物を高濃度に選択拡散してなるｎ＋型型数散層４
０ｎ型導電不純物を上記埋込層１４に届く深さまで高濃
度に選択拡散させてなるｎ＋＋拡散層４２、および表面
酸化膜１８の開孔部分から各電極領域に接続するアルミ
ニウムなどの配線材料５０などによって形成されている
。そして、ｐ銅拡散層３０からベースＢ電極が、ｎ＋型
型数散層４０らエミッタＥ電極が、さらＶｃｎ＋拡散層
４２からコ１／クタＯｔ極がそれぞれ引出されている。

ここで、ベース領域をなすｐ銅拡散層３０に囲まれた部
分には、方形の角錐台形状の凹部２２が異方性エツチン
グなどにより形成されている。この凹部２２は、その底
部がベース領域すなわちｐ銅拡散層３０の下側のエピタ
キシャル層１２に突抜け、埋込層１４との間に僅かな間
隔ｄを残した状態で形成されている。そして、この凹部
２２の内側面全体に白金あるいはアルミニウムなどの金
属Ｍが、スパッタリングなどにより付着・接合させられ
ている。このようにして、バイポーラトランジスタＱ１
のベース領域とコレクタ領域の両方に跨がる面に金ＭＭ
が接合されることにより、不純物濃度が比較的低いエピ
タキシャル層１２すなわちコレクタ領域と金属Ｍとの間
にはショットキーバリヤが形成され、また比較的高不純
物濃度のｐ型拡散層３０すなわちベース領域と金属Ｍと
のＭｌｆＣはオーミックな接合状態が形成される。この
結果、第２図にその等価回路を示すように、ベースＢと
コレクタ０間にショットキーバリヤダイオードＳＢＤが
接続嘔九に、いわゆるＳＢＤ付バイポーラトランジスタ
Ｑ１が形成されている。

式℃、上述したＳＢＤ付バイポーラトランジスタＱ１に
あっ℃は、金属Ｍと半導体との接合部分が凹部２２の内
面に沿っ℃形成されており、このため表面から見たレイ
アウト面積が小ケい割に太きな接合面積が立体的に得ら
れるようになっている。従−）″′ｃ、上記バ上記バイ
ポーラトランジスタコ１クタＣあるいはベースＢと上記
ＳＢＤとの間に直列に寄生する抵抗ＲｓＯ値は、レイア
ウト面積が不埒いにも拘らず低く押えることができる。

これにより、ＳＢＤによるクランプ効果が十分に発揮さ
れ、ベース蓄積キャリヤを少なくしてトランジスタＱ１
の動作速度を確実に高めることができる。

また、上記凹部２２の底部と上記埋込層１４との間隔ｄ
が狭まっているが、これによりコレクタ０とＳＤＤとの
間に直列にブ１°在ずイ）寄生抵抗ＲｓＱ値は、上述し
た接合面積の拡大による効果に増してさらに大幅に低減
化さ１するようになる。

さらに、この実施例では、ショットキーバリヤダイオー
ドＳＢＤが形成される凹部２２がｐ型拡散Ｎ３０すなわ
ちベース領域に囲まれ１こ面に形成され、さらにその四
部２２が」−記ベース領域の下側に突抜けているが、こ
ノｔによりそのベース領域をなすｐ型拡敬層３０が５Ｉ
３Ｄの輪郭を囲む一睡のガードリングとして機能し、こ
のことがＳＢＤの耐圧を高めて、その特性を安定なもの
にし又いる。

そのほか、コレクタ接続用ｎ＋型拡散層４２は、上記溝
部２０の底面を面方向に部分的に延長し、この延長部分
に形成されている。これにより、コレクタ接続用ｎ１型
拡散層４２の深さが、エミッタ領域をなすｎ＋型型数散
層４０同程鹿の深さでよくなる。従って、両波散層４０
．４２は同一の工程で形成できるようになる。また、上
記凹部２２は、ｐ型拡散層３０を形成する前あるいは形
成し、た後のいずれの段階で形成してもよい。ただ。

ｐ型拡散府３０よりも前に形成する場合は、上記溝部２
０と同時に形成することＫより、工程数を少なくするこ
とができるようになる。

上記ＳＢＤ付バイポーラトランジスタＱ１は、例えば０
８ＴＬ（コンプリメンタリ・ショットキーバリヤダイオ
ード付トランジスタ・ロジック）などを組むのに使用す
ることができる。また、このＳＢＤ付バイポーラトラン
ジスタＱ１は、同一の半導体基体において、ＩＩＬ（イ
ンテグレーテッド・インジェクション・ロジック）、Ｍ
Ｏ８素子あるいはリニア素子などとともに形成すること
ができる。

第３図から第９図までは、０８ＴＬとＩＬＬを共に有す
る半導体集積回路装置の製造工程の一実施例を示す。

その概要は、半導体基体１ｃ溝を形成し、この溝に沿っ
て分離層を形成することにより互いに電気的に分離され
た複数の素子形成領域を形成するとともに、上記素子形
成領域内に四部を設け、この凹部の内面に金属と半導体
とによるショットキーバリヤを形成し、さらに上記凹部
を上記溝部と同一の工程によって形成するというもので
ある。

以下、図面に基づいて工程順に説明する。

先ず、第３図は予備加工された半導体基体を示す。この
半導体基体は、ｐ導を型不純物が低濃度にドープされた
ｐ−型シリコン半導体基板１ｏの表面に、ｎｅｔ型不純
物が低濃度にドープ畑れたｐ−型シリコン・エピタキシ
ャル層１２を形成しタモのである。エピタキシャル層１
２と基板１００間には、ｎ導を型不純物が高濃度に拡散
されたｎ”ｆｆｉ埋込層１４が形成されている。また、
エピタキシャル層１２０表面には、酸化膜１８が形成さ
れている。

次に、第４図に示すように、所定部分に溝部２０および
凹部２２を形成する。溝部２０は素子形成領域ａｌ、ａ
２を区画する境界に沿って形成される。領域ａ１は０８
ＴＬの形成領域、領域ａ２はＩＬＬの形成領域となる。

凹部２２は方形の角錐台形状に形成される。溝部２０お
よび凹部２２は、同一のフォシレジスト１９をマスクに
用いてアルカリエッチ液にて異方性エツチングを行なう
ことにより一緒に形成される。溝部２０および凹部２２
は後述するｐ型拡散層３０よりも深（形成ずろ。

この後、第５図に示すように、上記溝部２０の底部にｐ
型導電不純物（ｐ）を高濃度に選択拡散して、ｐ＋ル分
離Ｎ１６を形成する。

次に、第６図に示すように、ホウ素などのｐ型導電不純
物（ｐ）を中濃度に選択拡散することにより、ｐ型拡散
層３０，３２．３４をそれぞれ１フｒ定の部分に形成す
る。このとき、上記四部２２０回りにもｐ型拡散層３０
を選択拡散形成するが、その凹部２２の部分はマスク（
図示省略）をかけて拡散から除くようにする。また、ｐ
型拡散層３０は凹部２２の底部よりも浅く形成する（凹
部２２を予めｐ型拡散層３０よりも深く形成しておく）
。

続いて、第７図に示すように、砒素１！どのｎ型導電不
純物（ｎｌを高濃度に選択拡散することにより、ｎ＋型
型数散層４０４２．４４′？それぞれ所定の部分に形成
する。

次に、第８図に示すように、凹部２２の酸化膜を除去し
た後凹部２２の縁部から底部にかけての内側全面に白金
あるいはアルミニウムなどの金属Ｍをスパッタリングな
どによって付着させ、その後熱処理して（シンタリング
という）低不純物濃度のエピタキシャル層１２と金４Ｍ
との間にはショットキーバリヤダイオードを形成する。

また比較的高不純物濃度のｐ型拡散層３０と金属Ｍとの
間にはオーミックな電気的接触状態が形成される。

つまり、ｐ型拡散層３０とエピタキシャル層１２との間
に接続するＳＢＤが形成される。

この後、第９−に示すように、コンタクト部の酸化膜を
除去しアルミニウム配線材料５０により電極の取出しお
よび配線を行なうことにより、０８ＴＬおよびＩＬＬ−
がそれぞれ形成される。又凹部２２とコンタクト部の酸
化膜を同時に除去し、アルミニウム配線材料でショット
キ一部とコンタクト部を同時配線することも可能である
。

第１０図は、上記０３ＴＬ部分の回路を示す。

この場合、ｐ型拡散層３０は０８ＴＬベースＢｌ、Ｂ２
領域、ｐ型拡散層３２はＩＩＬのインジェクタＩＮＪ領
域、ｐ型拡散層３４はＩＩＬのベースＢ２０領域をそれ
ぞれなす。また、ｎ＋型型数散層４００８ＴＬのエミッ
タＥｌ、Ｅ２領域、ｎ＋型型数散層４２０８ＴＬの共通
コレクタ０１２接続用拡最層、ｎ＋型型数散層４４ＩＬ
Ｌのマルチコレクタ０２１．０２２領域をそれぞれなす
。

また、上述した工程で製造される半導体集積回路装置で
は、上記０８ＴＬが形成で１七る領域を囲む溝部２００
幅が部分的に面方向に延長部れ、この延長部分に共通コ
レクタ０１２接続用のｎ＋型型数散層４２形成されＣい
る。これにより、その共通コレクタ０１２接続用のｎ＋
型型数散層４２エミッタ領域などの他のｎ＋型型数散層
４０４４と同時に形成されるようになつ壬いる。

さらに、上述した工程では、ＳＢＤを形成するための凹
部２２が、分離層１６が形成される溝部２０と一緒に異
方性エツチングにより形成されることにより、その工程
数が減少し℃いる。

〔効　果〕

（１）ＳＢＤを凹部に形成することにより、小さなレイ
アウト面積でもって大作な電気的接触状態が確保される
とともに、直列寄生抵抗値も低くすることができる。

（２）バイポーラトランジスタのベースとコレクタ間に
接続するＳＢＤを形成するとともに、このＳＢＤを凹部
に形成することにより、小さなレイアウト面積でもって
大きな電気的接合面績が確保され、これによりＳＢＤに
直列に寄生する抵抗値を低減し又バイポーラトランジス
タのベース蓄積キャリアを少なくし、該バイポーラトラ
ンジスタの動作速度を高めることができるという効果が
得られる。

（３ＪＳ］３Ｄを凹部に形成することにより、小感なレ
イアウト面積でもって大きな電気的接合面積が確保され
、これにより小面積でもって高速０ＴＳＬを形成するこ
とができるという効果が得られる。

（４）　上記ＳＢＤが形成される四部が上記ベース領域
に囲まれた面に形成され、さらにその凹部の底部が上記
ベース領域の下側へ突抜けていることにより、ＳＢＤの
回りにベース領域によるガードリングか形成さＪｔ、こ
れによりＳＢＤの特性を安定化することができるという
効果が得られる。

（５）半導体基体に溝を形成し、この溝に沿って分離層
を形成することにより互いに電気的に分離された複数の
素子形成領域を形成するとともに、上記素子形成領域内
に凹部な設け、この凹部の内面に金属と半導体とによる
ショットカーバリヤを形成し、さらに上記凹部な上記溝
部と同一の工程によって形成することにより、工程数を
減らすことができるという効果が得られる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記凹部は
段状にあるいは溝状のものであってもよい。

〔利用分野〕

以上の説明では生とし℃本発明者によってなこれた発明
をその背景となった利用分野であるＳＢＤ付バイポーラ
トランジスタの形成技術に適用した場合について説明し
たが、それに限定されるものではなく、例えば、リング
変調器のようにＳＢＤを用いる回路の形成技術などにも
適用できる。

少なくともＳＢＤが形成される半導体装置ＶＣは適用で
きる。

【図面の簡単な説明】

第１図はこの発明に係るＳＢＤ付バイポーラトランジス
タが形成場れた半導体装置の一実施例を示す一部を示す
断面図、 第２図は第１図の５ＩＳＤ付バイポーラトランジスタの
回路図、 第３図はこの発明に係る半導体装置の製造工程で使用す
るために予備加工された半導体基体の一部を示す断面図
、 第４図は第３図の半導体基体に溝部および凹部が形成さ
れた状態を示す断面図、 第５図はｐ＋＋分離層を形成した状態を示す断面図、 第６図はベース領域などをなすｐ型拡散層が形成された
状態を示す断面図、 第７図はエミッタ領域などをなすｎ＋型型数散層形成て
れた状態を示す断面図、 第８図はＳＢＤを形成するための金属が設けられた状態
を示す断面図。 第９図は電極取出（、および配線のためにアルミニウム
配線材料が設けられた状態を示す断面図、第１０図は第
９図の０８ＴＬ部分の回路図である。 １０・・・ｐ−型シリコン半導体基体、１２・・・ｎ−
型シリコン・エピタキシャル層、１４・・・１１＋型埋
込層、１８・・・表面酸化膜、２０・・・溝部、２２・
・・凹部、３０・・・０８ＴＬのベース領域（ｐ＋型型
数散層、３２・・・インジェクタ領域（ｐ＋型型数散層
、３４・・・ＩＩＬのベース領域（ｐ＋型型数散層、４
ｏ・・・エミッタ領域（ｎ＋型型数散層、４２・・・コ
レクタ接続用ｎ＋型拡散層、４４・・・ＩＩＬのマルチ
コレクタ領域（Ｉｔ”　？拡散層）、Ｍ・・・５Ｉ３Ｄ
を形成するための金属、ＳＢＤ・・・ショットキーバリ
ヤダイオード、Ｏ８’ｌ”Ｌ・・・コンブリメンタル・
ショットキーバリヤダイオード付トランジスタ・ロジッ
ク）、ＩＩＬ・・・インチクレーテッド・インジェクシ
ョン・ロジック、５Ｉ３Ｄ・・・ショットキーバリヤダ
イオード、Ｒｓ・・・直列寄生抵抗、Ｑｌ・・・バイポ
ーラトランジスタ。

Claims (1)

1. 【特許請求の範囲】 １、半導体表面に金属を接合させることにより該金属と
   該半導体間にショットキーバリヤダイオードを形成して
   なる半導体装置であって、上記ショットキーバリヤダイ
   −オードが形成される面が凹部となっていることを特徴
   とする半導体装置。 ２、上記ショットキーバリヤダイオードがバイポーラト
   ランジスタとともに形成され、該ショットキーバリヤダ
   イオードが形成される凹部が上記バイポーラトランジス
   タのベース領域に囲まれた面に形成され、さらにその凹
   部の底部が上記ベース領域の下側へ突抜けていることを
   特徴とする特許請求の範囲第１項記載の半導体装置。 ３、半導体基体に溝を形成し、この溝に沿って分離層を
   形成することにより互いＶＣ電気的に分離された複数の
   素子形成技術を形成するとともに、上記素子形成領域内
   に凹部な設け、この凹部が形成された面に金属と半導体
   とによるンヨノトキーバリャを形成し、さらに上記凹部
   を上記溝部と同一の工程によって形成することを特徴と
   する半導体装置の製造方法。