JP2000252457A - メサ型半導体装置 - Google Patents

メサ型半導体装置

Info

Publication number
JP2000252457A
JP2000252457A JP5031999A JP5031999A JP2000252457A JP 2000252457 A JP2000252457 A JP 2000252457A JP 5031999 A JP5031999 A JP 5031999A JP 5031999 A JP5031999 A JP 5031999A JP 2000252457 A JP2000252457 A JP 2000252457A
Authority
JP
Japan
Prior art keywords
mesa
junction
mesa groove
type semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5031999A
Other languages
English (en)
Inventor
Hiroshi Hamaguchi
拓 浜口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5031999A priority Critical patent/JP2000252457A/ja
Publication of JP2000252457A publication Critical patent/JP2000252457A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】 【課題】 pn接合の端部とメサ溝の稜線とのなす角度
を鋭角で、できるだけ小さくし、かつ、pn接合の端部
が当る部分のメサ溝に充分にガラス保護膜が形成され得
る構造にすることにより、低電圧でのアバランシェ降伏
を防止することができるメサ型半導体装置を提供する。 【解決手段】 n形半導体層1の表面側にp形拡散層2
が拡散により設けられ、その境界にpn接合12が形成
されている。そして、n形半導体層1とp形拡散層2と
の両方に跨がるようにその境界部にメサ溝3が形成され
ている。このメサ溝3は、p形拡散層2の拡散深さ、す
なわちpn接合12の底面より浅く形成されると共に、
前述のpn接合12の端部がメサ溝3と交差する部分で
のメサ溝3の稜線とpn接合面とのなす角度θが鋭角、
なかんずくできるだけ小さくなるようにメサ溝3が形成
されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、とくに高耐圧が要
求されるサイリスタやトライアックなど、メサ型形状に
より耐圧を得る構造のメサ型半導体装置に関する。さら
に詳しくは、メサ型構造でもとくに耐圧が向上する構造
のメサ型半導体装置に関する。
【0002】
【従来の技術】従来のメサ型のサイリスタやトライアッ
クは、高圧が印加されて使用される場合が多く、その高
圧に耐え得る必要があるため、pn接合の耐圧特性が最
重要の課題である。このトライアックの構造は、図5
(a)〜(b)に示されるように、たとえばn形の半導
体基板21の両面にp形領域であるベース層22、23
が形成され、そのベース層22、23内にn形領域であ
るエミッタ層24、25、26が形成され、それぞれに
図示しない電極が設けられて第1端子T1、ゲート端子
G、第2端子T2が形成されている。そして、そのベー
ス層22、23と半導体基板21とのpn接合の端部が
メサ型形状にされてそのメサ溝内にガラス保護膜27が
被覆され、pn接合部のブレークダウンに対する保護が
なされている。このメサ型形状は、図5(a)に示され
るような上下両面がメサ型形状にされ、その溝の中心部
で切断されてメサ型形状部分がチップの側面に露出して
いる両メサタイプと、図5(b)に示されるような表面
と裏面のベース層23がアイソレーション28により連
結されて上面側に導出され、メサ型形状はチップの一表
面(上面)側のみに形成されると共に、そのアイソレー
ション28部分で切断されてチップ化される片メサタイ
プとがある。
【0003】このようなメサ型半導体装置の耐圧は、p
n接合とメサ溝の稜線とのなす角度θが90゜に近づく
ほど、低電圧でのアバランシェ降伏を引き起しやすいこ
とが知られている。従来のこの種のメサ型素子では、p
n接合が半導体基板21の表面と平行に延び、そのpn
接合を貫通するようにメサ溝が形成されている。そのた
め、pn接合とメサ溝の稜線とのなす角度を小さくしよ
うとすると、pn接合面がメサ溝の底部に接するように
形成する必要があるが、その制御は容易ではないと共
に、pn接合の端部がメサ溝に完全に当らないと耐圧を
確保できず不良になってしまう。そのため、通常はメサ
溝の上の方にpn接合面が当るように、メサ溝が深く形
成される。
【0004】また、メサ溝の内面を被覆するガラス保護
膜27は、ペースト状のものを塗布して固化させること
により形成されるが、メサ溝が深くなると、ペーストが
メサ溝の底に垂れて、メサ溝の側壁に被覆するガラス保
護膜27は薄くなる。pn接合の端部を被覆するガラス
保護膜27が薄いと耐圧が低下することもよく知られて
いる。
【0005】
【発明が解決しようとする課題】前述のような従来の構
造のメサ型半導体装置では、pn接合端部のメサ溝に当
る部分のメサ溝の稜線とのなす角度が90゜に近づくこ
と、その表面の保護膜が薄くなりやすいこと、などの点
から耐圧を向上させるのに好ましくないという問題があ
る。
【0006】本発明は、このような問題を解決するため
になされたもので、pn接合の端部とメサ溝の稜線との
なす角度を鋭角で、できるだけ小さくし、かつ、pn接
合の端部が当る部分のメサ溝に充分にガラス保護膜が形
成され得る構造にすることにより、低電圧でのアバラン
シェ降伏を防止することができるメサ型半導体装置を提
供することを目的とする。
【0007】
【課題を解決するための手段】本発明によるメサ型半導
体装置は、第1導電形の半導体層と、該第1導電形半導
体層の表面側に拡散により設けられる第2導電形拡散層
とを有し、該第1導電形半導体層と第2導電形拡散層と
のpn接合の端部を前記第1導電形半導体層および第2
導電形拡散層に跨がって形成されるメサ溝に終端させる
メサ型半導体装置であって、前記メサ溝が、前記第2導
電形拡散層より浅く形成されると共に、前記pn接合の
端部が前記メサ溝の稜線とのなす角度が鋭角になるよう
に前記メサ溝が形成されている。
【0008】ここにメサ溝の稜線とは、メサ溝と半導体
層との境界面の形状を意味し、メサ溝の稜線とのなす角
度が鋭角とは、図1または3に示されるように、pn接
合の端部と交差するメサ溝部分の接線とpn接合の接線
とのなす角度のうち小さい方の角度θを意味し(低不純
物濃度半導体層側の角度が純角の場合も他方の半導体層
側の小さい方の角度を指す)、鋭角とは、直角近傍の角
度より小さい角度を意味し、できるだけ小さい角度が好
ましい。
【0009】この構造にすることにより、メサ溝がpn
接合の深さより浅いため、pn接合の端部がメサ溝と交
差する角度を小さくしながら、pn接合端部と交差する
部分のメサ溝の表面に充分の厚さの保護膜を形成しやす
い。その結果、低電圧でのアバランシェ降伏を防止する
ことができる。
【0010】具体的な構造として、前記メサ溝の上部が
前記第1導電形半導体層と接する側の前記メサ溝の側壁
に前記pn接合の端部を終端させることにより、前記p
n接合の端部が前記メサ溝の稜線とのなす角度を小さく
したり、前記メサ溝の底部が、前記第2導電形拡散層の
側底部の円弧部分に当たるような深さに形成されること
により、前記pn接合の端部が前記メサ溝の稜線とのな
す角度を小さくすることができる。
【0011】前記メサ溝の少なくとも周囲の前記半導体
層の表面側に絶縁膜がブリッジ状に設けられることによ
り、ガラスペーストを塗布してガラス保護膜を形成する
際に、絶縁膜との間に毛細管現象によりペーストが充分
に確保され、浅いメサ溝内に充分に厚い保護膜が形成さ
れるため、より一層耐圧を向上させることができる。
【0012】前記第1導電形半導体層の表面側に、前記
第2導電形拡散層とは別に第2導電形アイソレーション
層が設けられることにより、前記第1導電形半導体層と
の間に第2のpn接合が形成され、該第2のpn接合お
よび前記pn接合の端部の両方が、前記メサ溝の底部に
終端するように前記メサ溝が幅広に形成されることによ
り、耐圧を向上させることができる。
【0013】
【発明の実施の形態】つぎに、本発明のメサ型半導体装
置について、図面を参照しながら説明をする。本発明に
よるメサ型半導体装置は、図1にその一実施形態のメサ
型整流用ダイオードの一例の説明図が示されるように、
第1導電形(n形)の半導体層1の表面側に第2導電形
(p形)拡散層2が拡散により設けられ、その境界にp
n接合12が形成されている。すなわち、通常のメサ型
半導体装置では、この第2導電形層(p形層2)はエピ
タキシャル成長層で形成されるが、本発明では拡散によ
り拡散層として設けられている。そして、n形半導体層
1とp形拡散層2との両方に跨がるようにその境界部に
メサ溝3が形成されている。このメサ溝3は、p形拡散
層2の拡散深さ、すなわちpn接合12の底面より浅く
形成されると共に、前述のpn接合12の端部がメサ溝
3と交差する部分でのメサ溝3の稜線とpn接合面との
なす角度(メサ溝3の稜線の交点における接線とpn接
合の交点における接線とのなす角度で小さい方の角度)
θが鋭角、なかんずくできるだけ小さくなるように前記
メサ溝3が形成されていることに特徴がある。なお、図
1で1aはn+ 形半導体基板を、4はメサ溝3内に設け
られるガラスなどからなるガラス保護膜、5はメサ溝3
を形成するためのSiO2 などからなるマスクで、この
例ではメサ溝3を形成する際のエッチングにより、マス
ク5の下までエッチングされてメサ溝3上の周囲にブリ
ッジ部分5aが残されたままの状態でガラス保護膜4の
形成が行われている。
【0014】本発明では、メサ溝3の深さがp形拡散層
2の深さより浅く形成されると共に、pn接合12の端
部とメサ溝3の交点での相互のなす角度θができるだけ
小さくなるような位置関係にメサ溝3が形成されてい
る。図1に示される例では、pn接合12の端部がメサ
溝3の上部がn形半導体層1と接する側のメサ溝3の側
面と交差するように、すなわちpn接合12がメサ溝3
の中心部を越えてからメサ溝3の側壁と交差するように
メサ溝3が形成されている。その結果、pn接合12の
面とメサ溝3の側壁とのなす角度θをp形拡散層2側で
交差する場合より容易に小さくすることができる。すな
わち、傾斜方向が異なる曲面で交差するより、傾斜方向
が同じ曲面で交差する方がその交差する角度θを小さく
することができる。前述のように、このメサ溝3とpn
接合12とのなす角度θが小さいほど耐圧が向上し、低
い電圧でのアバランシェ降伏を防止することができる。
この角度θとアバランシェ降伏を起こす電圧との関係
が、図2に示されるように(図2では低不純物濃度の半
導体層側の角度で示し、90゜より大きい場合もそのま
まその角度で示されているが、ほぼ対称であり、本発明
では低不純物濃度の半導体層側が90゜より大きい場合
も他方の半導体層側の角度である小さい方の角度で表現
する)、ほぼ放物線形状となり、角度θを小さくすれば
する程(90゜より大きくする程)降伏電圧が高くなる
ので好ましいが、放物線の底部を脱する75゜以下、好
ましくは60゜以下程度にすることが、降伏電圧の特性
がとくに向上するため好ましい。
【0015】図1に示される例のように、メサ溝3とp
n接合12面の両方の曲面が同じ方向になるようにする
ことにより、この角度θを45゜程度以下にすることが
でき、低い電圧でのアバランシェ降伏を防止することが
できる。しかし、図3(a)に示されるように、p形拡
散層2側、すなわち両者の曲面の方向が反対向きの場合
でも、その交差部分がメサ溝の上部になるようにメサ溝
3を形成することにより、両者のなす角度θを小さくす
ることができる。
【0016】また、図3(b)に示されるように、pn
接合12の円弧部にメサ溝3の底部が当るようにしても
よい。すなわち、p形拡散層2は拡散により形成されて
いるため、表面から拡散するとn形半導体層1の下側お
よび横側に等方的に拡散する。そのため、側面から底面
にかけては断面形状で円弧を描くようにpn接合12が
形成される。したがって、その円弧部の下の方の部分
に、平らな底部を有するメサ溝3を形成することによ
り、そのなす角度θを小さくすることができる。このp
n接合12は、前述のように円弧を描いてn形半導体層
1の表面側に延びるため、メサ溝3が少々浅くてもpn
接合12の端部は必ずメサ溝3と交差する。したがっ
て、ある程度の平面が形成されるように幅広なメサ溝3
を形成することにより、確実に小さな交差角度でpn接
合12の端部をメサ溝3の底壁に突き当てることができ
る。とくに、この構造では、メサ溝3の底部にpn接合
12の端部を突き当てる構造であるため、メサ溝3の内
表面に設けられる保護膜が厚く形成され、より一層耐圧
向上に寄与する。
【0017】ガラス保護膜4は、たとえばペースト状の
ガラスを表面に塗布してからメサ部以外の部分のペース
トを除去し、ガラス材料によっても異なるが、たとえば
700〜800℃程度で焼結することにより形成され
る。メサ溝3は、従来のように深くないため、メサ溝3
内の全面に一様に付着しやすい。この際、前述のように
メサ溝3形成のためのマスク5のブリッジ部分5aを残
したままペーストを塗布して固化させることにより、ブ
リッジ部分5aの内面にもガラス保護膜4が形成される
ため、余計メサ溝3の上部にも一様にガラス保護膜4が
形成されやすいため好ましい。
【0018】図4は、トライアックの例で、前述の図3
の構造を応用し、n形半導体層1の裏面側に形成される
p形第2拡散層(ベース層)6をチップ周囲のアイソレ
ーション層8を介してn形半導体層1の表面側で、その
第2のpn接合16の端部も保護する、いわゆる片面メ
サタイプの例である。
【0019】半導体基板1の上面側のp形拡散層(ベー
ス層)2、そのベース層2にさらに拡散するn形拡散層
(エミッタ層)13、14の形成、およびp形第2拡散
層(ベース層)6に形成するn形拡散層(エミッタ層)
15の形成などは従来と同様に形成される。そして、p
形第2拡散層がアイソレーション層8を介して半導体基
板1の表面側に接続され、そのp形第2拡散層6および
アイソレーション層8とn形半導体基板1とにより形成
されるpn接合16の端部が、表面側のp形拡散層2と
半導体基板1とにより形成されるpn接合の端部と共に
半導体基板1の表面側に設けられるメサ溝3の底部に終
端するようにメサ溝3が幅広に形成されている。このp
n接合12、16のメサ溝3に交差する角度は、前述の
ようにできるだけ小さくなるようにpn接合の円弧部と
交差するようにメサ溝3が形成されている。たとえばp
形拡散層2の深さは、35〜50μm程度に形成され、
メサ溝3の深さは20〜30μm程度、幅は100〜1
50μm程度に形成されることにより、角度θは20〜
30゜程度に形成される。エミッタ層13、14、15
にそれぞれ図示しない電極が接続されて、それぞれが第
1端子T1、ゲート端子G、第2端子T2が設けられ
る。なお、メサ溝3は、四角形状のチップの周囲に沿っ
てリング状に形成される。また、前述の図1に示される
例と同様に、メサ溝3の上面の周囲に図示しないマスク
をブリッジ状に残存させることにより、メサ溝3内への
ガラス保護膜4を形成しやすくなる。
【0020】本発明によれば、メサ溝3が浅く形成され
ると共に、第2導電形拡散層をエピタキシャル成長によ
り全面に設けるのではなく、拡散により部分的に設けて
いるため、pn接合をメサ溝の下側からメサ溝に終端さ
せることができる。そのため、メサ溝とpn接合とのな
す角度を小さくすることができる。その結果、耐圧が向
上し、低い電圧でのアバランシェ降伏を防止することが
できる。しかも、メサ溝が浅いため、その内面に設ける
ガラス保護膜を厚く形成しやすく、pn接合の終端部に
厚い保護膜を形成することができ、より一層耐圧の向上
に寄与する。この場合、メサ溝の周囲の表面側にマスク
をブリッジ状に残存させることにより、メサ溝の上部ま
でより一層保護膜を設けることができる。なお、メサ溝
3が浅いため、粘度の低いガラスペーストを使用してス
ピンコーターにより自動で塗布することができ、非常に
作業効率が向上しながらpn接合の端部を確実にガラス
保護膜4により被覆することができる。
【0021】さらに、メサ溝を幅広に形成し、2つのp
n接合をその幅広のメサ溝の底部に終端させることによ
り、、トライアックなどを片面メサ型構造により簡単に
製造することができる。
【0022】前述の例は、整流ダイオード、および半導
体基板の上下両面にpn接合部が形成されトライアック
の例であったが、通常のトランジスタやダイオードにも
本発明を適用することができる。
【0023】
【発明の効果】本発明によれば、サイリスタやトライア
ックなどの大電力で使用される半導体装置の高耐圧化を
図ることができる。また、メサ溝を浅く形成することが
でき、エッチングによるバラツキをなくすることができ
ると共に、確実にpn接合の端部部分にガラス保護膜を
厚く被膜することができ、低電圧でのアバランシェ降伏
を防止することができる。そのため、歩留りが向上し、
さらに信頼性も非常に向上する。
【0024】さらに、本発明によれば、メサ溝内にガラ
ス保護膜を形成するのに、粘度の低いガラスペーストを
使用しても、目的の場所に充分に保護膜を形成すること
ができるため、スピンコーターにより自動的にガラスペ
ーストを塗布して焼結することができる。その結果、ガ
ラス保護膜の形成が非常に簡単になり、コストダウンに
寄与する。
【図面の簡単な説明】
【図1】本発明のメサ型半導体装置の一実施形態の整流
ダイオードの説明図である。
【図2】pn接合とメサ溝とのなす角度に対する耐圧の
関係を示す図である。
【図3】図1のpn接合とメサ溝との交差部分の他の構
造例の説明図である。
【図4】本発明のメサ型半導体装置の他の実施形態のト
ライアックの説明図である。
【図5】従来のトライアックの構造例の説明図である。
【符号の説明】
1 n形半導体層 2 p形拡散層 3 メサ溝 4 ガラス保護膜 12 pn接合

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1導電形の半導体層と、該第1導電形
    半導体層の表面側に拡散により設けられる第2導電形拡
    散層とを有し、該第1導電形半導体層と第2導電形拡散
    層とのpn接合の端部を前記第1導電形半導体層および
    第2導電形拡散層に跨がって形成されるメサ溝に終端さ
    せるメサ型半導体装置であって、前記メサ溝が、前記第
    2導電形拡散層より浅く形成されると共に、前記pn接
    合の端部が前記メサ溝の稜線とのなす角度が鋭角になる
    ように前記メサ溝が形成されてなるメサ型半導体装置。
  2. 【請求項2】 前記メサ溝の上部が前記第1導電形半導
    体層と接する側の前記メサ溝の側壁に前記pn接合の端
    部を終端させることにより前記pn接合の端部が前記メ
    サ溝の稜線とのなす角度を小さくする請求項1記載のメ
    サ型半導体装置。
  3. 【請求項3】 前記メサ溝の底部が、前記第2導電形拡
    散層の側底部の円弧部分に当たるような深さに形成され
    ることにより、前記pn接合の端部が前記メサ溝の稜線
    とのなす角度を小さくする請求項1記載のメサ型半導体
    装置。
  4. 【請求項4】 前記メサ溝の少なくとも周囲の前記半導
    体層の表面側に絶縁膜がブリッジ状に設けられてなる請
    求項1、2または3記載のメサ型半導体装置。
  5. 【請求項5】 前記第1導電形半導体層の表面側に、前
    記第2導電形拡散層とは別に第2導電形アイソレーショ
    ン層が設けられることにより、前記第1導電形半導体層
    との間に第2のpn接合が形成され、該第2のpn接合
    および前記pn接合の端部の両方が、前記メサ溝の底部
    に終端するように前記メサ溝が幅広に形成されてなる請
    求項1、3または4記載のメサ型半導体装置。
JP5031999A 1999-02-26 1999-02-26 メサ型半導体装置 Pending JP2000252457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5031999A JP2000252457A (ja) 1999-02-26 1999-02-26 メサ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5031999A JP2000252457A (ja) 1999-02-26 1999-02-26 メサ型半導体装置

Publications (1)

Publication Number Publication Date
JP2000252457A true JP2000252457A (ja) 2000-09-14

Family

ID=12855595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5031999A Pending JP2000252457A (ja) 1999-02-26 1999-02-26 メサ型半導体装置

Country Status (1)

Country Link
JP (1) JP2000252457A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2013125759A (ja) * 2011-12-13 2013-06-24 Shindengen Electric Mfg Co Ltd 半導体装置
CN110890415A (zh) * 2018-09-08 2020-03-17 安徽微半半导体科技有限公司 一种复合内钝化膜单沟槽结构高可靠性整流器件应用芯片
CN113223960A (zh) * 2021-04-12 2021-08-06 黄山芯微电子股份有限公司 一种压接式晶闸管管芯及制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2013125759A (ja) * 2011-12-13 2013-06-24 Shindengen Electric Mfg Co Ltd 半導体装置
CN110890415A (zh) * 2018-09-08 2020-03-17 安徽微半半导体科技有限公司 一种复合内钝化膜单沟槽结构高可靠性整流器件应用芯片
CN113223960A (zh) * 2021-04-12 2021-08-06 黄山芯微电子股份有限公司 一种压接式晶闸管管芯及制作方法

Similar Documents

Publication Publication Date Title
US4697201A (en) Power MOS FET with decreased resistance in the conducting state
JPH05347413A (ja) 半導体装置の製造方法
JPH1041314A (ja) P−n接合部を有する整流器とその製造方法および半導体接 合部の製造方法
EP0663698A1 (en) Semiconductor device and its manufacture
TWI401807B (zh) 台型半導體裝置及其製造方法
IE34131L (en) Semiconductor wafers and pellets
US4524376A (en) Corrugated semiconductor device
US3994011A (en) High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings
JP2005136064A (ja) 半導体装置
JP2000252457A (ja) メサ型半導体装置
US5610434A (en) Mesa semiconductor structure
JP2006506819A (ja) 発光半導体素子と発光半導体素子の製造方法
JPH10233515A (ja) ショットキーバリア半導体装置とその製造方法
JP2000164851A (ja) メサ型半導体装置
JP3917202B2 (ja) 半導体装置の製法
EP0216380B1 (en) Semiconductor device with a field plate electrode structure
JP2002237605A (ja) 半導体素子
JPH0551184B2 (ja)
JP5552249B2 (ja) 3端子サイリスタ
US3911472A (en) Isolated contact
JPS61144871A (ja) 半導体素子のベベル構造
JP2000058873A (ja) ショットキーバリア半導体装置
JPH02154464A (ja) ショットキーバリアダイオード
JPS6112069A (ja) 半導体装置
JP2010171283A (ja) PiNダイオード