JP2006506819A - 発光半導体素子と発光半導体素子の製造方法 - Google Patents
発光半導体素子と発光半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2006506819A JP2006506819A JP2004552946A JP2004552946A JP2006506819A JP 2006506819 A JP2006506819 A JP 2006506819A JP 2004552946 A JP2004552946 A JP 2004552946A JP 2004552946 A JP2004552946 A JP 2004552946A JP 2006506819 A JP2006506819 A JP 2006506819A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light emitting
- semiconductor body
- semiconductor
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 28
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 239000002800 charge carrier Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7313—Avalanche transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
この発明は、半導体本体(1)と基板(2)とを備え、半導体本体(1)がエミッタ領域(3)とベ−ス領域(4)とコレクタ領域(5)とを有する縦型バイポーラトランジスタを備え、領域の各々には接続領域(6,7,8)が設けられ、ベ−ス領域(4)とコレクタ領域(5)との間の境界にpn結合が形成され、そして、動作中、pn結合に逆バイアスが加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、コレクタ領域(5)に発光が生じる発光半導体素子に関する。この発明によれば、コレクタ領域(5)は生じた発光が伝送されるような厚みを有し、そして、コレクタ領域(5)は半導体本体(1)の自由面上に境界を成す。このようにして、生じた発光の吸収によるロスが少なくなり、生じた発光をより簡単に、例えば、素子(10)の他の部分又は他の素子(10)のための光信号として用いることができる。コレクタ領域(5)内に第二のサブ領域(5B)が、例えば、半導体本体(1)内に導電チャネルを誘起させるゲート電極(11)をもって形成されてもよい。半導体本体(1)の表面に発光導体(14)が存在すると好ましい。この発明は、さらに、この発明の素子(10)を製造する方法を備える。
Description
この発明は、半導体本体と基板とを備え、前記半導体本体がエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタを備え、前記領域の各々には接続領域が設けられ、前記ベ−ス領域と前記コレクタ領域との間の境界にpn結合が形成され、そして、動作中、前記pn結合に逆電圧が加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、前記コレクタ領域に発光が生じる発光半導体素子に関する。この種の素子は、LED(発光ダイオード)を効果的に製造することができない、所謂、間接型(indirect type)の半導体材料で光信号を発生することの魅力ある選択肢である。
この発明は、さらに、そのような素子を製造する方法に関する。
冒頭で述べた種類の素子は、James J. Chen et al.による“Breakdown Behavior of GaAs/AlGaAs HBTs” in IEEE Transactions on Electron Devices,vol.36,no.10,October 1989,pp.2165−2172より知られている。この文書の図1にはバイポーラトランジスタが示され、これは、n+GaAs基板支持体と、連続的に、1μm厚みのn+GaAs層と0.4μm厚みのn−GaAs層とを備え、これら層がトランジスタのコレクタを形成し、さらに、0.2μm厚みのp+GaAs層がトランジスタのベースを形成している。その上にトランジスタのエミッタが位置しており、これは、0.2μm厚みのn+AlGaAs層と0.2μm厚みのn+GaAs層とを備えている。ベース・コレクタpn結合に十分に大きな逆電圧が加わると発光が見られる。
この既知の素子の欠点は、発光が効果的ではないということであり、何故ならば、その生じた発光の大部分が周辺半導体材料に吸収され、又は、そうでなくてもロスがあるということである。
従って、この発明の目的は、そのような欠点がなく、又は、非常に少なく、そして、発光を効果的に信号源として用いることができる素子を提供することである。
この目的は、この発明に従って、冒頭で述べた種類の素子において、前記コレクタ領域が前記生じた発光が伝送されるような厚みを有し、そして、前記コレクタ領域が前記半導体本体の自由面上に境界を成すことを特徴とすることにより達成される。
前記コレクタ領域の厚みが小さくなった結果、前記コレクタ領域は前記生じた発光に対し透明になる。前記コレクタ領域が前記自由半導体面上に境界を成すので、前記自由半導体面を介して比較的かなりの発光が得られる。前記ベ−ス・コレクタ結合の逆電圧により、コレクタ電流の大きさに関係なく、発光量を調整することができる。
前記コレクタ領域は、前記ベ−ス領域上に境界を成す第一のサブ領域と、前記第一のサブ領域上に境界を成し且つ前記第一のサブ領域より伝導性が高い第二のサブ領域とを備えてもよい。前記コレクタ領域の前記第二のサブ領域は前記第一のサブ領域より厚みが小さいと効果的である。
この素子は、第一に、既知の素子と比べて、トランジスタの反転構造において、そして、前記コレクタの前記サブ領域のサイズを適切に選択することにより、一方で、吸収による発光ロスがかなり小さくなり、他方で、信号源として発光がかなり効果的に適用できるという認識を基にしている。さらに、この発明は、この発明の方法により反転構造が簡単に得られるという認識を基にしている。この方法は、とりわけ、コレクタ側に位置する半導体基板が、例えば、エミッタ側のガラス基板に置き換えられるということを意味する。前記生じた発光は前記コレクタ領域から自由に発光することができ、何故ならば、前記コレクタ領域は前記半導体本体の前記自由面上に境界を成すからである。従来技術とは異なり、前記生じた発光は前記厚い半導体基板を通過することはもはやない。その結果、この発明の素子においては吸収ロスが非常に小さくなる。さらに、前記半導体本体の前記表面上の第二のサブ領域が、この発明の方法により簡単に、厚みを非常に小さく作ることができる。結果として、非常に薄い、例えば、20nm厚みの高濃度にド−プされた、特に、n+導電型の層が上に存在する絶縁層が設けられた基板が得られる。そのような構造は、特に、この発明の方法によるこの発明の素子の製造の開始時の構造として適する。
既知の素子同様に、前記生じた発光は可視光を備えても良い。前記生じた発光の一部分は、電荷キャリア流、例えば、電子を備え、これは、前記半導体本体から発生され、リン光体のようなエレクトロルミネセント材料を備える層で終端すると好ましい。従って、発光は、前記素子上に設けられたエレクトロルミネセント材料により可視光に変換される電子の放射をも含む。
この発明の素子の好ましい実施形態では、前記半導体本体の自由面上に境界を成す前記コレクタ領域が前記生じた発光に対し透明な電気的絶縁層により覆われる。この電気的絶縁層上には前記生じた発光に対し透明な部分を有するゲート電極が存在する。前記素子の動作中、前記コレクタ領域の前記第二のサブ領域は前記ゲート電極により前記第一のサブ領域に誘起される導電チャネルにより形成される。そのようなチャネルは非常に薄くても良く、これにより、発光効率が高まる。この変形例は、可視光等の発光に対して透明ではない金属により通常作られるゲート電極が、様々な方法で、発光に対して透明な部分を持って設けることができるという認識を基にしている。例えば、発光に対して透明なゲート電極全体をインジウムスズ酸化物を備える材料等の適切な導電材料で作ることが可能である。前記絶縁層がエレクトロルミネセント材料を備えると効果的であり、動作中に前記半導体本体から発生する電子放射が可視放射に変換される。
さらなる変形例では、前記ゲート電極がアルミニウム等の金属から作られるが、前記ゲート電極は孔を有し、これを介して前記半導体本体から発した光が出射する。そのような孔が十分小さければ、例えば、1μm以下であれば、前記ゲート電極に適切な電圧が加えられた時に前記ゲート電極下部に導電チャネルが已然として形成される。
この発明の素子のさらに好ましい変形例では、前記コレクタ領域上に境界を成す前記ベ−ス領域の部分が、前記ベ−ス領域の残余部分及び前記コレクタ領域よりバンドギャップが小さい半導体材料を備える。これにより、相応する電圧下で、より大きなコレクタ電流を流すことができ、その結果、発光が生じるという効果が大きくなる。
ある重要な実施形態では、前記半導体本体は、接着層を用いて、前記コレクタ領域が境界を成す前記面と対向するさらなる面により前記基板に取り付けられる。これにより、製造される半導体本体が前記生じた発光を吸収する最小限の半導体材料を備えることが可能になる。例えば、とりわけ、前記基板をガラス等の完全な非吸収材料で作ることができる。
そのような場合、前記エミッタ領域、前記ベ−ス領域、前記コレクタ領域の各々の前記接続領域が、前記コレクタ領域が境界を成す前記面に位置すると好ましい。これにより、前記基板を導電領域として用いる必要が全くなくなる。
特に効果的なさらなる実施形態では、発光導体が前記第二のサブ領域が境界を成す前記面上に存在し、前記発光導体は前記生じた発光を前記発光導体内に結合する手段を備える。
そのような発光導体は、前記生じた発光を、前記半導体本体の前記面に平行な方向、例えば、近傍の分離された半導体本体、例えば、同様な発光導体が位置している半導体本体へ前記生じた発光が横切れる前記半導体本体の端部方向に簡単に伝送することができる。前記発光を前記発光導体内に結合するのに用いられる前記手段は、前記発光を前記発光導体外部、並びに、前記発光が例えば発光感応pn結合により検出できる(異なる)発光導体内に結合されるのに用いることができる。
前記半導体本体はシリコンを備えると効果的であり、そして、適用可能であれば、バンドギャップがより小さい半導体材料を備えた前記ベ−ス領域の一部分がシリコンとゲルマニウムの合成物を備える。このようにして、大規模に、そして、「チップ間」並びに「チップ内」両者での「光通信」が可能な半導体材料が得られる。
各々に接続領域に設けられたエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタが半導体本体内に形成される発光半導体素子の製造方法では、電気的絶縁層により仮基板から分離される半導体材料の薄い層として前記半導体本体が形成され、そして、縦型バイポーラトランジスタが前記半導体本体内に形成され、その後、前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられ、その後、前記仮基板が除去されることを特徴とする。このようにして、この発明の発光半導体素子が得られる。
この発明の方法の好ましい実施形態では、付着層により前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられる。このようにして、この発明の発光半導体素子に必要となる既知のバイポーラトランジスタの構造の反転構造が簡単な方法で得られる。
前記電気的絶縁層は、例えば、選択的化学エッチャントを用いて除去することができ、その結果、前記コレクタ領域が前記自由半導体面上に境界を成す。
イオン注入により半導体基板内に埋め込み絶縁層が形成され、前記絶縁層上部に位置する前記半導体基板の部分により前記半導体本体が形成され、そして、前記絶縁層下部に位置する前記半導体基板の前記部分により前記仮基板が形成されると好ましい。これとは別に、シリコン・オン・インシュレータのウエハのシリコン層により半導体材料の薄い層が形成されてもよい。そのような方法は、高歩留まりプロセスにより前記半導体本体内に集積回路を形成するのにも非常に適切に用いることができる。この発明により、ICに光学的信号交換の機能を持たせることができる。この目的のために、前記第二のサブ領域が境界を成す前記半導体本体の前記さらなる面に発光導体を設け、該発光導体は前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えると好ましい。前記発光導体は、前記発光を前記半導体本体内に結合し、そこで、検出することができる同様な手段と共に、前記半導体本体の異なる部位に設けることができる。
この発明の、これらの、そして、その他のアスペクトが以下に記載される(各)実施形態より明らかとなる。
各図は実際のスケール通りには描かれておらず、特に、厚み方向では明瞭にするために誇張されている。異なる図において対応する領域又は部分は可能な限り同じ参照番号により示されている。
図1はこの発明の発光半導体素子の第一の例の厚み方向に対して直角な概略横断面図である。素子10は半導体本体1と基板2とを備える。半導体本体1内には、エミッタ領域3とベ−ス領域4とコレクタ領域5とを有する縦型バイポーラトランジスタが設けられ、これら領域には、各々、接続領域6,7,8が設けられている。コレクタ領域5は、ベ−ス領域4上に境界を成す第一のサブ領域5Aを有し、さらに、少なくとも素子10の動作中に、第一のサブ領域5A上に境界を成し且つ第一のサブ領域5Aより高濃度にドープされている第二のサブ領域5Bを有する。ベ−ス領域4とコレクタ領域5と間のpn結合の逆電圧が十分に高いと電荷キャリアのなだれ現象によりコレクタ領域5に発光が生じるように第一のサブ領域5Aの厚みとサイズが選ばれる。
この発明においては、コレクタ領域5の第二のサブ領域5Bの厚みが第一のサブ領域5Aより小さく、半導体本体1の自由面上に境界を成している。これにより、一方で、吸収又は他の要因による発光のロスがより小さく、他方で、発光がより容易に信号源として用いられ、例えば、信号を半導体素子10の他の部分へ導くことができる。この例では、半導体本体1の表面は、その上にコレクタ領域5の第二のサブ領域5Bが境界を成しているが、発光に対して透明である電気的絶縁層9により覆われ、絶縁層9上に、発光に対して透明である部分11Aを有するゲート電極11が位置している。素子10の動作中に、半導体本体1の表面近傍に導電チャネルとしてコレクタ領域5の第二のサブ領域5Bが形成され、この導電チャネルは、ゲート電極11に適切な電位が与えられると 第一のサブ領域5A内に誘起される。ここでは、ゲート電極11はアルミニウム等の金属で作られ、孔11Aが備えられ、この孔11Aを介して発光が半導体本体1から出射することができる、孔11Aは十分にサイズが小さく、ここでは、例えば、直径が0.75μmの丸い孔であり、素子10の動作中に電極11下部に連続したチャネルが形成される。
この例では、コレクタ領域5の第二のサブ領域5Bが境界を成している自由面と対向して設けられているさらなる表面において、半導体本体1が基板2に固定され、これは、ここでは、接着層12によりガラスを備えている。これにより、吸収による発光ロスがさらに低減される。さらに、この発明の素子10は、以下に説明するように簡単に製造することができる。この製造に関し、エミッタ領域3、ベ−ス領域4、コレクタ領域5の接続領域6,7,8が、ここでは、半導体本体1の自由面に位置し、その上にコレクタ領域5の第二のサブ領域5Bが境界を成している。
エミッタ領域3は導電体を介してエミッタ接続領域6に接続されている(図1の裏側)。
この例の素子10はコレクタ領域5の第二のサブ領域5Bが境界を成している表面上に発光導体14を備え、発光導体14には素子10内で生じた発光を発光導体14に結合する手段が設けられている。この発光導体14は、ここでは、窒化シリコンの1μm厚みのストリップ状の領域を備え、この領域には、ここでは、二酸化シリコンより成る絶縁層9が設けられている。ゲート電極11内の孔11A上に位置する導体14の端面には、エッチングにより、半導体本体1の表面に対して約45度の角度の傾斜面が設けられ、この傾斜面はミラー面として機能するアルニウム層15に覆われている。このようにして、素子10内で生じた発光が発光導体14へと結合される。ベ−ス領域4の接続領域7の位置において,図では、接続領域7の表示の関係で、導体14が割り込まれているが、実際は、導体14が位置している図面平面の裏側に接続領域7が位置している。ストリップ状導体14の上側並びに側面が二酸化シリコンのさらなる層16により覆われ、その結果、導体14が、約1.8の屈折率の窒化シリコンより小さい屈折率(n=1.4)の材料(SiO2)により囲まれる。この導体14の窒化シリコン部分の断面は1μmx1μmである。SiO2層9,16の厚みはμmの数十分の一である。
この例の素子10は、集積回路を備え、その二つの部分は、互いに電気的に分離されているが、互いに光学的に通信することができる。第一の部分が図1に示されており、第二の部分がその右側に位置し、発光導体14の他端部分が、発光が導体14より半導体本体1に入射できるようにするためのミラー表面の前記位置に設けられることにより、例えば、逆電圧が加えられる発光感応pn結合が検出できる。
ここでは、半導体本体1は多くの適切にドープされた半導体領域60,70,80を備え、その上にトランジスタの接続領域6,7,8が位置し、半導体領域60,70,80は、二酸化シリコンを備える、所謂、トレンチ分離領域20により電気的に分離されている。導体トラック61,71が、それぞれ、エミッタ領域3、ベ−ス領域4を関連する半導体領域60,70に結合している。半導体領域80は直接コレクタ領域5に接続されている。素子10は、さらに、さらなる絶縁層30,31を備え、これらも二酸化シリコンであり、これらにより、導体トラック61,71が互いに電気的に絶縁され、さらに、接着層12から半導体本体1が分離されている。
次に、素子10の製造について説明される。
図2乃至図5は、この発明の方法の実施形態の連続工程により製造されるこの例の素子10の厚み方向に対して直角な概略横断面図である。n型シリコンの半導体基板222より開始され(図2参照)、ここで、酸素イオン注入により電気的絶縁層9が形成される。この半導体基板上部に、半導体本体1が形成される部分111が存在し、そして、半導体基板下部に、形成すべき素子10の仮基板として機能するさらなる部分22が存在する。これとは別に、シリコン・オン・インシュレータ(SOI)ウエハより開始してもよい。この場合は、SOIウエハのシリコン層により半導体本体111が形成される。
続いて(図3参照)、図1を参照して説明したバイポーラトランジスタが基板222の部分111内に形成される。この処理において、半導体本体1が、その後、絶縁層31に覆われる。
続いて(図4参照)、ガラス基板2が接着層12により素子に取り付けられる。
次に(図5参照)、KOH水溶液のエッチングにより仮基板22が除去される。この処理において、二酸化シリコンの絶縁層9がエッチング停止層として用いられ、これは、その後、露光され、そして、半導体本体1の自由面に、この上にコレクタ領域5が境界を成すが、光学的に透明なコーティングが形成される。続いて(図1参照)、孔11Aを有するゲート電極11が蒸着、フォトリソグラフィ、そして、エッチングにより形成される。同時に、接続領域6,7,8が形成される。この目的のために、半導体領域60,70,80が表面上で境界を成す所望の位置で絶縁層9内に孔が予め形成される。
次に、ストリップ状の発光導体14が、やはり、蒸着、フォトリソグラフィ、そして、エッチングの連続工程により形成され、孔11A上部に位置する発光導体14の端部に45°の角度で表面へ延在する側面が設けられる。この側面には蒸着により金属層15が設けられ、この金属層15は半導体本体1から発光導体14内に発光を送るミラーとして機能する。発光導体14の製造は二酸化シリコン層16を設けることにより行われ、その結果、ストリップ状の発光導体14の上面と側面が屈折率の小さい層により覆われる。ここで、ソーイング等の分離技術により、各々の使用可能な素子10が得られる。
図6は、この発明の発光半導体素子の第二の例の厚み方向に対して直角な概略横断面図である。最も重要な前例との違いは次の通りである。第一に、この例では、コレクタ領域のサブ領域5Bが製造プロセスの最初に形成される。形成すべき素子の部分111は、非常に薄い、例えば、20nm厚みのn+層5Bを備え、この上に厚いn−層5Aが設けられる。これにより得られる重要な効果は、部分111のみが非常に薄いn+層5Bを備える図2に示す構造が特定の会社から買えることである。この薄いn+層5B上に、続いて、厚いn−層5Aを設けても、実質的に薄いn+層5Bを厚くすることにはならない。この薄いn+層5Bの存在との関係でこの例の素子10はゲート電極を備えていない。第二に、この例では、ベ−ス領域4が、コレクタ領域5の第一のサブ領域5A上で境界を成す部分4Aを備え、部分4Aはシリコンとゲルマニウムの混合結晶を備える。ベ−ス領域4内のバンドギャップが局部的に狭くなることにより、コレクタ電流が十分に大きくなって発光を引き起こす。ベ−ス領域4の部分4Aは30at.%のゲルマニウムを備え、約20nmの厚みを有する。さらに、ベ−ス領域4は上記部分4A及び領域4B上部に30nm厚みの厚いシリコン部分4Cを備え、部分4A並びに領域4Bは多結晶p+シリコン層71からの外方拡散により形成され、多結晶p+シリコン層71も導体トラックとして機能する。この場合、n型エミッタ領域3がn型不純物により多結晶シリコン層33からの外方拡散により形成される。多結晶シリコン層71,33は薄い窒化シリコン層35により互いに分離されている。上記のコレクタ領域5のサブ領域5Bのためのイオン注入、並びに、バイポーラトランジスタの製造に関する詳細以外の、この発明の方法による製造は、図2乃至図5を参照して説明した前例の素子10の製造と異なるところは無い。
この発明は以上説明した例に限らす、この発明の範囲内において、多くの変形、変更が当業者にとって可能である。例えば、素子は異なる形状且つ又は異なるサイズで製造することができる。
Siの半導体本体の代わりに、Ge、又は、GaAsやInP等のIII−V化合物を用いることもできる。そのような半導体材料がGaAsやInP等の間接型である場合は特にこの発明は効果が現れる。
Siの半導体本体の場合には、単結晶シリコン(だけ)は備える必要は無い。多結晶部分はさらに特定の応用に適している。
この素子は、さらに、ダイオード且つ又はトランジスタ、そして、抵抗器且つ又はキャパシタ等の活性並びに非活性の半導体要素又は電気要素を集積回路の形態であるか否かに関わらず備えることができる。この製造方法が効果的に適用できることは勿論のことである。
Claims (21)
- 半導体本体と基板とを備え、前記半導体本体がエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタを備え、前記領域の各々には接続領域が設けられ、前記ベ−ス領域と前記コレクタ領域との間の境界にpn結合が形成され、そして、動作中、前記pn結合に逆電圧が加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、前記コレクタ領域に発光が生じる発光半導体素子であって、
前記コレクタ領域は前記生じた発光が伝送されるような厚みを有し、そして、前記コレクタ領域は前記半導体本体の自由面上に境界を成すことを特徴とする発光半導体素子。 - 前記コレクタ領域は、前記ベ−ス領域上に境界を成す第一のサブ領域と、前記第一のサブ領域上に境界を成し且つ前記第一のサブ領域より伝導性が高い第二のサブ領域とを備え、前記コレクタ領域の前記第二のサブ領域は前記第一のサブ領域より厚みが小さく、そして、前記半導体本体の自由面上に境界を成すことを特徴とする請求項1に記載の発光半導体素子。
- 前記コレクタ領域が境界を成す前記半導体本体の前記面はエレクトロルミネセント材料を備える層により覆われていることを特徴とする請求項1又は2に記載の発光半導体素子。
- 前記コレクタ領域が境界を成す前記半導体本体の前記面は電気的絶縁層により覆われ、該電気的絶縁層は前記生じた発光に対し透明であり、且つ、前記電気的絶縁層上に前記生じた発光に対し透明な部分を有するゲート電極が存在することを特徴とする請求項1又は2に記載の発光半導体素子。
- 前記素子の動作中、前記コレクタ領域の前記第二のサブ領域は前記半導体本体の前記自由面近傍の導電チャネルより形成され、該導電チャネルは前記ゲート電極により前記第一のサブ領域に誘起されることを特徴とする請求項4に記載の発光半導体素子。
- 前記ゲート電極は孔が設けられた金属層を備えたことを特徴とする請求項5に記載の発光半導体素子。
- 前記コレクタ領域の前記第一のサブ領域上に境界を成す前記ベ−ス領域の一部分が、前記ベ−ス領域の残余部分及び前記コレクタ領域よりバンドギャップが小さい半導体材料を備えたことを特徴とする請求項1,2、4、5又は6いずれかに記載の発光半導体素子。
- 前記半導体本体は、接着層を用いて、前記コレクタ領域が境界を成す前記自由面と対向するさらなる面により前記基板に取り付けられていることを特徴とする請求項1乃至7いずれかに記載の発光半導体素子。
- 前記エミッタ領域と前記ベ−ス領域と前記コレクタ領域との前記接続領域は前記コレクタ領域が境界を成す前記半導体本体の前記面に位置していることを特徴とする請求項1乃至8いずれかに記載の発光半導体素子。
- 前記コレクタ領域が境界を成す前記面上に発光導体が存在し、該発光導体は前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えたことを特徴とする請求項1乃至9いずれかに記載の発光半導体素子。
- 前記素子は、前記生じた発光により互いに光学的に通信することができる二つの電気的に絶縁された領域を形成することを特徴とする請求項1乃至10いずれかに記載の発光半導体素子。
- 前記半導体本体の材料はシリコンを備え、そして、適用可能であれば、バンドギャップがより小さい半導体材料を備えた前記ベ−ス領域の一部分がシリコンとゲルマニウムの合成物を備えたことを特徴とする請求項1乃至11いずれかに記載の発光半導体素子。
- 前記基板が絶縁物を備えたことを特徴とする請求項1乃至12いずれかに記載の発光半導体素子。
- 各々に接続領域が設けられたエミッタ領域とベ−ス領域とコレクタ領域とを有する縦型バイポーラトランジスタが半導体本体内に形成される発光半導体素子の製造方法であって、電気的絶縁層により仮基板から分離される半導体材料の薄い層として前記半導体本体が形成され、そして、縦型バイポーラトランジスタが前記半導体本体内に形成され、その後、前記基板が前記半導体本体の前記電気的絶縁層と対向する側に取り付けられ、その後、前記仮基板が除去されることを特徴とする方法。
- 接着層により前記基板が前記半導体本体の前記電気的絶縁層と対向する前記側に取り付けられることを特徴とする請求項14に記載の方法。
- 前記電気的絶縁層が除去され、その結果、前記コレクタ領域が自由半導体面上に境界を成すことを特徴とする請求項14に記載の方法。
- 前記絶縁層が発光に対して透明な導電層によりコーティングされることを特徴とする請求項14に記載の方法。
- 前記導電層がゲートとして機能し、そして、前記コレクタ領域内に反転チャネルが形成されることを特徴とする請求項17に記載の方法。
- イオン注入により半導体基板内に前記電気的絶縁層が形成され、前記絶縁層上部に位置する前記半導体基板の部分により前記半導体本体が形成され、そして、前記絶縁層下部に位置する前記半導体基板の前記部分により前記仮基板が形成されることを特徴とする請求項14に記載の方法。
- シリコン・オン・インシュレータのウエハのシリコン層により半導体材料の前記薄い層が形成されることを特徴とする請求項14に記載の方法。
- 前記コレクタ領域が境界を成す前記半導体本体の前記面に発光導体が設けられ、該発光導体は動作中に前記素子内に生じた前記発光を前記発光導体内に結合する手段を備えたことを特徴とする請求項14乃至20いずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02079915 | 2002-11-20 | ||
PCT/IB2003/004810 WO2004047181A1 (en) | 2002-11-20 | 2003-10-28 | Radiation-emitting semiconductor device and method of manufacturing such a device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006506819A true JP2006506819A (ja) | 2006-02-23 |
Family
ID=32319643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004552946A Abandoned JP2006506819A (ja) | 2002-11-20 | 2003-10-28 | 発光半導体素子と発光半導体素子の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7352042B2 (ja) |
EP (1) | EP1565945A1 (ja) |
JP (1) | JP2006506819A (ja) |
KR (1) | KR20050085059A (ja) |
CN (1) | CN100429784C (ja) |
AU (1) | AU2003278414A1 (ja) |
WO (1) | WO2004047181A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010657A (ja) * | 2008-03-14 | 2010-01-14 | Panasonic Electric Works Co Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 |
JP2012514870A (ja) * | 2009-01-08 | 2012-06-28 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 発光並びにレーザ半導体素子および方法 |
US10147989B2 (en) | 2013-07-15 | 2018-12-04 | Ormat Technologies Inc. | System for generating power from fuel cell waste heat |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5143424B2 (ja) | 2003-09-08 | 2013-02-13 | 奇美電子股▲ふん▼有限公司 | 本体および電子装置 |
US8362821B2 (en) | 2007-11-22 | 2013-01-29 | Nxp B.V. | Charge carrier stream generating electronic device and method |
US9142592B2 (en) * | 2009-04-09 | 2015-09-22 | Infineon Technologies Ag | Integrated circuit including ESD device |
CN101814527A (zh) * | 2010-04-22 | 2010-08-25 | 复旦大学 | 一种使用光电子注入进行电导调制的功率器件与方法 |
US9159873B2 (en) | 2011-11-14 | 2015-10-13 | Quantum Electro Opto Systems Sdn. Bhd. | High speed optical tilted charge devices and methods |
US9263619B2 (en) | 2013-09-06 | 2016-02-16 | Infineon Technologies Ag | Semiconductor component and method of triggering avalanche breakdown |
WO2017052557A1 (en) * | 2015-09-24 | 2017-03-30 | Intel Corporation | Techniques for soi device formation on a virtual substrate, and associated configurations |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2922250A1 (de) * | 1979-05-31 | 1980-12-11 | Siemens Ag | Lichtsteuerbarer transistor |
JPS63181486A (ja) * | 1987-01-23 | 1988-07-26 | Hiroshima Univ | 半導体発光装置 |
US5107311A (en) * | 1989-08-02 | 1992-04-21 | Canon Kabushiki Kaisha | Semiconductor light-emitting device |
JP2913785B2 (ja) * | 1990-07-12 | 1999-06-28 | 富士通株式会社 | 半導体装置の製造方法 |
JP4131031B2 (ja) * | 1998-03-17 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
US6365951B1 (en) * | 1998-08-13 | 2002-04-02 | Eugene Robert Worley | Methods on constructing an avalanche light emitting diode |
JP3798951B2 (ja) * | 2000-06-07 | 2006-07-19 | シャープ株式会社 | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 |
-
2003
- 2003-10-28 JP JP2004552946A patent/JP2006506819A/ja not_active Abandoned
- 2003-10-28 WO PCT/IB2003/004810 patent/WO2004047181A1/en active Application Filing
- 2003-10-28 US US10/535,483 patent/US7352042B2/en not_active Expired - Fee Related
- 2003-10-28 CN CNB2003801036123A patent/CN100429784C/zh not_active Expired - Fee Related
- 2003-10-28 KR KR1020057009053A patent/KR20050085059A/ko not_active Application Discontinuation
- 2003-10-28 EP EP03769720A patent/EP1565945A1/en not_active Withdrawn
- 2003-10-28 AU AU2003278414A patent/AU2003278414A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010657A (ja) * | 2008-03-14 | 2010-01-14 | Panasonic Electric Works Co Ltd | 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法 |
JP2012514870A (ja) * | 2009-01-08 | 2012-06-28 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 発光並びにレーザ半導体素子および方法 |
US10147989B2 (en) | 2013-07-15 | 2018-12-04 | Ormat Technologies Inc. | System for generating power from fuel cell waste heat |
Also Published As
Publication number | Publication date |
---|---|
EP1565945A1 (en) | 2005-08-24 |
WO2004047181A1 (en) | 2004-06-03 |
CN100429784C (zh) | 2008-10-29 |
KR20050085059A (ko) | 2005-08-29 |
US20050280011A1 (en) | 2005-12-22 |
US7352042B2 (en) | 2008-04-01 |
CN1714456A (zh) | 2005-12-28 |
AU2003278414A1 (en) | 2004-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148517B2 (en) | Light emitting diode and method of the same | |
US9202888B2 (en) | Trench high electron mobility transistor device | |
US6407427B1 (en) | SOI wafer device and a method of fabricating the same | |
US10312360B2 (en) | Method for producing trench high electron mobility devices | |
JP5053855B2 (ja) | 高出力半導体デバイスのための半導体構造体の作成方法 | |
JP2006024936A (ja) | 発光素子実装用サブマウント基板及びその製造方法 | |
US7271447B2 (en) | Semiconductor device | |
JP3014012B2 (ja) | 半導体装置の製造方法 | |
JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
JP2006506819A (ja) | 発光半導体素子と発光半導体素子の製造方法 | |
KR20050089120A (ko) | 발광 다이오드 및 그 제조 방법 | |
US8420418B2 (en) | Light-emitting device and manufacturing method thereof | |
JPH03288471A (ja) | 半導体装置およびその製造方法 | |
CN111864018A (zh) | 一种正极性led芯片及其制作方法 | |
KR20060057855A (ko) | GaN 계 화합물 반도체 발광소자 및 그 제조방법 | |
JPH11145155A (ja) | 半絶縁ポリシリコン(sipos)膜を用いた電力半導体装置の製造方法 | |
JPH0846237A (ja) | シリコン発光ダイオード | |
CN109524355A (zh) | 一种半导体器件的结构和形成方法 | |
JPH07254731A (ja) | 発光素子 | |
CN104658907A (zh) | 一种逆阻型绝缘栅型双极晶体管的制作方法 | |
CN209859966U (zh) | 薄膜结构半导体器件光电隔离结构 | |
CN108281540B (zh) | 一种热电分流垂直结构led芯片及其制作方法 | |
CN109545785A (zh) | 一种半导体器件结构和制备方法 | |
JPH0653310A (ja) | 半導体装置およびその製造方法 | |
KR20050023184A (ko) | 수직공진 발광 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070426 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070426 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090619 |