CN108281540B - 一种热电分流垂直结构led芯片及其制作方法 - Google Patents
一种热电分流垂直结构led芯片及其制作方法 Download PDFInfo
- Publication number
- CN108281540B CN108281540B CN201810076710.0A CN201810076710A CN108281540B CN 108281540 B CN108281540 B CN 108281540B CN 201810076710 A CN201810076710 A CN 201810076710A CN 108281540 B CN108281540 B CN 108281540B
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode
- passivation layer
- epitaxial structure
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 238000002161 passivation Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 31
- 238000005520 cutting process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 239000007787 solid Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本申请提供一种热电分流垂直结构LED芯片及其制作方法，热电分流垂直结构LED芯片包括：衬底；位于衬底上的钝化层；位于钝化层上的LED外延结构；第一电极与LED外延结构朝向钝化层的表面欧姆接触，且位于LED外延结构的第二区域，第一电极与衬底之间绝缘；第二电极，第二电极与LED外延结构背离钝化层的表面欧姆接触。本发明中在芯片的衬底和LED外延结构之间插入一层钝化层，且将第一电极与衬底分开设置，从而使得衬底中不再通过电流，仅用于散热，也即将LED芯片的散热路径和电流路径分开为独立的两个路径，以便于衬底对热量进行散发，从而降低了LED器件的可靠性和寿命。
Description
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种热电分流垂直结构LED芯片及其制作方法。
背景技术
LED是一种节能光源，随着发光二极管(LED)发光效率的不断提高，LED能够取代白炽灯的地位。LED已经广泛应用于手机背光、液晶显示屏背光、信号灯、建筑景观、特殊照明等领域，并日益向普通照明、汽车照明等领域拓展。
如图1所示，为现有技术中一种垂直结构LED芯片，所述LED芯片通常包括衬底01、位于衬底01上的LED外延结构，所述LED外延结构包括N型半导体层02、多量子阱层03、P型半导体层04、第一电极05和第二电极06，其中第一电极05与N型半导体层02欧姆接触，第二电极06与P型半导体层04欧姆接触，通过在第一电极和第二电极之间加电压，使得LED发光。
随着LED照明产品功率与光效的提高，LED对器件可靠性与寿命的要求也越来越高。但是现有技术中垂直结构LED芯片的散热效率较低，造成LED器件的可靠性较低，寿命较短。
发明内容
有鉴于此，本发明提供一种热电分流垂直结构LED芯片及其制作方法，以解决现有技术中垂直结构LED芯片的散热效率较低，造成LED器件的可靠性较低，寿命较短的问题。
为实现上述目的，本发明提供如下技术方案：
一种热电分流垂直结构LED芯片，包括：
衬底；
位于所述衬底上的钝化层；
位于所述钝化层上的LED外延结构，其中，所述LED外延结构在其所在平面内包括第一区域和第二区域，所述衬底和所述钝化层在所述LED外延结构所在平面内的投影与所述第一区域重合；
第一电极，所述第一电极与所述LED外延结构朝向所述钝化层的表面欧姆接触，且位于所述LED外延结构的第二区域，所述第一电极与所述衬底之间绝缘；
第二电极，所述第二电极与所述LED外延结构背离所述钝化层的表面欧姆接触。
优选地，所述衬底位于所述LED外延结构的中心区域，所述第一电极围绕所述衬底。
优选地，所述衬底位于所述LED外延结构的中心区域，所述第一电极包括第一子电极和第二子电极，所述第一子电极与所述第二子电极分别位于所述衬底的相对两侧，且所述第一子电极和所述第二子电极电性连接。
优选地，所述衬底和所述第一电极并排设置在所述LED外延结构上。
优选地，所述衬底的面积大于所述第一电极的面积。
优选地，所述热电分流垂直结构LED芯片为倒装结构。
本发明还提供一种热电分流垂直结构LED芯片制作方法，用于制作形成上面任意一项所述的热电分流垂直结构LED芯片，所述热电分流垂直结构LED芯片制作方法包括：
提供第一衬底和第二衬底；
在所述第一衬底上形成LED外延结构，所述LED外延结构在其所在平面内包括第一区域和第二区域；
在所述第二衬底上形成钝化层；
将所述钝化层与所述LED外延结构键合；
去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层；
在所述LED外延结构朝向所述钝化层表面的第二区域形成第一电极；
在所述LED外延结构背离所述钝化层表面形成第二电极。
优选地，所述去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层，具体包括：
采用剥离工艺去除所述第一衬底；
采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层。
优选地，在所述采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层之前，还包括：
切割所述第二区域对应的所述第二衬底和所述钝化层，形成切割道；
对所述切割道进行刻蚀。
经由上述的技术方案可知，本发明提供的热电分流垂直结构LED芯片，包括：衬底；位于衬底上的钝化层；位于钝化层上的LED外延结构，其中，LED外延结构在其所在平面内包括第一区域和第二区域，衬底和钝化层在LED外延结构所在平面内的投影与第一区域重合；第一电极，第一电极与LED外延结构朝向钝化层的表面欧姆接触，且位于LED外延结构的第二区域，第一电极与衬底之间绝缘；第二电极，第二电极与LED外延结构背离钝化层的表面欧姆接触。
也即本发明中在垂直结构LED芯片中的衬底和LED外延结构之间插入一层钝化层，且将第一电极与衬底分开设置，从而使得衬底中不再通过电流，仅用于散热，也即将LED芯片的散热路径和电流路径分开为独立的两个路径，以便于衬底对热量进行散发，避免电流路径和散热路径为同一路径，在电流传递过程中产生较多热量，导致芯片热冗累积，从而降低了LED器件的可靠性和寿命。
本发明还提供一种热电分流垂直结构LED芯片的制作方法，用于形成本发明中的LED芯片，从而使得垂直结构LED芯片的热电分离。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种垂直结构LED芯片截面示意图；
图2为本发明实施例提供的一种热电分流垂直结构LED芯片截面示意图；
图3为图2所示的热电分流垂直结构LED芯片的俯视图；
图4为本发明实施例提供的另一种热电分流垂直结构LED芯片截面示意图；
图5、图6为本发明实施例提供的另一种热电分流垂直结构LED芯片的俯视图；
图7为本发明实施例提供的一种热电分流垂直结构LED芯片制作方法流程图；
图8-图16为本发明实施例提供的一种热电分流垂直结构LED芯片制作过程图。
具体实施方式
正如背景技术部分所述，现有技术中垂直结构LED芯片的散热效率较低，造成LED器件的可靠性较低，寿命较短的问题。
发明人发现，出现上述现象的原因是，现有技术中垂直结构LED芯片的电流从第一电极到第二电极，同时散热主要通过衬底散热，而同时衬底还作为第一电极和N型半导体层之间的欧姆接触介质，从而使得散热路径和电流路径为一个路径。而电流传递过程中，不断产生热量，造成LED芯片内部热冗累积，长时间使用过程中，LED芯片热量无法散发，从而降低了LED芯片的使用寿命和可靠性。
基于此，本发明提供一种热电分流垂直结构LED芯片，包括：
衬底；
位于所述衬底上的钝化层；
位于所述钝化层上的LED外延结构，其中，所述LED外延结构在其所在平面内包括第一区域和第二区域，所述衬底和所述钝化层在所述LED外延结构所在平面内的投影与所述第一区域重合；
第一电极，所述第一电极与所述LED外延结构朝向所述钝化层的表面欧姆接触，且位于所述LED外延结构的第二区域，所述第一电极与所述衬底之间绝缘；
第二电极，所述第二电极与所述LED外延结构背离所述钝化层的表面欧姆接触。
本发明中在垂直结构LED芯片中的衬底和LED外延结构之间插入一层钝化层，且将第一电极与衬底分开设置，从而使得衬底中不再通过电流，仅用于散热，也即将LED芯片的散热路径和电流路径分开为独立的两个路径，以便于衬底对热量进行散发，避免电流路径和散热路径为同一路径，在电流传递过程中产生较多热量，导致芯片热冗累积，从而降低了LED器件的可靠性和寿命。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图2，图2为本发明的一个实施例提供的热电分流垂直结构LED芯片，包括：衬底11；位于衬底11上的钝化层12；位于钝化层12上的LED外延结构，其中，LED外延结构在其所在平面内包括第一区域A和第二区域B，衬底11和钝化层12在LED外延结构所在平面内的投影与第一区域A重合；第一电极16，第一电极16与LED外延结构朝向钝化层12的表面欧姆接触，且位于LED外延结构的第二区域B，第一电极16与衬底11之间绝缘；第二电极17，第二电极17与LED外延结构背离钝化层12的表面欧姆接触。
本发明实施例对所述LED外延结构不做限定，所述LED外延结构至少包括：位于钝化层12上的第一型半导体层13、位于第一型半导体层13背离衬底11表面的多量子阱层14和位于所述多量子阱层14背离衬底11表面的第二型半导体层15。本实施例中不限定第一型半导体层和第二型半导体层的具体类型，第一型半导体层为N型半导体层，则第二型半导体层为P型半导体层，第一型半导体层为P型半导体层，则第二型半导体层为N型半导体层。在本发明其他实施例中，所述LED外延结构还可以包括超晶格结果、反射镜层等结构，本实施例中对此不做限定。
本发明实施例中也不限定所述LED外延结构的具体材质，可选的，所述N型半导体层和P型半导体层的材质均为GaN、GaAs或AlGaN。
需要说明的是，本发明实施例中不限定所述第一区域A和第二区域B的关系，只要衬底和第一电极之间分离开来，衬底与LED外延结构之间无电流通过，仅用于散热；第一电极和第二电极之间的电流从其他地方通过即可。
如图3所示，为图2所示的热电分流垂直结构LED芯片的俯视结构示意图。其中，第一区域位于LED外延结构的中心区域，第二区域围绕所述第一区域。对应的，衬底11位于第一电极16的中心区域，第一电极16围绕衬底11。衬底11与第一电极16之间绝缘，本实施例中可选的，可以采用空气绝缘和固体物质绝缘，本实施例中优选地采用固体物质进行绝缘，以放置在某些情况下，衬底和第一电极之间的间隙出现导电物质，使得电流从衬底流出，出现热冗累积。本实施例中不限定所述固体物质的具体材质，可选的为二氧化硅。
另外，本发明的另外实施例中，第一区域与第二区域的关系还可以如图4和图5所示，图4为热电分流垂直结构LED芯片的另一种剖面结构示意图；图5为图4对应的热电分流垂直结构LED芯片的俯视结构示意图。衬底11位于所述LED外延结构的中心区域，所述第一电极16包括第一子电极161和第二子电极162，所述第一子电极161与所述第二子电极162分别位于衬底11的相对两侧，且第一子电极161和第二子电极162电性连接，从而形成一个第一电极16。本实施例中不限定第一子电极161和第二子电极162之间电性连接的具体方式，可选的，本实施例中在形成第一子电极和第二子电极的同时在衬底的上方形成一部分金属电极，从而连通第一子电极161和第二子电极162。
另外，在本发明的其他实施例中，如图6所示，衬底11和第一电极16还可以在LED外延结构上并排排布。本实施例中不限定并排排布的方式，只要衬底和第一电极是分离的即可。
需要说明的是，本实施例中不限定衬底和第一电极的面积关系，具体尺寸可以根据实际情况进行设置，例如，当需要散热效果较好时，本发明实施例中可以将衬底的面积制作的稍微大些，以便于散热；而当需要提高LED量子效率时，可选的，将第一电极制作的面积稍微大些，以便于电流扩展。优选地，本实施例中衬底位于LED外延结构的中间区域，第一电极围绕所述衬底，同时使得衬底的面积大于第一电极的面积，一方面保证了散热效果，另一方面，第一电极分散在LED外延结构的四周，能够使得电流扩展均匀，保证LED芯片的光电转换效率。
本实施例中不限定所述LED芯片的制作和封装结构，可以是倒装结构，也可以是正装结构。另外，本实施例中不限定第一电极和第二电极的关系，第一电极可以是正电极也可以是负电极，当第一电极的类型不一样时，电流方向将不同，本实施例中可选的，电流方向为第一电极指向第二电极方向，也即如图2中的细箭头所示，而散热方向为钝化层指向衬底方向，也即如图2中的宽箭头所示，这样，不仅使得散热路径和电流路径分离，同时散热方向和电流方向相反，从而能够更进一步提高散热效果，延长LED芯片的使用寿命，提高可靠性。
本发明实施例中在垂直结构LED芯片中的衬底和LED外延结构之间插入一层钝化层，且将第一电极与衬底分开设置，从而使得衬底中不再通过电流，仅用于散热，也即将LED芯片的散热路径和电流路径分开为独立的两个路径，以便于衬底对热量进行散发，避免电流路径和散热路径为同一路径，在电流传递过程中产生较多热量，导致芯片热冗累积，从而降低了LED器件的可靠性和寿命。
本发明另一实施例中还提供一种热电分流垂直结构LED芯片制作方法，用于制作形成上面实施例中所述的热电分流垂直结构LED芯片，如图7所示，所述热电分流垂直结构LED芯片制作方法包括：
S101：提供第一衬底和第二衬底；
S102：在所述第一衬底上形成LED外延结构，所述LED外延结构在其所在平面内包括第一区域和第二区域；
S103：在所述第二衬底上形成钝化层；
S104：将所述钝化层与所述LED外延结构键合；
S105：去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层；
本发明实施例中不限定所述去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层的具体工艺，可选的，采用剥离工艺去除所述第一衬底；采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层。
由于通常LED芯片的衬底较厚，刻蚀时间较长，为了提高制作效率，可选的，在采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层之前，还包括：切割所述第二区域对应的所述第二衬底和所述钝化层，形成切割道；对所述切割道进行刻蚀。通过先形成切割道，再刻蚀所述切割道，从而缩短衬底和钝化层的刻蚀时间，以便提高LED芯片制作效率。
S106：在所述LED外延结构朝向所述钝化层表面的第二区域形成第一电极；
S107：在所述LED外延结构背离所述钝化层表面形成第二电极。
为了更好说明本发明实施例提供的热电分流垂直结构LED芯片制作方法，本实施例以倒装的垂直结构LED芯片的制作过程为例进行说明，具体包括：
如图8所示，提供第一衬底21，在第一衬底21上形成LED外延结构22。
如图9所示，在LED外延结构22上蒸镀形成SiO2层，并覆盖光刻胶，进行图形化，得到SiO2层23。
如图10所示，再在SiO2层23上蒸镀形成镜面金属层24，镜面金属层24用于反射LED外延结构22发出的光，从而使得LED外延结构发出的光能够沿一个方向出射，进而提高LED芯片的外量子效率。
如图11所示，在镜面金属层24上沉积绝缘层25，本实施例中可选的，所述绝缘层25为SiO2材质。再在绝缘层25上沉积键合层26，键合层26用于与后续形成的衬底进行键合。
如图12所示，提供第二衬底28，再第二衬底28上形成钝化层27，所述钝化层27用于隔绝衬底和LED外延结构之间的电性连接或欧姆接触，从而使得衬底28仅仅用于散热，而不用作电流通过。
如图13所示，先经过切割得到切割道，再通过刻蚀工艺，将LED外延结构边缘部分的第二衬底、钝化层、键合层和绝缘层均去除，暴露出LED外延结构的半导体材料层。需要说明的是，本实施例中采用切割工艺，需要控制切割的精度，为避免切割对LED外延结构造成损坏，可选的，切割深度距离LED外延结构表面预留20μm左右的厚度；然后再采用ICP(Inductive Coupled Plasma，电感耦合等离子体)刻蚀工艺对切割残留的第二衬底、钝化层等结构进行刻蚀。
如图14所示，为保证衬底和第一电极之间的绝缘性，本实施例中，在切割槽内进行SiO2沉积，形成隔离层29，再通过图形化光刻工艺，形成图形，然后蒸镀金属材料形成第一电极210。
如图15所示，在相邻的LED芯片的沟槽内填充玻璃胶211，以便对芯片的第一电极进行保护。
如图16所示，去除第一衬底21，并在LED外延结构表面粗化，在粗化后的界面上制作形成第二电极21，最终完成热电分流垂直结构的LED芯片。
采用本发明实施例提供的制作方法形成的热电分流垂直结构的LED芯片，由于在垂直结构LED芯片中的衬底和LED外延结构之间插入一层钝化层，且将第一电极与衬底分开设置，从而使得衬底中不再通过电流，仅用于散热，也即将LED芯片的散热路径和电流路径分开为独立的两个路径，以便于衬底对热量进行散发，避免电流路径和散热路径为同一路径，在电流传递过程中产生较多热量，导致芯片热冗累积，从而降低了LED器件的可靠性和寿命。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种热电分流垂直结构LED芯片，其特征在于，包括：
衬底，所述衬底为导电衬底；
位于所述衬底上的钝化层；
位于所述钝化层上的LED外延结构，其中，所述LED外延结构在其所在平面内包括第一区域和第二区域，所述衬底和所述钝化层在所述LED外延结构所在平面内的投影与所述第一区域重合；
第一电极，所述第一电极与所述LED外延结构朝向所述钝化层的表面欧姆接触，且位于所述LED外延结构的第二区域，所述第一电极与所述衬底之间采用空气绝缘或固体物质绝缘；
第二电极，所述第二电极与所述LED外延结构背离所述钝化层的表面欧姆接触。
2.根据权利要求1所述的热电分流垂直结构LED芯片，其特征在于，所述衬底位于所述LED外延结构的中心区域，所述第一电极围绕所述衬底。
3.根据权利要求1所述的热电分流垂直结构LED芯片，其特征在于，所述衬底位于所述LED外延结构的中心区域，所述第一电极包括第一子电极和第二子电极，所述第一子电极与所述第二子电极分别位于所述衬底的相对两侧，且所述第一子电极和所述第二子电极电性连接。
4.根据权利要求1所述的热电分流垂直结构LED芯片，其特征在于，所述衬底和所述第一电极并排设置在所述LED外延结构上。
5.根据权利要求1-4任意一项所述的热电分流垂直结构LED芯片，其特征在于，所述衬底的面积大于所述第一电极的面积。
6.根据权利要求1-4任意一项所述的热电分流垂直结构LED芯片，其特征在于，所述热电分流垂直结构LED芯片为倒装结构。
7.一种热电分流垂直结构LED芯片制作方法，其特征在于，用于制作形成权利要求1-6任意一项所述的热电分流垂直结构LED芯片，所述热电分流垂直结构LED芯片制作方法包括：
提供第一衬底和第二衬底；
在所述第一衬底上形成LED外延结构，所述LED外延结构在其所在平面内包括第一区域和第二区域；
在所述第二衬底上形成钝化层；
将所述钝化层与所述LED外延结构键合；
去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层；
在所述LED外延结构朝向所述钝化层表面的第二区域形成第一电极；
在所述LED外延结构背离所述钝化层表面形成第二电极。
8.根据权利要求7所述的热电分流垂直结构LED芯片制作方法，其特征在于，所述去除所述第一衬底，以及所述第二区域对应的所述第二衬底和所述钝化层，具体包括：
采用剥离工艺去除所述第一衬底；
采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层。
9.根据权利要求8所述的热电分流垂直结构LED芯片制作方法，其特征在于，在所述采用刻蚀工艺去除所述第二区域对应的所述第二衬底和所述钝化层之前，还包括：
切割所述第二区域对应的所述第二衬底和所述钝化层，形成切割道；
对所述切割道进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810076710.0A CN108281540B (zh) | 2018-01-26 | 2018-01-26 | 一种热电分流垂直结构led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810076710.0A CN108281540B (zh) | 2018-01-26 | 2018-01-26 | 一种热电分流垂直结构led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281540A CN108281540A (zh) | 2018-07-13 |
| CN108281540B true CN108281540B (zh) | 2020-05-22 |
Family
ID=62805371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810076710.0A Active CN108281540B (zh) | 2018-01-26 | 2018-01-26 | 一种热电分流垂直结构led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281540B (zh) |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186978A (ja) * | 1982-04-23 | 1983-11-01 | Omron Tateisi Electronics Co | 半導体発光素子 |
| US6657237B2 (en) * | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
| TWM255514U (en) * | 2003-10-16 | 2005-01-11 | Arima Optoelectronics Corp | Structure improvement of Gallium Indium Nitride light-emitting diode |
| JP2006049765A (ja) * | 2004-08-09 | 2006-02-16 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2009049371A (ja) * | 2007-07-26 | 2009-03-05 | Sharp Corp | 窒化物系化合物半導体発光素子およびその製造方法 |
| CN101494268B (zh) * | 2008-11-24 | 2010-12-29 | 厦门市三安光电科技有限公司 | 一种具有电流阻挡结构的垂直发光二极管的制作方法 |
| CN101853904A (zh) * | 2009-03-31 | 2010-10-06 | 比亚迪股份有限公司 | 一种半导体发光器件及其制造方法 |
| KR20110077707A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 수직형 발광 다이오드 및 그 제조방법 |
| KR101020995B1 (ko) * | 2010-02-18 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| TWI438930B (zh) * | 2010-12-13 | 2014-05-21 | Hon Hai Prec Ind Co Ltd | 半導體發光晶片及其製造方法 |
| JP2013074245A (ja) * | 2011-09-29 | 2013-04-22 | Oki Electric Ind Co Ltd | 発光ダイオードの製造方法及び発光ダイオード |
| KR20130104612A (ko) * | 2012-03-14 | 2013-09-25 | 서울바이오시스 주식회사 | 발광 다이오드 및 그것을 제조하는 방법 |
| CN202564428U (zh) * | 2012-03-31 | 2012-11-28 | 泉州市博泰半导体科技有限公司 | 半导体发光器件 |
| CN102769086B (zh) * | 2012-07-09 | 2015-02-25 | 上海大学 | 基于硅基板通孔技术倒装芯片的发光二极管及其制造工艺 |
| KR101979944B1 (ko) * | 2012-10-18 | 2019-05-17 | 엘지이노텍 주식회사 | 발광소자 |
| TWI549322B (zh) * | 2013-04-10 | 2016-09-11 | 映瑞光電科技（上海）有限公司 | 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法 |
| KR102164087B1 (ko) * | 2014-06-10 | 2020-10-12 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비한 발광소자 패키지 |
| CN106992232A (zh) * | 2017-03-13 | 2017-07-28 | 中国科学院半导体研究所 | 无衬底GaN基LED单颗晶粒及其制备方法 |
| CN107293535B (zh) * | 2017-06-09 | 2020-01-10 | 电子科技大学 | 一种基于倒装封装的led芯片结构 |
| CN207199657U (zh) * | 2017-09-25 | 2018-04-06 | 广东工业大学 | 一种紫外led倒装芯片 |
-
2018
- 2018-01-26 CN CN201810076710.0A patent/CN108281540B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281540A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111525008B (zh) | 具有侧面反射层的发光二极管 | |
| EP3767688B1 (en) | Light emitting diode | |
| US9786822B2 (en) | Light emitting diode package and method of manufacture | |
| EP3073539B1 (en) | Light emitting device and light emitting device package including the same | |
| US10490702B2 (en) | Light-emitting device and light-emitting device package comprising same | |
| USRE43411E1 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| JP4632690B2 (ja) | 半導体発光装置とその製造方法 | |
| US20160087149A1 (en) | Semiconductor light-emitting device | |
| KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
| KR101393745B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN102263120A (zh) | 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置 | |
| JP2003110139A (ja) | 窒化物系半導体発光素子 | |
| JP6878406B2 (ja) | 発光素子及びこれを含む発光素子パッケージ | |
| CN108172668B (zh) | 一种发光二极管 | |
| KR100766022B1 (ko) | 발광 다이오드, 발광 다이오드 패키지 및 발광 다이오드제조 방법 | |
| JP2004311677A (ja) | 半導体発光素子 | |
| KR20120086485A (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| KR20010088931A (ko) | 기판제거 기술을 이용한 GaN계 LED 제작 방법 | |
| JP2005051233A (ja) | 半導体発光装置およびその製造方法 | |
| CN108281540B (zh) | 一种热电分流垂直结构led芯片及其制作方法 | |
| KR20120056467A (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| KR102261951B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| KR20150061844A (ko) | 발광소자 및 조명장치 | |
| KR102275367B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| CN108630720B (zh) | 发光二极管阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |