JP2005515640A - ｐｎ接合を備えた半導体構造物及び半導体構造物の製造方法 - Google Patents

Abstract

ｐｎ接合を備えた半導体構造物（２００）及び半導体構造物（２００）の製造方法が提案される。即ち、前記半導体構造物（２００）は縁領域を備えたチップ（１０）として構成され、前記半導体構造物（２００）は第１導通性タイプの第１層（２）と、第１導通性タイプと逆の第２導通性タイプの第２層（１）とを有し、前記第１層（２）は縁領域（２a）と中央領域（２b）とを有し、第１層（２）と第２層（１）との間にｐｎ接合が設けられ、縁領域（２a）では前記第２層（１）は中央領域（２b）よりも弱くドーピングされ、縁領域（２a）でのｐｎ接合の境界面（１２）は主チップ平面（１３）に対して非平行に設けられている。

Description

従来技術
本発明は、半導体構造物及び関連の独立請求項の上位概念に記載された方法に関する。

電圧制限用の半導体ダイオードは一般的に公知であり、均一ドーピングされたｎ領域にｐ層が入力拡散されているｐｎダイオードとして一般に設計される。バルク抵抗の減少のためと良好な抵抗でｎ半導体を金属被膜に接触させるため、ｎドーピング領域はウェハー背面の方からたびたび強くｎドーピングされる。

DE 4320780の公報から、半導体チップ縁における発生電界強度が構成部分の内部の電界強度よりも小さい半導体ダイオードは、公知である。

発明の利点
これに対して、本発明の半導体構造物、及び関連の独立請求項に記載された特徴を備えた本発明の方法は、以下の利点を有する。即ち、チップ縁での電界強度を減少させるための半導体構造物であること並びに半導体構造物の製造がはるかに簡易であるという利点を有する。

下位の請求項に記載された構成によって、独立請求項に示された半導体構造物及びそのための製造方法の有利な実施態様及び改良が可能である。

図面
本発明の実施例は図面に示されており、以下の記述において詳細が説明される。図１は、公知のダイオードの断面を図示したものであり、図２は、本発明の半導体構造物の断面を図示したものであり、図３は、本発明の半導体構造物を製造するための製造ステップを図示したものである。

説明
図１においては、公知のダイオード１００の断面が示されている。電圧制限用の半導体ダイオード１００は、通常は、ｐｎダイオードとして以下のように設計されている。即ち、ｐドーピング層２は、第１層としても呼ばれて、均一ｎドーピング領域１に入力拡散している。バルク抵抗の減少のためとn半導体を金属被膜に良好な抵抗で接触させるため、均一ｎドーピング領域１は、全ての図で図の下部にあると考えられるべきウェハー背面の方から強くｎドーピングされる。これによって、符号３で示されている第３の層３が発生する。所定の層又は領域のためのｎドーピングやｐドーピングに関しては、図１及び他の全ての図においても単に例示として理解される。従って、ドーピング用に使用される電荷担体タイプは、本発明では取り替えることも可能である。層１、２、３は、共に、チップ１０と呼ばれる半導体本体を構成する。半導体物質としては、特に硅素が問題となる。ただし、別の半導体物質を利用することも可能である。このことは、同様に以下の全ての図に関係する。

更に、図１には、上面金属被膜４と底面金属被膜５とが示されている。

このようなダイオード１００に逆電圧Usが印加されると、ツェナー電圧Uzを超過するや否や電流は強く上昇する。電流上昇、即ち電圧限界の原因は、発生するアバランシェ効果又はなだれ効果に基礎付けられる。逆電圧Usが加えられると、ｐｎ境界面で、即ちｐｎ接合で、いわゆる空間電荷領域が形成される。約（２−４）＊１０^５V／cmの所定電界強度E_ｋｒｉｔから空間電荷領域の電荷担体は強く加速されて、結晶格子と衝突する際に、電荷担体は半導体の結合を破壊し更に他の電子及び正孔を生成し、そし生成された電子及び正孔も加速されて結合を破壊する可能性がある。それによって、電流は極度に上昇、即ち、電流はとても大きくなることがある。図１による公知のダイオード１００においては、チップのソーイング溝の領域内でｐｎ接合は終わる。従って、ダイオード１００の製造のため、多数のダイオードチップ１０はいわゆるウェハーとして一緒に製造されプロセス処理される。引き続いて、これらの多数のチップ１０は、個別化されなければならない。これは例えばソーイングによってなされる。これによって、ソーイング溝が生ずるが、これは、図１では独立した符号によっては示されておらず、個別チップの縁として認識されているだけである。結晶格子は、ソーイング溝の領域内では、ソーイング形式とソーイングプロセスに応じて、深さの方向、即ちチップ平面に対して平行方向に、数マイクロメーターから数十マイクロメーターまでダメージを受ける。以下でダメージゾーンと呼ばれるこうした領域は、禁制帯で高い状態密度を有する。ダメージゾーン乃至はその幅乃至は深さは、図１では符号２２で示されている。禁制帯の高い状態密度によって、電荷担体のための再結合確率が高められ、それによって逆電流も高められる。アバランシェ効果を引き起こすために必要とされる電界強度は、ダメージゾーンの領域においては内部のダメージを受けていないチップ領域よりも遥かに小さい。それゆえ、ダイオード１００におけるアバランシェ降伏がまず始めにチップ縁に生じる。その結果が、湾曲した逆特性曲線に現れる前降伏現象である。従って、この縁領域の電流密度は高められているので、ｐｎダイオード１００はチップ縁で中央よりも強く熱負荷をかけられてしまう。これは、結果的に、ダイオードの著しく低減されたインパルス強度を有することになる。それゆえ、こうしたダイオード１００のもとでは、ダメージを受けたチップ領域、即ち、ダメージゾーンを、例えばKOHによるエッチングによって削り取ることはふつうである。

図２には、本発明の半導体構造物２００の断面図が示されている。チップ１０乃至は半導体基板１０は第１層２を有し、この層は例えばｐドーピングで構成されている。また、チップ１０は第２層１を有し、この層は例えばｎドーピングで構成されている。ｐドーピングされた第１層２は、特殊な構造化の仕方により、半導体物質１０に形成され、図２で示された第１層２の縁領域２a及び第１層２の中央領域２bが生成される。縁領域２aは、チップ中央の中央領域２bよりもドーピング物質濃度が低い。更に、ｐドーピングの第１層２とｎドーピングの第２層１の間に境界面が走っており、この境界面は図２では符号１２で示され、第１層２の縁領域２aにおいては、図２で二重矢印と符号１３で表されているウェハー上面乃至はチップ平面に対してはもはや平行ではない。境界面１２は、縁領域２aで第１層２に向いて、即ち、チップ上面へ向いて湾曲している。２つの特性、即ちｐドーピング物質の濃度が低いこと及びｐｎ接合１２の非平行の延び具合によって、チップ１０の縁領域２aにおける臨界電界強度E_ｋｒｉｔは上昇する。アバランシェ降伏は、チップ１０の内部、即ち第１層２の中央領域２bにおいて発生し、チップ縁では発生しないということになる。それによって、低い逆電流と高いインパルス強度が結果的に生じる。加えて、だいたいの場合は、コストのかかるエッチングによるダメージゾーン（図２では簡単のために図示せず）の除去を省略することができる。縁領域２aの少ないドーピングのためには、中央領域２bよりもチップ縁部領域での高いツェナー電圧を有するｐｎダイオードになる。空間電荷ゾーンは縁領域２aでは、中央領域２bよりも多く存在しているからである。縁領域２aは、逆動作においてはアバランシェ降伏に達しない。というのも、内部ダイオード、即ち中央領域２bと第２層１との間のｐｎ接合が、縁領域２aに対して決定的なツェナー電圧を超過した電圧上昇を阻むからである。縁領域２aにおける、チップ平面１３に対してｐｎ接合の非平行の延び具合は、いわゆる正のベベリング原則に相応する。それは、同様により大きな局所的ツェナー電圧を招く。電荷中性のため、空間電荷ゾーンは縁では平行の場合よりも広がり、表面即ち縁領域２aでの電界強度は、まだ更に減少する。本発明の境界面１２の正のベベリング、即ち、縁領域１２の上方向に向かう「湾曲」においては、縁領域２aにおいて、曲げられた乃至は湾曲した境界面１２の所定の位置でのウェハーのチップ１０の分離によって、境界面１２とチップ表面、即ちチップ平面１３の間には、境界面１２の境界面延び具合のどの位置でチップ１０が分離されるかに応じて、種々異なる角度が生じる。この角度はベベリング角ともよばれ、図２では符号１４で示されている。チップ１０の分離乃至は個別化後に、残存している部分領域が小さければ小さい程、ベベリング角１４は小さくなることになる（その他は同じ条件の下で）。例えば、本発明の半導体構造物２００のベベリング角は少なくとも４５°である。チップ１０の個別化後、残存している部分領域は、図２では符号２０として示されている。この幅は、実質的に（図３eとの関連で更に以下で説明される、個別化の際のソーイング刃幅を除いて）部分領域７の幅の半分に相応する。部分領域７は図３bとの関連で更に以下で詳細に説明される。

図３には、本発明の半導体構造物２００乃至は本発明のダイオード２００の製造プロセスの例が示されている。このダイオード２００は、例えば、約５０Vのツェナー電圧を有する。明らかに、そうしたダイオードは、より大きな又はより小さな電圧用に設計され得る。

約２００μmの厚さと約２．６＊１０^１７cm^−３のｎドーピングを有する硅素基板１０乃至はチップ１０は、例えば、表側、即ち、それぞれ図示の構造物の上部分は、ホウ素が供給され、裏面、即ち、それぞれ図示の構造物の下部分は、リンが供給される。これによって、例ではホウ素でドーピングされた第１層２、例ではn基本ドーピングが施されている第２層１、及び、例ではリンでドーピングされた第３層３を備えた、図３aで示された構造が生じる。図３aの上の方には、チップ平面１３が二重矢印で図示されている。ホウ素若しくはリンを有する構造は、本発明の実施例では、イオン注入、ドーピングガラス、若しくはドーピング膜によって実現される。とりわけ、ドーピングされたガラス層は、APCVD(Atmosheric pressure chemical vapour deposition)法によって堆積させるか、公知の方法で、ドーピング膜を使用することもできる。これらの方法によって、有利には、ドーピング添加剤を、表側には例えばホウ素を、そして裏側には例えばリンを、実際に同時に堆積させることができる。ドーピングされたAPCVDガラスの場合は、引き続き、約０．５から３時間持続する拡散が高温度下でなされる。薄膜形成の際には、例えば、酸素を含んだ雰囲気の中で１２６５℃の温度で０．５から３時間の拡散がなされる。その後、硅素ウェハー乃至はチップ１０が、図３aで示された状態で存在する。ホウ素若しくはリンのドーズ量は、例えば（１−２）＊１０^１７cm^−２である。

引き続いて、ウェハー表面は構造化される。このことは、特に有利なやり方で、ダイヤモンド刃を用いた表面のソーイングによって、又は、水支援のレーザーカッティングによって実現される。図３bでは、その結果生じた構造化ステップ後のチップ１０乃至はウェハーが図示されている。図３bでは符号２１で示されているソーイングの深さは、例えば、５から３２μmである。通例は、ソーイング深さ２１は、ホウ素層２、即ちｎドーピングされた第２層１の中の第１層２の浸透深さよりも深いように選択される。ソーイング深さの選択によって、その後の拡散の際のホウ素層の横拡散乃至はホウ素濃度は（ひいてはチップ縁部での降伏電界強度は）その後の拡散の際に影響されることになる。ソーイング深さ２１が大きくなる程、横拡散とチップ縁部の臨界電界強度E_ｋｒｉｔは小さくなる。ソーイング刃の幅は、ソーイング深さ２１及びその後の拡散プロセスにより決められれば、典型的には１００μmのソーイング幅である。ソーイングステップによって、表面のチップから部分領域が取り除かれる。この部分領域は、図3bでは符号７で示されている。部分領域７の幅はソーイング幅に相応している。

ドーピング添加剤をウェハー表面に取り込むことがすでに構造化されている場合には、基本的にはソーイングステップは不要である。

構造化プロセスの後には、本来の拡散、即ちドーピング添加剤のチップ１０の半導体物質、即ちとりわけ硅素への注入が実施される。そうして、本発明によれば、例えば、１２６５℃の下で９０時間の間拡散される。その際には、図３cに示されているようにドーピングプロフィールが実現される。ウェハー１０乃至はチップ１０の下側に沈着したドーピング添加剤は（図３a乃至は図３bを参照）、拡散ステップによって、基本ドーピングの行われた半導体物質の中で上方へ移動する。これによって、第３層３の領域は、ウェハー１０の第２層１の領域に食い込んで、拡張され乃至は拡大される。ウェハー１０の上面側に沈着したドーピング添加剤は、本発明によって構造化されて設けられている、即ち、この添加剤は、ウェハー１０乃至はチップ１０の全体表面にわたってではなく、第１層２の部分領域においてのみ延びており、即ち部分領域７の下のチップ領域においては（図３b乃至は図３cを参照）第１層２のドーピング添加剤は存在しない。ウェハー１０の上面に構成されて入れられたドーピング添加剤は、拡散によって、一方では、基本ドーピングが施されている第２層１のチップ領域中を下方「垂直に」移動し、そして、第２層１は更に第１層２のせいで縮小する。他方では、ドーピング添加剤は、部分領域７の下に位置する第２層１の領域に、「側方に」移動する。これによって、部分領域７へ（その下に存在するウェハー領域へ）のドーピング添加剤が進んだ距離が大きくなる程、ドーピング添加剤の濃度は減少する。部分領域７の下方の、即ち、ソーイング溝７の下方の領域では、ホウ素ドーピング濃度は、２つの部分領域７の間の中央での濃度に対して減少している。更に、前述したように構造化された、チップ１０の上面にドーピング添加剤が沈着されている場合の拡散は、以下のことをもたらす。つまり、ｐｎ拡散フロントの延び具合、即ち、例えば正にドーピングされた第１層２と、例えば負にドーピングされた第２層１との間の境界面１２の延び具合は、所望の且つ有利な構造乃至は形態を有する。従って、境界面１２は、部分領域７の下方のチップ領域で、上方へ湾曲した延び具合を示し、即ち、チップ平面１３に対して非平行な延び具合である。

拡散ステップの後には、図３dで示されるように、ウェハーには、表面側と裏面側で、乃至は上面側と下面側で本発明による上面側金属被膜４乃至は下面側金属被膜５が設けられる。この金属被膜４、５は、チップ１０のコンタクト接点として用いられる。本発明によれば、特にクロム／ニッケル／銀の金属被膜を使用できる。

金属被膜化ステップの後、個別チップ１０は、ソーイングによって、例えば、ダイアモンドソーイングによって個別化される。本発明によれば、例えば、４０μmのソーイング刃の幅を有するダイアモンドソーイングが適している。チップ１０の個別化のためのソーイング刃幅は、図３eにおいて、符号３０で示されている。ウェハーのチップ１０の個別化によって、本発明の低減された縁部電界強度を備えたｐｎダイオードチップ２００乃至は半導体構造物２００が得られる。この際に、半導体構造物２００の縁領域２aでのベベリング角が定義され調整される。

ダイオードチップ２００乃至は半導体構造物２００は、本発明によれば、特に、公知の方法で、図示しないケース例えばダイオードが押し込まれたケースにパッケージされる。

不適切なソーイングパラメータ（例えば、ダイアモンドスプリッタの粒子、送り、回転数等に依存する）の下で、ソーイングによってダイオードチップ２００を分離することは、チップ縁部にとても大きなダメージゾーン２２を発生させるため、本発明によれば、有利な方法で、例えば湿式化学方法（例えば、KOHによるエッチング）や気相エッチング若しくは類似の方法によりチップ縁部でこのダメージゾーン２２を取り除くことが考えられる。とりわけ、以下の点が有利である。即ち、別の非破壊方法、例えばエッチングや水冷式のレーザーカッティングによって、分離プロセスを実行することができ、そうすることによって、本発明によれば、有利な実施例においてダメージゾーン２２を除去しなくてもよくなる。

従来技術によるダイオードの断面図である。 本発明の実施形態に係る半導体構造物の断面図である。 本発明の半導体構造物を製造するためのステップを示した図である。

Claims (8)

1. ｐｎ接合特にダイオードを備えた半導体構造物（２００）であって、前記半導体構造物は縁領域を有するチップ（１０）として構成されており、第１導通性タイプの第１層（２）及び前記第１導通性タイプとは反対の第２導通性タイプの第２層（１）とを有し、前記第１層（２）は縁領域（２a）と中央領域（２b）とを有し、ｐｎ接合が第１層（２）と第２層（１）との間に設けられている半導体構造物において、
   前記第１層（２）は縁領域（２a）では中央領域（２b）よりも弱くドーピングされており、縁領域（２a）でのｐｎ接合の境界面（１２）が主チップ平面（１３）に対して非平行に設けられていることに特徴を有する半導体構造物。
2. 縁領域（２a）でのｐｎ接合の前記境界面（１２）は正のベベリング角を有して設けられている、請求項１記載の半導体構造物（２００）。
3. 縁領域（２a）でのｐｎ接合の前記境界面（１２）は湾曲して設けられている、請求項１又は２記載の半導体構造物（２００）。
4. 縁領域（２a）でのチップ（１０）の厚さは中央領域（２b）よりも薄くなっている、請求項１ないし３のいずれか１項記載の半導体構造物（２００）。
5. 構造化されたドーピングによって前記第１層（２）が製造される、請求項１ないし４のいずれか１項記載の半導体構造物（２００）を製造する方法。
6. チップ（１０）にドーピング添加剤を前もって堆積し、引き続きチップ（１０）の部分領域（７）で前記堆積を除去し、その後にチップ（１０）にドーピング添加剤を注入することにより構造化されてドーピングが設けられている、請求項５記載の製造方法。
7. 前記堆積の除去はソーイングでなされ、当該ソーイングは特にダイアモンドソーイング又は水支援のレーザーカッティングによってなされる、請求項５又は６記載の製造方法。
8. ドーピンググラスのAPCVD分析、ドーピング膜、気相堆積、イオン注入若しくはドーピングペーストの塗布によって、ドーピング添加剤でチップ（１０）の前堆積をする、請求項５乃至７記載の製造方法。

Images