JP3902674B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、請求項１の上位概念に記載の半導体装置並びに請求項７及び９記載の該半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ドイツ国特許出願公開第４１３０２４７号明細書から、ｐｎ接合を有する半導体装置が公知である。しかしながら、この半導体装置の場合には、強度にドーピングされたｐ層と強度にドーピングされたｎ層との間のｐｎ接合部は表面の近くにも配置されているか、又は該ｐｎ接合は比較的高い費用をかけて回避されるにすぎない。
【０００３】
【発明の構成】
それに対して請求項１記載の特徴部に記載の特徴を有する本発明による半導体装置は、特に簡単な手段で強度にドーピングされた領域間のｐｎ接合部がシリコンチップの内部に配設されるという利点を有する。従って、このようなｐｎ接合部に生じる高い電界強度を遮断するための手段を必要としない。請求項１及び３記載の方法は、特に少ないかつコスト安の工程で上記半導体装置の製造を可能にする。
【０００４】
請求項２記載の手段により、請求項１及び３記載の半導体装置の製造方法の有利な実施態様及び改良が可能である。全部で３つの部分層を有する第２の層を形成することにより、個々の部分層のそれぞれが特殊な機能を果たすことができる。第１の層及び第３の層の相応するドーピングにより、特に半導体素子の特別に簡単な接触を行うことができる。該半導体素子の構成は、第１の層、第２及び第３の部分層がそれぞれ横断面全体にわたってかつ第１の部分層が半導体チップに中央領域にのみ広がる場合が特に簡単である。上側面の平滑な形成により、チップの特に簡単手段での接触を行うことができる。中央領域にのみ平滑な表面を有するチップは、特に簡単な手段で製造することができる。
【０００５】
請求項１記載の製造方法は、クリーンルームの外部でも特に簡単な手段で半導体装置の製造を可能にする。この場合には、溝は選択的にエッチング又はソーイングにより設けることができる。請求項３によれば、ｐｎ接合部の面積の正確な規定を唯一の露光工程で可能にする方法が提供される。
【０００６】
【実施例】
第１図には、従来の技術の基づく半導体素子、ダイオードが示されている。このダイオードの場合には、半導体チップ１００は２つの金属接続部１０５の間に配置されている。金属接続部１０５と半導体チップ１００との間に、チップ１００の金属被覆ないしはろう層１０４が設けれられ、これはチップ１００と金属接続部１０５との電気及び機械的結合を保証する。チップ１００はｐ層１０１及び２つの部分層１０２，１０３から構成されたｎ層を有する。これらの２つの部分層によって、弱くドーピングされた部分層１０２はｐ層１０１とのｐｎ接合部を形成する。ｐ層１０１及び下方のｎ部分層１０３のドーピングは、金属被覆１０４、ひいてはまた接続部１０５に対する抵抗接触が保証されるような高さに選択されている。上方のｎ部分層１０２のドーピングは、ダイオードの十分な遮断特性が保証されるように選択されている。部分層１０２のための典型的ドーピングは、１０14ｃｍ-3程度であり、かつより強度にドーピングされた部分層１０３に関しては１０20ｃｍ-3程度である。その周辺領域で、シリコンチップ１００は不動態化層１１３で保護されている。この不動態化層１１３は、例えばガラスろう又は適当なプラスチックからなっていてもよい。この不動態化層１１３による保護は、特に、ｐｎ接合部に強度の電圧低下、従って大きな電界強度が生じるが故に必要である。
【０００７】
その際、このような電界強度に基づき、露出するｐｎ接合部が好ましくない粒子堆積又は外界媒体との化学反応を生じる恐れがある。該電界強度はドーピング物質濃度の関数である。部分層１０２の比較的低い濃度により、本発明のダイオードにおいては電界強度は比較的低くかつ層１１３による不動態化層は十分である。
【０００８】
第２図には、別の実施例、即ちツェナーダイオード用の実施例を示す。該ツェナーダイオードは、ｐ層１０６と、標準的にドーピングされたｎ部分層１０７と、弱くドーピングされたｎ部分層１０８と、強度にドーピングされたｎ部分層１０９とから構成されている。ｐ層１０６及びｎ部分層１０８及び１０９のドーピングは、ほぼ第１図から公知のドーピング、ｐ層１０１及びｎ部分層１０２及び１０３に相当する。ｎ部分層１０７のドーピングは、１０18ｃｍ-3程度である、従ってｎ部分層１０８とｐ部分層１０９のドーピングの間にある。この場合、ｐｎ接合部はｐ層１０６と標準的にドーピングされたｎ部分層１０７の間に形成される。このｎ部分層１０７の使用により、ツェナーダイオードの破壊電圧を特に良好にかつ再現可能に調整することができる。しかしながら、この構造において問題であるのは、今やｐｎ接合部がシリコンチップの表面の比較的強度にドーピングされた領域の間に位置することである。従って、このシリコンチップの上側面に、酸化珪素からなる不動態化層１１２が設けられており、該不動態化層は更に接続金属被覆１１０の下に配置されている。この装置により、ｐ層１０６とｎ部分層１０７の間に形成されたｐｎ接合部の遮蔽が行われるので、このｐｎ接合部の高い電界強度はダイオードの特性を劣化することはあり得ない。金属被覆１１０及び１１１の相応する接続部への接続は、図１に類似した方法で行われる。
【０００９】
しかしながら、図２のダイオードにおいて達成された、ダイオードの特性の改良は、このダイオードを製造するために費用の増大を必要とする。即ちまた、図１によるダイオードは、クリーンルームの外部で製造することもできる。それというのも、如何なるリソグラフィー工程をも必要としないからである。それに対して、図２によるダイオードの場合には、ｐ層１０６、不動態化層１１２及び金属被覆１１０の必要な構造化を保証するために、クリーンルーム条件下で複数のリソグラフィー工程を実施しなければならない。
【００１０】
本発明の第１実施例を図３に示す。この場合には、該実施例はツェナーダイオードであり、該ツェナーダイオードはｐ層２と、複数の部分層３，４及び５からなるｎ層とから構成されている。この場合、ｐ層２のドーピングは、図２のｐ層１０６のドーピングに相当し、かつｎ部分層３，４及び５のドーピングは図２のｎ部分層１０７，１０８及び１０９のドーピングに相当する。シリコンチップ１の上側面と下側面に、それぞれ金属被覆６が設けられており、該金属被覆によりダイオードを接触させることができる。シリコンチップ１の上側面は、その中央領域に平滑面を有し、一方周辺領域は下がった段部７を有する。ｐ層２はシリコンチップ１の上側面を全面的にほぼ均一な厚さでカバーするので、チップ１の表面の幾何学的構造はまたｐ層２のｎ部分層３ないし４に対する境界面に相当する。ｐ層２はそれぞれｎ部分層３及びｎ部分層４を有するｐｎ接合を形成する。この場合、ｎ部分層３は、シリコンチップ１の上側面の平坦な中央領域の下にのみ形成されている。ｎ部分層４及び５は、それぞれチップ１の全横断面にわたって形成されている。強度にドーピングされたｎ部分層５は、弱くドーピングされたｎ部分層４だけと接触する。弱くドーピングされたｎ部分層４は、周辺領域でｐ層とかつチップ１の中央領域の内部ではｎ部分層３と接触する。しかしながら、ｎ層３のドーピング量はｎ層４のドーピング量よりも大であるので、ダイオードの特性は専らｐ層２とｎ部分層３の間のｐｎ接合部だけによって決まる。シリコンチップ１の中央領域にのみｎ部分層が形成されているので、ｐ層２とｎ部分層３の間のｐｎ接合部はいかなる位置でもシリコンチップ１の表面には接触しない。従って、シリコンチップ１の表面のいかなる位置にも、遮蔽のために特別の手段が必要となるような高い電界強度は生じない。ｐ層２とｎ部分層４の間のｐｎ接合部は、ｎ部分層４の低いドーピング濃度に基づき問題が無い、それというのも極く小さい電界強度が発生するにすぎないからである。
【００１１】
図４に、本発明のもう１つの実施例を示す。この実施例も、ｐ層１２と、３つの部分層１３，１４及び１５からなるｎ層とから構成されたツェーナーダイオードである。この場合には、ｐ層１２のドーピングは、ｐ層２のドーピングに相当し、ｎ層１３〜１５のドーピングはｎ部分層３〜５のドーピングに相当する。シリコンチップ１１の上側面及び下側面には、ダイオードを接続するために役立つ金属被覆１６が施されている。ｐ層１２及びｎ部分層１４及び１５は、それぞれシリコンチップ１１の全横断面にわたって広がっている。ｎ部分層１３はシリコンチップ１１の中央部分にのみ形成されているので、ｐ層１２とｎ部分層１３の間に形成されるｐｎ接合部は専らシリコンチップ１１の内部にありかつ表面との接触部の何処にも存在しない。それに対して、ｐ層１２とｎ部分層１４の間のｐｎ接合部は、シリコンチップ１１の周辺部に配置されかつ表面に接触する。しかし、低いドーピング濃度に基づき、この表面に位置するｐｎ接合部は問題を生じない。
【００１２】
図２によるダイオードに比較して、図３及び図４によるダイオードは僅かな工程で製造することができる。この場合特に、クリーンルームで実施すべき工程の数を減らすことができる。図３及び図４においてそれぞれツェーナーダイオードが問題にされているにしても、本発明による技術思想は、強度にドーピングされたｐ層と、弱くドーピングされたｎ層が後で積層される強度にドーピングされたｎ層との間にｐｎ接合部を有する別の半導体装置にも転用することができる。同様に、全てのｐ層及びｎ層が互いに交換されている構成素子も可能である。
【００１３】
図４によるダイオードを製造するには、まず、弱くｎドーピングしたシリコンウェーハから出発する。その場合には、該ドーピング物質濃度は、後でのｎ部分層のドーピング物質濃度に相当する。例えば酸化による、もう１つの工程で、ウェーハにマスキング層、例えば酸化珪素を被覆する。写真工程により、このマスキング層に窓を開ける。この窓により、ｎ部分層１３の幾何学的寸法が決められる。それというのも、この窓を通してｎ導電形のためのドーピング物質、例えば燐はウェーハ内に導入されるからである。この導入は、例えばインプランテーション又はドーピング物質フィルムにより行うことができる。次いで、ドーピング物質を拡散工程でシリコンウェーハ中に侵入させ、その後マスキング層を除去する。次いで、もう１つの工程で、ウェーハの上側面にｐ導電形のためのドーピング物質、例えばホウ素を、かつ背面ｎ導電形のためのドーピング物質、例えば燐をシリコンウェーハ内に侵入させかつ拡散させる。この操作は特に簡単にフィルム拡散により行うことができる。この場合には、上側面にホウ素フィルムをかつ下側面に燐フィルムを使用する。フィルム拡散の場合には、ドーピング物質含有フィルムをシリコンウェーハに載せ、かつフィルムとシリコンウェーハの結合体を一緒に加熱する。今や、シリコンウェーハは層１２，１３，１４及び１５を有する多数のシリコン構造を有する。選択的手段として、部分層１５を部分層１３と共に製造し、引き続きｐ層をエピタキシーにより施すこともできる。この酸化物を除去した後に、全面的に上側面と下側面に金属被覆を施す。次いで、ソーイング又はノッチング及び割りによりシリコンウェーハを分割することにより、図４に示されているように、多数のダイオード構造物が生じる。この方法は特にコスト安である。それというのも、マスキング層のホトリソグラフィー構造化だけをクリーンルーム内で行えばよいからである。他の全ての工程は、クリーンルームの外で実施することができる。更に、フィルム拡散は、特にシリコンウェーハにおいて両側から出発してそれぞれ異なったドーピング物質を導入すれば、特にコスト安の操作法である。ｎ部分層１３は比較的大きな構造体であるので、更に特に簡単な、ひいてはコスト安の露光技術を使用することができる。
【００１４】
図３によるダイオードの製造を図５につき説明する。出発点は、この場合もドーピング濃度が部分層４のドーピング濃度に相当する弱くドーピングされたｎウエーハである。次いで、フィルム拡散により上側面と下側面にｎドーピング物質、例えば燐を導入し、拡散させる。このこともフィルム拡散で行うのが有利である。このようにして上側面に、そのドーピング濃度が部分層３に相当する層を形成し、下側面に、そのドーピング濃度が部分層５に相当する層を形成する。この場合、層のドーピング濃度は、フィルムのドーピング物質濃度により決まる。次いで、上側面に分割線上にある溝２２を設け、該溝に沿ってシリコンウエーハを製造工程の終了後に個々のシリコンチップに分割する。溝２２は例えばソーイング又はエッチングにより設けることができる。次いで、更に加工する前に、場合により残留する粒子を表面から除去するために、洗浄する。溝２２を設けた後に、上側面にｐドーピング物質例えばホウ素を導入する。同時に、有利である見なされる限り、下層５のドーピング物質濃度を高めることができる。ｐドーピング物質の導入は、この場合もフィルム拡散により行う。この拡散工程では、溝２２の直ぐ近くのシリコン結晶内に存在することがある、場合による欠陥が完治される。この場合、溝２２は、シリコンウエーハの上側のｎ層３を完全に貫通し、層４に達する程の深さに形成されている。ｐ拡散により、シリコンウエーハの上層はｐ導電形領域に変化せしめられる。この場合、このｐ層の厚さは、一般に表面上で、特にまた溝内でもほぼ同じである。ところで、図５には、この工程後のシリコンウエーハの断面図が示されている。該図面から明らかなように、今や２つの溝２２ないしは２つの分割線の間にそれぞれ図３によるダイオードのシリコン構造が存在する。しかしながら、シリコンウエーハ２０の分割前に、なお金属被覆を全面的に上側面と下側面に施す。引き続き、シリコンウエーハを図３による多数の個々のダイオードに分割する。この分割は分割線２１に沿って割るのが特に簡単である。それというのも、溝２２により目標割り位置がシリコンウエーハ２０内に設けられているからである。更に、割る際の利点は、ソーイングの際金属被覆から出発して側面に分散されるような、側面の金属粒子による汚れが排除されることにある。特に、この方法における利点は、全ての工程をクリーンルームの外で実施することができることにある。図３によるダイオードを製造するために、如何なるリソグラフィー工程を必要としない。更に、全ての工程は特にコスト安のフィルム拡散で行われる。従って、個々のダイオード素子のコストを低く保つことができる。
【００１５】
弱くｎドーピングした層４ないし１４の厚さにより、順方向電圧、即ち導電接続されたダイオードにおけるダイオードの抵抗は影響される。従って、順方向電圧を低下させるために、この層を比較的薄く形成するのが望ましいこともある。そのためには、既に初期段階で極めて厚い、強度にドーピングした層５，１５を有し、かつ比較的薄い、弱くドーピングした層４，１４のみを有するシリコンウエーハを使用することができる。このようなシリコンウエーハの製造は、例えば強度にドーピングしたシリコンウエーハと弱くドーピングしたシリコンウエーハをボンディング法及び機械的後加工により結合させることにより行う。次いで、このようなシリコンウエーハを図３及び図４によるダイオードを製造するために使用することができ、その際には次いで上側面で必要である処理のみを実施する。
【図面の簡単な説明】
【図１】従来の技術による第１の半導体装置の断面図である。
【図２】従来の技術による第２の半導体装置の断面図である。
【図３】本発明による半導体装置の第１実施例の断面図である。
【図４】本発明による半導体装置の第２実施例の断面図である。
【図５】図３による半導体装置の製造方法を示す断面図である。
【符号の説明】
１，１１ 半導体チップ、 ２，１２ 第１の層（ｐ層）、 ３，１３ 第１の部分層、 ４，１４ 第２の部分層、 ５，１５ 第３の部分層、 ６，１６金属被覆、 ７ 段部、 ２０ ウエーハ、 ２２ 溝

Claims (3)

1. 第１の導電形の第１の層（２，１２）と、該導電形と反対の導電形の第２の層とから構成された、周辺領域を有するチップ（１，１１）として形成された、ｐｎ接合を有する半導体装置であって、前記第２の層が３つの部分層（３，４，５，１３，１４，１５）からなり、かつ第１の部分層（３，１３）が第１のドーピング物質濃度を有し、かつ第２の部分層（４，１４）が第１のドーピング物質濃度より低い第２のドーピング物質濃度を有し、両者の部分層（３，４，１３，１４）が第１の層（２，１２）とｐｎ接合を形成するものにおいて、第１の層（２，１２）がチップ（１，１１）の周辺部にまで広がり、第１の層（２，１２）と第１のドーピング物質濃度にドーピングされた第１の部分層（３，１３）とのｐｎ接合部が専らチップ（１，１１）の内部に形成されかつ第１の層（２，１２）と弱くドーピングされた第２の部分層（４，１４）の間のｐｎ接合部がチップ（１，１１）の周辺領域に形成されており、金属被覆（６，１６）が第１の層（２，１２）をチップ（１，１１）上全体にわたって覆い、かつ強度にドーピングされた第３の部分層（５，１５）が設けられており、該部分層が第２の部分層（４，１４）と、ｐｎ接合部と反対側で結合されている半導体装置を製造する方法において、
   上方の第１の部分層（３）、その下にある第２の部分層（４）及び更にその下にある第３の部分層（５）を有し、その際全ての部分層（３，４，５）が同じ導電形を有し、かつ第１の部分層（３）のドーピング物質濃度が第２の部分層（４）のドーピング物質濃度よりも大であるシリコンウエーハ（２０）を製造し、
   該シリコンウエーハ（２０）の上側面に、第１の部分層（３）を貫通して第２の部分層（４）に達する溝（２２）を設け、
   該シリコンウエーハ（２０）の上側面に、第１の部分層（３）及び第２の部分層（４）を第１の層（２）の導電形に変化させるためのドーピング物質を導入し、その際、第１の層（２）が強度にドーピングされており、かつ第１の部分層（３）を、上方からかつ側面で第１の層（２）によって取り囲まれるように覆い、第２の部分層（４）のｐｎ接合部がチップ（１）の周辺領域に形成されるように上方から第１の層（２）によって覆い、
   該シリコンウエーハ（２０）の上側面及び下側面に金属膜（６）を被覆し、
   該シリコンウエーハを設けられた溝（２２）に沿って個々のチップに分割することを特徴とする、半導体装置の製造方法。
2. 溝（２２）をソーイング又はエッチング法により設ける、請求項１記載の製造方法。
3. 第１の導電形の第１の層（２，１２）と、該導電形と反対の導電形の第２の層とから構成された、周辺領域を有するチップ（１，１１）として形成された、ｐｎ接合を有する半導体装置であって、前記第２の層が３つの部分層（３，４，５，１３，１４，１５）からなり、かつ第１の部分層（３，１３）が第１のドーピング物質濃度を有し、かつ第２の部分層（４，１４）が第１のドーピング物質濃度より低い第２のドーピング物質濃度を有し、両者の部分層（３，４，１３，１４）が第１の層（２，１２）とｐｎ接合を形成するものにおいて、第１の層（２，１２）がチップ（１，１１）の周辺部にまで広がり、第１の層（２，１２）と第１のドーピング物質濃度にドーピングされた第１の部分層（３，１３）とのｐｎ接合部が専らチップ（１，１１）の内部に形成されかつ第１の層（２，１２）と弱くドーピングされた第２の部分層（４，１４）の間のｐｎ接合部がチップ（１，１１）の周辺領域に形成されており、金属被覆（６，１６）が第１の層（２，１２）をチップ（１，１１）上全体にわたって覆い、かつ強度にドーピングされた第３の部分層（５，１５）が設けられており、該部分層が第２の部分層（４，１４）と、ｐｎ接合部と反対側で結合されている半導体装置を製造する方法において、
   （１）シリコンウエーハの表面に、シリコンウエーハと同じ導電形を有し、但し該シリコンウエーハより高いドーピング物質濃度を有する複数の領域を、該領域が該シリコンウエーハの表面の内部に存在しかつ第１の部分層（１３）を形成するように配置して設け、
   （２）第１の部分層（１３）と第２の部分層（１４）を覆う反対の導電形の層（１２）を製造し、
   （３）第２の部分層（１４）を成すシリコンウエーハの下側面に第３の部分層（１５）を製造し、その際、該部分層（１５）は、該シリコンウエーハと同じ導電形を有し、この層の製造は工程（１）及び（２）の１つの前又は間に行うことができ、
   （４）シリコンウエーハの上側面及び下側面全体を金属で被覆し、かつ
   （５）シリコンウエーハを個々のチップに分割し、その際分割線は該シリコンウエーハより高いドーピング物質濃度の領域の間に設けることを特徴とする、半導体装置の製造方法。

Images