JPH09129900A - 半導体装置及び該半導体装置の製造方法 - Google Patents
半導体装置及び該半導体装置の製造方法Info
- Publication number
- JPH09129900A JPH09129900A JP8239574A JP23957496A JPH09129900A JP H09129900 A JPH09129900 A JP H09129900A JP 8239574 A JP8239574 A JP 8239574A JP 23957496 A JP23957496 A JP 23957496A JP H09129900 A JPH09129900 A JP H09129900A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- doping
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims description 25
- 230000007547 defect Effects 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 2
- 239000002245 particle Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 15
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/174—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 製造が容易で良好な降伏特性を有する半導体
装置を提供すること。 【解決手段】 縁部領域における第２の層は、中央領域
におけるよりも深くドーピング材によって浸透されるよ
うに構成する。
装置を提供すること。 【解決手段】 縁部領域における第２の層は、中央領域
におけるよりも深くドーピング材によって浸透されるよ
うに構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、縁部領域と中央領
域を有する半導体小板を備えた半導体装置であって、前
記半導体小板は第１のドーピングタイプの第１の層を有
しており、前記第１の層には第２の層が被着されてお
り、前記第２の層は、前記第１の層とは反対のドーピン
グタイプからなり、前記第２の層によってＰＮ接合部が
形成され、前記第１の層におけるドーピング材濃度は実
質的に一様であり、縁部領域における第２の層のドーピ
ング材濃度のグラジエントは、中央領域におけるよりも
僅かである、半導体装置および該半導体装置の製造方法
に関する。
域を有する半導体小板を備えた半導体装置であって、前
記半導体小板は第１のドーピングタイプの第１の層を有
しており、前記第１の層には第２の層が被着されてお
り、前記第２の層は、前記第１の層とは反対のドーピン
グタイプからなり、前記第２の層によってＰＮ接合部が
形成され、前記第１の層におけるドーピング材濃度は実
質的に一様であり、縁部領域における第２の層のドーピ
ング材濃度のグラジエントは、中央領域におけるよりも
僅かである、半導体装置および該半導体装置の製造方法
に関する。
【０００２】
【従来の技術】ドイツ連邦共和国特許公開第４３２０７
８０号公報からは既にこの種の半導体装置と該半導体装
置の製造方法が公知である。この半導体装置は、Ｎドー
ピング層と、その上に配設されるＰドーピング層を有す
るシリコンチップを有している。このチップの中央領域
には、Ｎドーピング層が高濃度でドーピングされてい
る。それによりその領域ではＰドーピング層とＮドーピ
ング層の間で生じる降伏電圧も低減される。これによっ
て有利には中央領域で降伏の生じる半導体ダイオードが
得られる。本発明による方法においては低濃度のＮドー
ピング層の上に高濃度のＮドーピング層が被着される。
高濃度Ｎドーピング層を貫通する鋸歯状の溝を設けるこ
とにより高濃度Ｎドーピング層が固有の領域において遠
ざけられる。それに続くＰドーピング層の形成と鋸歯状
溝領域における分割の際には次のようなことが保証され
る。すなわち縁部領域においてはＰドーピング層と高濃
度Ｎドーピング層との間でＰＮ接合部が形成されないこ
とが保証される。
８０号公報からは既にこの種の半導体装置と該半導体装
置の製造方法が公知である。この半導体装置は、Ｎドー
ピング層と、その上に配設されるＰドーピング層を有す
るシリコンチップを有している。このチップの中央領域
には、Ｎドーピング層が高濃度でドーピングされてい
る。それによりその領域ではＰドーピング層とＮドーピ
ング層の間で生じる降伏電圧も低減される。これによっ
て有利には中央領域で降伏の生じる半導体ダイオードが
得られる。本発明による方法においては低濃度のＮドー
ピング層の上に高濃度のＮドーピング層が被着される。
高濃度Ｎドーピング層を貫通する鋸歯状の溝を設けるこ
とにより高濃度Ｎドーピング層が固有の領域において遠
ざけられる。それに続くＰドーピング層の形成と鋸歯状
溝領域における分割の際には次のようなことが保証され
る。すなわち縁部領域においてはＰドーピング層と高濃
度Ｎドーピング層との間でＰＮ接合部が形成されないこ
とが保証される。
【０００３】
【発明が解決しようとする課題】本発明の課題は、従来
装置における欠点に鑑みこれを解消すべく改善を行うこ
とである。
装置における欠点に鑑みこれを解消すべく改善を行うこ
とである。
【０００４】
【課題を解決するための手段】上記課題は本発明によ
り、縁部領域における第２の層は、中央領域におけるよ
りも深くドーピング材によって浸透される構成によって
解決される。
り、縁部領域における第２の層は、中央領域におけるよ
りも深くドーピング材によって浸透される構成によって
解決される。
【０００５】また前記課題は本発明により、第１の層の
拡散ステップの前に、縁部領域において単結晶欠損部を
設け、それによって該欠損部領域における拡散を、欠損
のない領域よりも早く生ぜしめるようにして解決され
る。
拡散ステップの前に、縁部領域において単結晶欠損部を
設け、それによって該欠損部領域における拡散を、欠損
のない領域よりも早く生ぜしめるようにして解決され
る。
【０００６】請求項１の特徴部分に記載の本発明による
半導体装置によって得られる利点は、より容易な製造性
と均質にドーピングされた第１の層の適用である。その
ようにして得られる半導体素子は良好に遮断されたＰＮ
接合部を有する。このＰＮ接合部の降伏特性は良好に設
定可能である。なぜなら縁部領域におけるドーピング材
濃度の大きなグラジエントによってＰＮ接合部の降伏が
縁部領域では生じないからである。それ故にこのＰＮ接
合部の降伏特性は簡単な手段で非常に良好にコントロー
ルできる。さらに均質なドーピングに基づいて第１の層
に対して比較的高いドーピング材濃度が適用され得る。
そのため第１の層は非常に僅かな抵抗しか有さない。請
求項５項に記載の本発明による半導体装置の製造方法に
よって得られる利点は、半導体装置の製造に対して比較
的僅かなプロセスステップしか必要としないことであ
る。さらにこの方法は無菌室以外でも十分に実施可能で
ある。このことは製造コストの低減につながる。本発明
の別の有利な実施例および回前例は従属請求項に記載さ
れる。有利には第１の層の下側における高濃度ドーピン
グ領域の焼き付けによってこの第１の層の抵抗がさらに
低減される。単結晶欠損部は特に簡単には挽き傷によっ
て形成可能である。これにより半導体装置の縁部領域に
おいて切欠部が形成される。
半導体装置によって得られる利点は、より容易な製造性
と均質にドーピングされた第１の層の適用である。その
ようにして得られる半導体素子は良好に遮断されたＰＮ
接合部を有する。このＰＮ接合部の降伏特性は良好に設
定可能である。なぜなら縁部領域におけるドーピング材
濃度の大きなグラジエントによってＰＮ接合部の降伏が
縁部領域では生じないからである。それ故にこのＰＮ接
合部の降伏特性は簡単な手段で非常に良好にコントロー
ルできる。さらに均質なドーピングに基づいて第１の層
に対して比較的高いドーピング材濃度が適用され得る。
そのため第１の層は非常に僅かな抵抗しか有さない。請
求項５項に記載の本発明による半導体装置の製造方法に
よって得られる利点は、半導体装置の製造に対して比較
的僅かなプロセスステップしか必要としないことであ
る。さらにこの方法は無菌室以外でも十分に実施可能で
ある。このことは製造コストの低減につながる。本発明
の別の有利な実施例および回前例は従属請求項に記載さ
れる。有利には第１の層の下側における高濃度ドーピン
グ領域の焼き付けによってこの第１の層の抵抗がさらに
低減される。単結晶欠損部は特に簡単には挽き傷によっ
て形成可能である。これにより半導体装置の縁部領域に
おいて切欠部が形成される。
【０００７】
【発明の実施の形態】次に本発明を図面に基づき詳細に
説明する。
説明する。
【０００８】図１には単結晶半導体基板１０が示されて
いる。この半導体基板１０は第１のシリコン層１からな
っている。この第１のシリコン層１の上側には単結晶欠
損部１１が設けられる。この単結晶欠損部とは、第１の
シリコン層１において単結晶の結晶構造が損なわれてい
る領域を指す。この種の単結晶欠損部１１は、例えば挽
き傷、引掻傷や超音波照射機等による機械的な作用によ
って形成され得る。その他にも多くのビームが単結晶欠
損部の形成に適している。例えばＸ線ビーム、電子ビー
ム等が使用されてもよい。この単結晶欠損部のその他の
手法は、イオン注入である。シリコン層１内へ単結晶欠
損部１１を形成するこれらの作用は図１において矢印１
２２で示されている。もちろんこれ以外でも、第１のシ
リコン層１の表面に適切な単結晶欠損部を形成するあら
ゆる他のプロセスも適用可能である。
いる。この半導体基板１０は第１のシリコン層１からな
っている。この第１のシリコン層１の上側には単結晶欠
損部１１が設けられる。この単結晶欠損部とは、第１の
シリコン層１において単結晶の結晶構造が損なわれてい
る領域を指す。この種の単結晶欠損部１１は、例えば挽
き傷、引掻傷や超音波照射機等による機械的な作用によ
って形成され得る。その他にも多くのビームが単結晶欠
損部の形成に適している。例えばＸ線ビーム、電子ビー
ム等が使用されてもよい。この単結晶欠損部のその他の
手法は、イオン注入である。シリコン層１内へ単結晶欠
損部１１を形成するこれらの作用は図１において矢印１
２２で示されている。もちろんこれ以外でも、第１のシ
リコン層１の表面に適切な単結晶欠損部を形成するあら
ゆる他のプロセスも適用可能である。
【０００９】図２に示されているさらなるステップでは
拡散ステップによって第１のシリコン層１内へ第２のシ
リコン層２が被着される。この第２のシリコン層２は、
反対の導電性タイプである。以下の明細書では第１のシ
リコン層１がＮ形で第２のシリコン層２がＰ形であるこ
とを前提とする。拡散に対しては、第１のシリコン層１
の上側にドーピング材が被着される。このドーピング材
は高温のもとで拡散プロセスによって第１のシリコン層
１の内部へ浸透し、Ｐドーピング層を形成する。この拡
散プロセスは、第１のシリコン層１の単結晶領域の中で
は、単結晶欠損領域１１においてよりも遅い速度で行わ
れる。図２では、拡散ステップの行われた後の半導体基
板１０の断面が示されている。図からもわかるように、
拡散ステップの前から単結晶欠損部１１が設けられてい
た領域でのＰドーピング材は著しく深く第１の半導体層
内へ浸透している。第１の層１の上側では全ての領域に
対して同じドーピング材濃度が形成されるので、同じ量
のドーピング材は著しく大きな容積に分散される、つま
りドーピング材グラジエントは、単結晶シリコン内で拡
散が行われる領域においてよりも著しく僅かとなる。
拡散ステップによって第１のシリコン層１内へ第２のシ
リコン層２が被着される。この第２のシリコン層２は、
反対の導電性タイプである。以下の明細書では第１のシ
リコン層１がＮ形で第２のシリコン層２がＰ形であるこ
とを前提とする。拡散に対しては、第１のシリコン層１
の上側にドーピング材が被着される。このドーピング材
は高温のもとで拡散プロセスによって第１のシリコン層
１の内部へ浸透し、Ｐドーピング層を形成する。この拡
散プロセスは、第１のシリコン層１の単結晶領域の中で
は、単結晶欠損領域１１においてよりも遅い速度で行わ
れる。図２では、拡散ステップの行われた後の半導体基
板１０の断面が示されている。図からもわかるように、
拡散ステップの前から単結晶欠損部１１が設けられてい
た領域でのＰドーピング材は著しく深く第１の半導体層
内へ浸透している。第１の層１の上側では全ての領域に
対して同じドーピング材濃度が形成されるので、同じ量
のドーピング材は著しく大きな容積に分散される、つま
りドーピング材グラジエントは、単結晶シリコン内で拡
散が行われる領域においてよりも著しく僅かとなる。
【００１０】拡散は高温（例えば１２００℃）のもとで
行われる。この温度は単結晶欠損部の回復にも作用す
る。それ故に縁部領域において単結晶欠損部を可及的に
僅かなグラジエントにもたらすには拡散プロセスが次の
ように行われるべきである。すなわち拡散が単結晶欠損
部の完全な回復の前に深く達するように行われるべきで
ある。このことは可及的に短い拡散プロセスによって達
成され得る。すなわち、表面における高いドーピング材
濃度と高い拡散温度とによって達成される。
行われる。この温度は単結晶欠損部の回復にも作用す
る。それ故に縁部領域において単結晶欠損部を可及的に
僅かなグラジエントにもたらすには拡散プロセスが次の
ように行われるべきである。すなわち拡散が単結晶欠損
部の完全な回復の前に深く達するように行われるべきで
ある。このことは可及的に短い拡散プロセスによって達
成され得る。すなわち、表面における高いドーピング材
濃度と高い拡散温度とによって達成される。
【００１１】さらなる処理に対しては半導体基板１０
は、分断線１２に沿って個別のシリコン小板１３へ分割
される区分にもたらされる。この場合単結晶欠損部１１
は、完全に分断線１２にそって形成される。それにより
シリコン小板１３の縁部領域は完全に次のような領域に
よって形成される。すなわち中央領域においてよりもＰ
拡散層がさらに第１の層内へ浸透している領域によって
形成される。
は、分断線１２に沿って個別のシリコン小板１３へ分割
される区分にもたらされる。この場合単結晶欠損部１１
は、完全に分断線１２にそって形成される。それにより
シリコン小板１３の縁部領域は完全に次のような領域に
よって形成される。すなわち中央領域においてよりもＰ
拡散層がさらに第１の層内へ浸透している領域によって
形成される。
【００１２】第１の層１と第２の層２によってＰＮ接合
部が得られる。このＰＮ接合部は遮断方向で分極され
る。それにより所定の電圧を上回った場合には、ＰＮ接
合部の降伏が生じる。この場合の問題なのは、縁部領域
にＰＮ接合部が生じた場合である。なぜならこの領域に
おいては汚れの付着又は表面効果によって降伏に対する
正確な電圧値が設定できないからである。さらに前記作
用に基づいて縁部領域における降伏電圧が通常は中央領
域においてよりも僅かとなる。それ故にＰＮ接合部の降
伏が縁部領域においてではなく中央領域において生じる
ように保証されなければならない。ドイツ連邦共和国特
許公開第４３２０７８０号公報ではこのことが次のこと
によって達成されている。すなわち中央領域が縁部領域
よりも高濃度にドーピングされることによって達成され
ている。それにより中央領域における降伏電圧が縁部領
域におけるよりも僅かになる。本発明では縁部領域のＰ
Ｎ接合部の降伏電圧が次のことによって高められる。す
なわちドーピング材濃度のグラジエント、つまり縁部領
域における第２の層２のドーピング材濃度の変化が中央
領域におけるよりも僅かなことによって高められる。こ
れはひいては、ＰＮ接合部の降伏電圧がグラジエントに
よっても影響されること、つまりグラジエントが小さけ
れば小さいほど降伏電圧が大きくなることを意味する。
そのため簡単な手法で、半導体小板の縁部領域ではなく
中央領域だけのＰＮ接合部で降伏を生ぜしめることが保
証される。
部が得られる。このＰＮ接合部は遮断方向で分極され
る。それにより所定の電圧を上回った場合には、ＰＮ接
合部の降伏が生じる。この場合の問題なのは、縁部領域
にＰＮ接合部が生じた場合である。なぜならこの領域に
おいては汚れの付着又は表面効果によって降伏に対する
正確な電圧値が設定できないからである。さらに前記作
用に基づいて縁部領域における降伏電圧が通常は中央領
域においてよりも僅かとなる。それ故にＰＮ接合部の降
伏が縁部領域においてではなく中央領域において生じる
ように保証されなければならない。ドイツ連邦共和国特
許公開第４３２０７８０号公報ではこのことが次のこと
によって達成されている。すなわち中央領域が縁部領域
よりも高濃度にドーピングされることによって達成され
ている。それにより中央領域における降伏電圧が縁部領
域におけるよりも僅かになる。本発明では縁部領域のＰ
Ｎ接合部の降伏電圧が次のことによって高められる。す
なわちドーピング材濃度のグラジエント、つまり縁部領
域における第２の層２のドーピング材濃度の変化が中央
領域におけるよりも僅かなことによって高められる。こ
れはひいては、ＰＮ接合部の降伏電圧がグラジエントに
よっても影響されること、つまりグラジエントが小さけ
れば小さいほど降伏電圧が大きくなることを意味する。
そのため簡単な手法で、半導体小板の縁部領域ではなく
中央領域だけのＰＮ接合部で降伏を生ぜしめることが保
証される。
【００１３】このような構成は、有利にはダイオード、
特にツェナーダイオードとして用いることができる。し
かしながらその他のＰＮ接合部を有する全ての構成素子
にも適用可能である。
特にツェナーダイオードとして用いることができる。し
かしながらその他のＰＮ接合部を有する全ての構成素子
にも適用可能である。
【００１４】図１と図２に示された方法はさらに次のよ
うな利点を有している。すなわち半導体素子のプロセス
過程が無菌室でなくても行える利点を有している。単結
晶欠損部１１の形成も拡散ステップも無菌室以外で実施
可能である。それ故本発明による方法は非常にコストが
節約できる。
うな利点を有している。すなわち半導体素子のプロセス
過程が無菌室でなくても行える利点を有している。単結
晶欠損部１１の形成も拡散ステップも無菌室以外で実施
可能である。それ故本発明による方法は非常にコストが
節約できる。
【００１５】図３及び図４には本発明による方法の第２
実施例を示している。この場合図３には第１のシリコン
層を有している半導体基板の断面が示されている。この
下側には高濃度ドーピングされた層３が設けられてい
る。この高濃度ドーピング層３は、シリコン層１と同じ
導電性を有している。シリコン層１の上側では機械的な
処理によって溝４が形成されている。この溝４は、例え
ば面取り、研磨、研削等の手法によって形成することが
できる。この溝領域４では第１のシリコン層１の単結晶
構造が損なわれている。この作用を非常に強くするため
には鋸歯や研磨機等が使用される。これらは通常はシリ
コンの処理に対して用いられるダイヤモンド粒子の粗い
面を有している。それにより溝領域４において第１のシ
リコン層１の結晶格子の欠損を多く形成できる。
実施例を示している。この場合図３には第１のシリコン
層を有している半導体基板の断面が示されている。この
下側には高濃度ドーピングされた層３が設けられてい
る。この高濃度ドーピング層３は、シリコン層１と同じ
導電性を有している。シリコン層１の上側では機械的な
処理によって溝４が形成されている。この溝４は、例え
ば面取り、研磨、研削等の手法によって形成することが
できる。この溝領域４では第１のシリコン層１の単結晶
構造が損なわれている。この作用を非常に強くするため
には鋸歯や研磨機等が使用される。これらは通常はシリ
コンの処理に対して用いられるダイヤモンド粒子の粗い
面を有している。それにより溝領域４において第１のシ
リコン層１の結晶格子の欠損を多く形成できる。
【００１６】図４には、拡散ステップの後でそのように
形成された構造が示されている。シリコン層１の上側に
は、第１のシリコン層１の導電性タイプとは反対の導電
性タイプを形成するドーピング材が設けられる。さらな
る処理では、第１の層１がＮ導電性タイプで、拡散によ
って形成された第２の層２がＰ導電性タイプであること
を前提とする。それにより溝領域４ではＰ層が中央領域
におけるよりも著しく僅かなグラジエントを有する。こ
こでも第１の層１と第２の層２の間のＰＮ接合部の降伏
が専ら半導体小板の中央領域（これは基板１０の分断線
１２に沿った分割によって形成される）で生じることが
保証される。
形成された構造が示されている。シリコン層１の上側に
は、第１のシリコン層１の導電性タイプとは反対の導電
性タイプを形成するドーピング材が設けられる。さらな
る処理では、第１の層１がＮ導電性タイプで、拡散によ
って形成された第２の層２がＰ導電性タイプであること
を前提とする。それにより溝領域４ではＰ層が中央領域
におけるよりも著しく僅かなグラジエントを有する。こ
こでも第１の層１と第２の層２の間のＰＮ接合部の降伏
が専ら半導体小板の中央領域（これは基板１０の分断線
１２に沿った分割によって形成される）で生じることが
保証される。
【００１７】図３および図４に示された裏側ドーピング
層３は、そのようにして形成されるダイオードの抵抗の
さらなる低減に用いられる。第１の層１のドーピングが
十分に高い濃度である場合には、層を省くこともでき
る。
層３は、そのようにして形成されるダイオードの抵抗の
さらなる低減に用いられる。第１の層１のドーピングが
十分に高い濃度である場合には、層を省くこともでき
る。
【００１８】図２及び図４に示された半導体装置の分割
前にそれぞれ上側と下側に金属層を被着させてもよい。
この種の構成素子は分割の直後でツェナーダイオードと
して使用可能である。この場合は上側と下側でそれぞれ
ダイオードのコンタクトのための接続線が設けられる。
前にそれぞれ上側と下側に金属層を被着させてもよい。
この種の構成素子は分割の直後でツェナーダイオードと
して使用可能である。この場合は上側と下側でそれぞれ
ダイオードのコンタクトのための接続線が設けられる。
【図１】本発明による半導体装置の製造方法の第１実施
例を示した図である。
例を示した図である。
【図２】本発明による半導体装置の製造方法の第１実施
例を示した図である。
例を示した図である。
【図３】本発明による半導体装置の製造方法の第２実施
例を示した図である。
例を示した図である。
【図４】本発明による半導体装置の製造方法の第２実施
例を示した図である。
例を示した図である。
１ 第１の層 ２ 第２の層 ３ 高濃度ドーピング層 ４ 溝 １０ 半導体基板 １１ 単結晶欠損部 １３ 半導体小板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェスナ ゲーベル ドイツ連邦共和国 ロイトリンゲン シュ ピッツエッカーヴェーク 27
Claims (7)
- 【請求項１】 縁部領域と中央領域を有する半導体小板
（１３）を備えた半導体装置であって、前記半導体小板
（１３）は第１のドーピングタイプの第１の層（１）を
有しており、前記第１の層（１）には第２の層（２）が
被着されており、前記第２の層（２）は、前記第１の層
（１）とは反対のドーピングタイプからなり、前記第２
の層（２）によってＰＮ接合部が形成され、前記第１の
層（１）におけるドーピング材濃度は実質的に一様であ
り、縁部領域における第２の層（２）のドーピング材濃
度のグラジエントは、中央領域におけるよりも僅かであ
る、半導体装置において、 縁部領域における第２の層は、中央領域におけるよりも
深くドーピング材によって浸透されていることを特徴と
する半導体装置。 - 【請求項２】 前記第２の層（２）は、第１の層（１）
の上側に被着されており、前記第１の層(１)の下側に
は、該第１の層（１）と同じドーピングタイプの高濃度
ドーピング層（３）が被着されている、請求項１記載の
半導体装置。 - 【請求項３】 前記半導体小板（１３）の縁部領域に、
上側からの切欠が設けられている、請求項１又は２記載
の半導体装置。 - 【請求項４】 前記半導体小板（１３）の上側および下
側に金属層が被着されている、請求項１〜３いずれか１
項記載の半導体装置。 - 【請求項５】 第１のドーピングタイプの第１の層
（１）を有する半導体基板（１０）内に、第２のドーピ
ングタイプの第２の層（２）を、半導体基板（１０）表
面へのドーピング材の配設とそれに続く拡散によって被
着させ、この場合第１の層（１）と第２の層（２）はＰ
Ｎ接合部を形成し、前記半導体基板（１０）は縁部領域
の一部によって分割されている、半導体装置の製造方法
において、 第１の層（１）の拡散ステップの前に、縁部領域におい
て単結晶欠損部（１１）を設け、それによって該欠損部
領域（１１）における拡散を、欠損のない領域よりも早
く生ぜしめることを特徴とする、半導体装置の製造方
法。 - 【請求項６】 前記単結晶欠損部（１１）は機械的な処
理、例えば異物粒子のインプラント又は照射等によって
行う、請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記第１の層（１）に、実質的に一様な
ドーピング材濃度を持たせる、請求項５又は６記載の半
導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19538853A DE19538853A1 (de) | 1995-10-19 | 1995-10-19 | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung |
| DE19538853.4 | 1995-10-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129900A true JPH09129900A (ja) | 1997-05-16 |
Family
ID=7775207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8239574A Pending JPH09129900A (ja) | 1995-10-19 | 1996-09-10 | 半導体装置及び該半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5766973A (ja) |
| EP (1) | EP0769816B1 (ja) |
| JP (1) | JPH09129900A (ja) |
| KR (1) | KR100422607B1 (ja) |
| DE (2) | DE19538853A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19938209B4 (de) * | 1999-08-12 | 2007-12-27 | Robert Bosch Gmbh | Halbleiteranordnung und Verfahren zur Herstellung |
| SE0002179D0 (sv) * | 2000-06-13 | 2000-06-13 | Abb Research Ltd | A method for producing a pn-junction |
| JP4251326B2 (ja) * | 2004-03-30 | 2009-04-08 | サンケン電気株式会社 | 半導体装置 |
| US7141857B2 (en) * | 2004-06-30 | 2006-11-28 | Freescale Semiconductor, Inc. | Semiconductor structures and methods of fabricating semiconductor structures comprising hafnium oxide modified with lanthanum, a lanthanide-series metal, or a combination thereof |
| JP3141688U (ja) * | 2008-02-29 | 2008-05-22 | サンケン電気株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1564882B2 (de) * | 1966-07-28 | 1974-04-04 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zur Herstellung einer Planaranordnung |
| JPS55125670A (en) * | 1979-03-23 | 1980-09-27 | Toshiba Corp | Manufacture of high withstand voltage semiconductor device |
| DE2928758A1 (de) * | 1979-07-17 | 1981-02-05 | Bosch Gmbh Robert | Planare zenerdiode |
| US4738936A (en) * | 1983-07-01 | 1988-04-19 | Acrian, Inc. | Method of fabrication lateral FET structure having a substrate to source contact |
| US4740477A (en) * | 1985-10-04 | 1988-04-26 | General Instrument Corporation | Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics |
| US4775643A (en) * | 1987-06-01 | 1988-10-04 | Motorola Inc. | Mesa zener diode and method of manufacture thereof |
| EP0311816A1 (de) * | 1987-10-15 | 1989-04-19 | BBC Brown Boveri AG | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JPH0768934B2 (ja) * | 1992-10-05 | 1995-07-26 | 阪神エレクトリック株式会社 | 自動エンジン始動装置 |
| US5286660A (en) * | 1992-12-24 | 1994-02-15 | Motorola, Inc. | Method for doping a semiconductor wafer having a diffusivity enhancement region |
| DE4320780B4 (de) * | 1993-06-23 | 2007-07-12 | Robert Bosch Gmbh | Halbleiteranordnung und Verfahren zur Herstellung |
-
1995
- 1995-10-19 DE DE19538853A patent/DE19538853A1/de not_active Ceased
-
1996
- 1996-08-27 EP EP96113686A patent/EP0769816B1/de not_active Expired - Lifetime
- 1996-08-27 DE DE59606123T patent/DE59606123D1/de not_active Expired - Lifetime
- 1996-09-10 JP JP8239574A patent/JPH09129900A/ja active Pending
- 1996-10-18 US US08/732,758 patent/US5766973A/en not_active Expired - Lifetime
- 1996-10-18 KR KR1019960046613A patent/KR100422607B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE59606123D1 (de) | 2000-12-14 |
| EP0769816B1 (de) | 2000-11-08 |
| DE19538853A1 (de) | 1997-04-24 |
| US5766973A (en) | 1998-06-16 |
| EP0769816A1 (de) | 1997-04-23 |
| KR100422607B1 (ko) | 2004-06-11 |
| KR970023626A (ko) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495010A (en) | Method for manufacturing fast bipolar transistors | |
| US4021270A (en) | Double master mask process for integrated circuit manufacture | |
| US20020127783A1 (en) | Method for manufacturing a semiconductor device | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US5089431A (en) | Method of manufacturing a semiconductor device including a static induction transistor | |
| US6391746B1 (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| RU99127439A (ru) | Полупроводниковый элемент и способ изготовления | |
| JPH09129900A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| US4483738A (en) | Method for manufacturing bipolar planar transistors | |
| DE102017119568A1 (de) | Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen | |
| JPH0648691B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP2002502115A (ja) | ダイオードの製造方法 | |
| EP0949666B1 (fr) | Région de base-émetteur d'un transistor bipolaire submicronique | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP0948038B1 (fr) | Procédé de fabrication d'une diode à avalanche à seuil réglable | |
| DE102019132527A1 (de) | Vertikale leistungs-halbleitervorrichtung, halbleiter-wafer oder anordnung nackter dies, träger und verfahren zum herstellen einer vertikalen leistungs-halbleitervorrichtung | |
| JP3402976B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JP2005515640A (ja) | ｐｎ接合を備えた半導体構造物及び半導体構造物の製造方法 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JP2006344839A (ja) | 半導体装置およびその製造方法 | |
| JPS6354212B2 (ja) |