JP3402976B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JP3402976B2 JP3402976B2 JP34916296A JP34916296A JP3402976B2 JP 3402976 B2 JP3402976 B2 JP 3402976B2 JP 34916296 A JP34916296 A JP 34916296A JP 34916296 A JP34916296 A JP 34916296A JP 3402976 B2 JP3402976 B2 JP 3402976B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- layer
- heat treatment
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＺ拡散シリコン
ウエハを用いた半導体装置の製造方法、特に高比抵抗を
回復する半導体装置の製造方法及び半導体装置に関す
る。
ウエハを用いた半導体装置の製造方法、特に高比抵抗を
回復する半導体装置の製造方法及び半導体装置に関す
る。
【０００２】
【従来の技術】従来例の高比抵抗シリコン基板を用いた
半導体装置の製造方法は、たとえば、ｎ型のシリコン基
板にｐ型不純物を、また逆に、ｐ型のシリコン基板にｎ
型不純物を１０００℃前後の熱拡散によって導入しｐｎ
接合を形成する工程と、５００℃前後温度の熱処理によ
り電極を形成する工程等により製造される。高比抵抗シ
リコン基板としては、通常ＦＺ法により製造されたシリ
コンウエハが使用され、数百Ωｃｍ〜数千Ωｃｍの高比
抵抗の値を有している。
半導体装置の製造方法は、たとえば、ｎ型のシリコン基
板にｐ型不純物を、また逆に、ｐ型のシリコン基板にｎ
型不純物を１０００℃前後の熱拡散によって導入しｐｎ
接合を形成する工程と、５００℃前後温度の熱処理によ
り電極を形成する工程等により製造される。高比抵抗シ
リコン基板としては、通常ＦＺ法により製造されたシリ
コンウエハが使用され、数百Ωｃｍ〜数千Ωｃｍの高比
抵抗の値を有している。
【０００３】高速半導体受光装置の従来例として、その
高速化を図るために、ＦＺ法により製造された高比抵抗
のシリコンウエハの片面に拡散を行い、ｐｎ接合を形成
している。
高速化を図るために、ＦＺ法により製造された高比抵抗
のシリコンウエハの片面に拡散を行い、ｐｎ接合を形成
している。
【０００４】不純物元素が低濃度の高比抵抗層（Ｉ層）
と、不純物元素が高濃度の低比抵抗層に分かれたシリコ
ンウエハを用いて製造する方法がある。
と、不純物元素が高濃度の低比抵抗層に分かれたシリコ
ンウエハを用いて製造する方法がある。
【０００５】図３（ａ）〜（ｄ）に、従来例のＰＩＮ構
造の高速半導体受光装置の製造の各工程の略断面図を示
す。図３（ａ）において、ＦＺ法により製造された高比
抵抗のシリコンウエハ５０の裏面に高濃度のｎ型不純物
を拡散し、カソードとして使用される低比抵抗層５３を
形成する。他方の側は、高比抵抗層５１として残されて
いる。この工程で、後述のように高比抵抗層５１の比抵
抗が減少する。ＰＩＮフォトダイオードの場合、高比抵
抗層５１はＩ層として作用し、低比抵抗層５３はＮ層と
して作用する。高比抵抗層５１の表面に１０００℃程度
のスチーム酸化により酸化膜５４を形成する。裏面にも
酸化膜が形成されるが、これは後の工程で除去されるの
で図示していない。裏面をマスクをして裏面に酸化膜が
形成されないようにすることもできる。
造の高速半導体受光装置の製造の各工程の略断面図を示
す。図３（ａ）において、ＦＺ法により製造された高比
抵抗のシリコンウエハ５０の裏面に高濃度のｎ型不純物
を拡散し、カソードとして使用される低比抵抗層５３を
形成する。他方の側は、高比抵抗層５１として残されて
いる。この工程で、後述のように高比抵抗層５１の比抵
抗が減少する。ＰＩＮフォトダイオードの場合、高比抵
抗層５１はＩ層として作用し、低比抵抗層５３はＮ層と
して作用する。高比抵抗層５１の表面に１０００℃程度
のスチーム酸化により酸化膜５４を形成する。裏面にも
酸化膜が形成されるが、これは後の工程で除去されるの
で図示していない。裏面をマスクをして裏面に酸化膜が
形成されないようにすることもできる。
【０００６】図３（ｂ）において、ｐ型拡散層５５の予
定領域表面の酸化膜５４を除去し、９００℃前後の温度
で、三臭化ホウ素（ＢＢｒ3）と窒素（Ｎ2）ガスと酸素
（Ｏ2）ガスとの雰囲気中で拡散し、酸化膜５４を再び
形成した後、Ｏ2ガスとＮ2ガスとの雰囲気中での熱処理
工程でｐ型拡散層５５を形成する。ｐ型拡散層５５はＰ
層として作用する。
定領域表面の酸化膜５４を除去し、９００℃前後の温度
で、三臭化ホウ素（ＢＢｒ3）と窒素（Ｎ2）ガスと酸素
（Ｏ2）ガスとの雰囲気中で拡散し、酸化膜５４を再び
形成した後、Ｏ2ガスとＮ2ガスとの雰囲気中での熱処理
工程でｐ型拡散層５５を形成する。ｐ型拡散層５５はＰ
層として作用する。
【０００７】図３（ｃ）において、ｎ+型拡散層５６の
予定領域表面の酸化膜５４を除去し、１０００℃の温度
でオキシ塩化リン（ＰＯＣｌ3）とＯ2ガスとＮ2ガスと
の雰囲気中で拡散し、酸化膜５４を再び形成した後、８
００℃の温度でＮ2ガスの雰囲気中での熱処理でチップ
周辺にチャネルストッパとなるｎ＋型層５６を形成す
る。
予定領域表面の酸化膜５４を除去し、１０００℃の温度
でオキシ塩化リン（ＰＯＣｌ3）とＯ2ガスとＮ2ガスと
の雰囲気中で拡散し、酸化膜５４を再び形成した後、８
００℃の温度でＮ2ガスの雰囲気中での熱処理でチップ
周辺にチャネルストッパとなるｎ＋型層５６を形成す
る。
【０００８】図３（ｄ）において、ｐ型拡散層５５の表
面の酸化膜５４の一部に穴をあけ、アルミニウム（Ａ
ｌ）を用いて４５０℃前後の熱処理で表面電極５７を形
成する。次に、裏面に金（Ａｕ）を用いて裏面電極５８
を形成する。チップ周辺のｎ＋型層５６の露出部でダイ
シングを行い、所定の寸法に裁断される。
面の酸化膜５４の一部に穴をあけ、アルミニウム（Ａ
ｌ）を用いて４５０℃前後の熱処理で表面電極５７を形
成する。次に、裏面に金（Ａｕ）を用いて裏面電極５８
を形成する。チップ周辺のｎ＋型層５６の露出部でダイ
シングを行い、所定の寸法に裁断される。
【０００９】上記の工程において、シリコンウエハの高
比抵抗層５１は高温熱処理により、酸素ドナーの影響を
受ける。高比抵抗層の酸素ドナー準位は４００℃〜６０
０℃の処理温度によって活性化し、６００度以上の温度
では無効化する。酸素ドナー準位が活性化すると比抵抗
は低下し、無効化すると比抵抗は増大する。
比抵抗層５１は高温熱処理により、酸素ドナーの影響を
受ける。高比抵抗層の酸素ドナー準位は４００℃〜６０
０℃の処理温度によって活性化し、６００度以上の温度
では無効化する。酸素ドナー準位が活性化すると比抵抗
は低下し、無効化すると比抵抗は増大する。
【００１０】図４は図３の各工程における高比抵抗層５
１の比抵抗ρの値の変化を示すグラフである。図４にお
いて、シリコンウエハ５０の初期の状態では、比抵抗ρ
の値は約２５００Ωｃｍであるが、シリコンウエハ５０
の裏面に拡散による低比抵抗層５３を形成すると、酸素
ドナーが混入するため、この酸素がドナー準位を形成
し、高比抵抗層５１のρは約５００Ωｃｍ程度に低下す
る。その後、ｐ型拡散層形成時等に１０００℃以上の雰
囲気で熱処理（高温熱処理）すると、酸素ドナーが無効
化し、高比抵抗層５３のρは約１５００Ωｃｍ程度に回
復する。しかし、その後、電極形成するためにＮ2ガス
の雰囲気中で、４００℃〜５００℃で２０分〜４０分程
度の熱処理（低温熱処理）を行うと無効化していた酸素
ドナー準位が再び活性化し、２５０Ωｃｍ〜４００Ωｃ
ｍ程度のレベルまで比抵抗が低下する。Ａｌ電極形成後
は再び高温熱処理を行うことができなため、高比抵抗層
５１の比抵抗を再び高めることはできない。
１の比抵抗ρの値の変化を示すグラフである。図４にお
いて、シリコンウエハ５０の初期の状態では、比抵抗ρ
の値は約２５００Ωｃｍであるが、シリコンウエハ５０
の裏面に拡散による低比抵抗層５３を形成すると、酸素
ドナーが混入するため、この酸素がドナー準位を形成
し、高比抵抗層５１のρは約５００Ωｃｍ程度に低下す
る。その後、ｐ型拡散層形成時等に１０００℃以上の雰
囲気で熱処理（高温熱処理）すると、酸素ドナーが無効
化し、高比抵抗層５３のρは約１５００Ωｃｍ程度に回
復する。しかし、その後、電極形成するためにＮ2ガス
の雰囲気中で、４００℃〜５００℃で２０分〜４０分程
度の熱処理（低温熱処理）を行うと無効化していた酸素
ドナー準位が再び活性化し、２５０Ωｃｍ〜４００Ωｃ
ｍ程度のレベルまで比抵抗が低下する。Ａｌ電極形成後
は再び高温熱処理を行うことができなため、高比抵抗層
５１の比抵抗を再び高めることはできない。
【００１１】
【発明が解決しようとする課題】高比抵抗層の比抵抗が
１０Ωｃｍ程度の拡散ウエハを使用する場合において
は、上述の比抵抗の低下が生じても、素子の特性に対す
る影響は小さく、他の要因による特性バラツキに隠れて
しまう。ところが、４０Ωｃｍ以上の高比抵抗ＦＺ拡散
シリコンウエハを用いる必要がある半導体装置の場合、
比抵抗の低下による性能の低下が著しかった。特に高速
応答を必要とするＰＩＮフォトダイオード場合、高比抵
抗層の比抵抗の低下により、応答速度が遅くなるいう問
題があった。
１０Ωｃｍ程度の拡散ウエハを使用する場合において
は、上述の比抵抗の低下が生じても、素子の特性に対す
る影響は小さく、他の要因による特性バラツキに隠れて
しまう。ところが、４０Ωｃｍ以上の高比抵抗ＦＺ拡散
シリコンウエハを用いる必要がある半導体装置の場合、
比抵抗の低下による性能の低下が著しかった。特に高速
応答を必要とするＰＩＮフォトダイオード場合、高比抵
抗層の比抵抗の低下により、応答速度が遅くなるいう問
題があった。
【００１２】本発明は上述の問題に鑑みて提案されたも
のであり、ＦＺ拡散シリコンウエハを使った半導体装置
の製造工程において高比抵抗層の比抵抗の低下を防ぎ、
また、高性能の半導体装置を提供することを目的とす
る。
のであり、ＦＺ拡散シリコンウエハを使った半導体装置
の製造工程において高比抵抗層の比抵抗の低下を防ぎ、
また、高性能の半導体装置を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置の製造方法は、ＦＺ法により製造された高比
抵抗シリコンウエハを基板とする半導体装置の製造方法
であり、前記シリコンウエハ裏面に第１の不純物拡散層
を形成する工程と、酸素を含まない雰囲気中で且つ１０
００℃〜１２００℃の温度で熱処理を行い、前記第１の
不純物拡散層形成工程にて前記シリコンウエハ内に混入
した酸素ドナーを無効化するとともに前記シリコンウエ
ハ表面に第２の不純物拡散層を形成する工程とを含むこ
とを特徴とするものである。また、本発明の請求項２記
載の半導体装置の製造方法は、前記第２の不純物拡散層
表面に電極材料を蒸着して３５０〜３９０℃の温度で熱
処理を行い表面電極を形成する工程を含むことを特徴と
するものである。 また、本発明の請求項３記載の半導体
装置の製造方法は、ＦＺ法により製造された高比抵抗シ
リコンウエハを基板とする半導体装置の製造方法におい
て、前記シリコンウエハ裏面に第１の不純物拡散層を形
成する工程と、熱処理により前記シリコンウエハ表面に
第２の不純物拡散層を形成する工程と、前記第２の不純
物拡散層表面に電極材料を蒸着して３５０〜３９０℃の
温度で熱処理を行い表面電極を形成する工程とを含むこ
とを特徴とするものである。
半導体装置の製造方法は、ＦＺ法により製造された高比
抵抗シリコンウエハを基板とする半導体装置の製造方法
であり、前記シリコンウエハ裏面に第１の不純物拡散層
を形成する工程と、酸素を含まない雰囲気中で且つ１０
００℃〜１２００℃の温度で熱処理を行い、前記第１の
不純物拡散層形成工程にて前記シリコンウエハ内に混入
した酸素ドナーを無効化するとともに前記シリコンウエ
ハ表面に第２の不純物拡散層を形成する工程とを含むこ
とを特徴とするものである。また、本発明の請求項２記
載の半導体装置の製造方法は、前記第２の不純物拡散層
表面に電極材料を蒸着して３５０〜３９０℃の温度で熱
処理を行い表面電極を形成する工程を含むことを特徴と
するものである。 また、本発明の請求項３記載の半導体
装置の製造方法は、ＦＺ法により製造された高比抵抗シ
リコンウエハを基板とする半導体装置の製造方法におい
て、前記シリコンウエハ裏面に第１の不純物拡散層を形
成する工程と、熱処理により前記シリコンウエハ表面に
第２の不純物拡散層を形成する工程と、前記第２の不純
物拡散層表面に電極材料を蒸着して３５０〜３９０℃の
温度で熱処理を行い表面電極を形成する工程とを含むこ
とを特徴とするものである。
【００１４】また、本発明の請求項４記載の半導体装置
の製造方法は、電極材料としてＡｌ−Ｓｉ材料を用いる
ことを特徴とするものである。
の製造方法は、電極材料としてＡｌ−Ｓｉ材料を用いる
ことを特徴とするものである。
【００１５】また、本発明の請求項５記載の半導体装置
は、上記の半導体装置の製造方法により製造されること
を特徴とするものである。
は、上記の半導体装置の製造方法により製造されること
を特徴とするものである。
【００１６】さらに、本発明の請求項６記載の半導体装
置は、該半導体装置はＰＩＮフォトダイオードであるこ
とを特徴とするものである。
置は、該半導体装置はＰＩＮフォトダイオードであるこ
とを特徴とするものである。
【００１７】
【発明の実施の形態】図１及び図２は本発明の一実施の
形態である半導体装置の製造方法及び半導体装置に関す
る図であり、図１は半導体装置の製造の各工程を示す略
断面図であり、図２は電極形成工程の処理温度と高比抵
抗層の比抵抗の関係を示すグラフである。
形態である半導体装置の製造方法及び半導体装置に関す
る図であり、図１は半導体装置の製造の各工程を示す略
断面図であり、図２は電極形成工程の処理温度と高比抵
抗層の比抵抗の関係を示すグラフである。
【００１８】図１において、図１（ａ）〜（ｄ）は本発
明の一実施の形態である半導体装置の製造の各工程を示
す略断面図であり、（工程１）〜（工程４）に分けて、
順次説明する。
明の一実施の形態である半導体装置の製造の各工程を示
す略断面図であり、（工程１）〜（工程４）に分けて、
順次説明する。
【００１９】（工程１）図１（ａ）において、ＦＺ法に
より製造された比抵抗数千Ωｃｍ程度のシリコンウエハ
１０の裏面に高濃度のｎ型不純物を拡散し、カソードと
して使用される低比抵抗層１３を作成した図であり、１
１は高比抵抗層であり、使用したＦＺ法の高比抵抗シリ
コンウエハ１０に基づく層である。この工程で、高比抵
抗層１１の比抵抗の値は当初の比抵抗数千Ωｃｍ程度が
数百Ωｃｍ程度に低下している。次に、高比抵抗層１１
の表面に１１００℃程度の温度で水蒸気（Ｈ2Ｏ）によ
るスチーム酸化法により二酸化ケイ素（ＳｉＯ2）の酸
化膜１４を形成する。裏面にも二酸化ケイ素の酸化膜が
形成されるが、これは後の工程で除去されるので図示し
ていない。
より製造された比抵抗数千Ωｃｍ程度のシリコンウエハ
１０の裏面に高濃度のｎ型不純物を拡散し、カソードと
して使用される低比抵抗層１３を作成した図であり、１
１は高比抵抗層であり、使用したＦＺ法の高比抵抗シリ
コンウエハ１０に基づく層である。この工程で、高比抵
抗層１１の比抵抗の値は当初の比抵抗数千Ωｃｍ程度が
数百Ωｃｍ程度に低下している。次に、高比抵抗層１１
の表面に１１００℃程度の温度で水蒸気（Ｈ2Ｏ）によ
るスチーム酸化法により二酸化ケイ素（ＳｉＯ2）の酸
化膜１４を形成する。裏面にも二酸化ケイ素の酸化膜が
形成されるが、これは後の工程で除去されるので図示し
ていない。
【００２０】（工程２）図１（ｂ）において、酸化膜１
４の表面にフォトレジストを塗布し、これをフォトマス
クとしてｐ型拡散層１５の予定領域表面の酸化膜１４を
除去し、酸化膜をマスクとして９００℃前後の温度で、
三臭化ホウ素（ＢＢｒ3）と窒素（Ｎ2）ガスと酸素（Ｏ
2）ガスとの雰囲気中で拡散（プレデポジションする工
程）した後、酸化膜１４を再び形成して、酸素ガスを含
まないＮ2ガス雰囲気中での１０００℃以上好ましくは
１１００℃〜１２００℃程度の熱処理（ドライブインす
る工程）により、アノードとして使用されるｐ型拡散層
１５を形成する。熱処理のとき、雰囲気中には酸素を含
んでいないのでシリコンウエハーに含まれている酸素原
子が放出されやすく、酸素ドナー準位の量を減少させる
ことができる。
４の表面にフォトレジストを塗布し、これをフォトマス
クとしてｐ型拡散層１５の予定領域表面の酸化膜１４を
除去し、酸化膜をマスクとして９００℃前後の温度で、
三臭化ホウ素（ＢＢｒ3）と窒素（Ｎ2）ガスと酸素（Ｏ
2）ガスとの雰囲気中で拡散（プレデポジションする工
程）した後、酸化膜１４を再び形成して、酸素ガスを含
まないＮ2ガス雰囲気中での１０００℃以上好ましくは
１１００℃〜１２００℃程度の熱処理（ドライブインす
る工程）により、アノードとして使用されるｐ型拡散層
１５を形成する。熱処理のとき、雰囲気中には酸素を含
んでいないのでシリコンウエハーに含まれている酸素原
子が放出されやすく、酸素ドナー準位の量を減少させる
ことができる。
【００２１】（工程３）図１（ｃ）において、酸化膜１
４の表面にフォトレジストを塗布し、これをフォトマス
クとしてｎ+型層予定領域表面の酸化膜１４を取り除
き、１０００℃の温度でオキシ塩化リン（ＰＯＣｌ3）
とＮ2ガスとＯ2ガスとの雰囲気中で拡散後、酸化膜１４
を再び形成して、８００℃の温度でＮ2の雰囲気中での
熱処理でチップ周辺にチャンネルストッパとなるｎ+型
層１６を形成する。この酸素を含まないＮ2の雰囲気中
での８００℃の温度での熱処理は酸素ドナー準位の量の
減少にあまり寄与しないが、これは温度が８００℃と１
０００℃よりも低い温度であるためと推測される。
４の表面にフォトレジストを塗布し、これをフォトマス
クとしてｎ+型層予定領域表面の酸化膜１４を取り除
き、１０００℃の温度でオキシ塩化リン（ＰＯＣｌ3）
とＮ2ガスとＯ2ガスとの雰囲気中で拡散後、酸化膜１４
を再び形成して、８００℃の温度でＮ2の雰囲気中での
熱処理でチップ周辺にチャンネルストッパとなるｎ+型
層１６を形成する。この酸素を含まないＮ2の雰囲気中
での８００℃の温度での熱処理は酸素ドナー準位の量の
減少にあまり寄与しないが、これは温度が８００℃と１
０００℃よりも低い温度であるためと推測される。
【００２２】（工程４）図１（ｄ）において、ｐ型拡散
層１５の表面の酸化膜１４の一部に電極を形成するため
の穴を設ける。次に微量のケイ素（Ｓｉ）を含んだアル
ミニウム（Ａｌ）材料（Ａｌ−Ｓｉ）を上部全面に蒸着
した後、エッチングして所定の電極パターンを形成す
る。更に低比抵抗層１３に対応する面に金（Ａｕ）等の
電極材料を蒸着する。次に、３５０〜３９０℃の温度で
最終熱処理を行い、ｐ型拡散層１５のアルミニウム材料
はＡｌ−Ｓｉ電極１７となり、裏面の金等の電極材料は
裏面電極１８となる。次に、ｎ+型層１６の露出部でダ
イシングを行い、所定の寸法に裁断される。電極形成時
の温度を３５０〜３９０℃と４００℃未満の低い温度で
最終熱処理を行うことができたのは、従来のＡｉ電極材
料に代わって、Ａｌ−Ｓｉ材料を採用したためである。
層１５の表面の酸化膜１４の一部に電極を形成するため
の穴を設ける。次に微量のケイ素（Ｓｉ）を含んだアル
ミニウム（Ａｌ）材料（Ａｌ−Ｓｉ）を上部全面に蒸着
した後、エッチングして所定の電極パターンを形成す
る。更に低比抵抗層１３に対応する面に金（Ａｕ）等の
電極材料を蒸着する。次に、３５０〜３９０℃の温度で
最終熱処理を行い、ｐ型拡散層１５のアルミニウム材料
はＡｌ−Ｓｉ電極１７となり、裏面の金等の電極材料は
裏面電極１８となる。次に、ｎ+型層１６の露出部でダ
イシングを行い、所定の寸法に裁断される。電極形成時
の温度を３５０〜３９０℃と４００℃未満の低い温度で
最終熱処理を行うことができたのは、従来のＡｉ電極材
料に代わって、Ａｌ−Ｓｉ材料を採用したためである。
【００２３】以上の工程により、ｐ型拡散層１５はＰ層
として作用し、高比抵抗層１１はＩ層として作用し、ｎ
型不純物を拡散した低比抵抗層１３はＮ層として作用し
て、ＰＩＮフォトダイオードとして使用される半導体装
置２０を得ることができる。ｐ型拡散層１５に光が当た
ることにより、カソード電極である裏面電極１８から、
アノード電極であるＡｌ−Ｓｉ電極へ電流を流すことが
でき、受光素子として機能する。
として作用し、高比抵抗層１１はＩ層として作用し、ｎ
型不純物を拡散した低比抵抗層１３はＮ層として作用し
て、ＰＩＮフォトダイオードとして使用される半導体装
置２０を得ることができる。ｐ型拡散層１５に光が当た
ることにより、カソード電極である裏面電極１８から、
アノード電極であるＡｌ−Ｓｉ電極へ電流を流すことが
でき、受光素子として機能する。
【００２４】図１に示す工程によれば１０００℃〜１２
００℃の熱処理工程（ドライブインする工程）のに、酸
素ドナーが活性化する４００℃〜６００℃の温度による
処理工程を経ないため、高比抵抗層（Ｉ層）の比抵抗が
低下することなく高性能の半導体装置を得ることができ
る。
００℃の熱処理工程（ドライブインする工程）のに、酸
素ドナーが活性化する４００℃〜６００℃の温度による
処理工程を経ないため、高比抵抗層（Ｉ層）の比抵抗が
低下することなく高性能の半導体装置を得ることができ
る。
【００２５】図２は電極形成工程の最終熱処理温度と高
比抵抗層（Ｉ層）１１の比抵抗の関係を示すグラフであ
る。４００℃を境にして比抵抗が急激に下がっているこ
とがわかる。縦軸の単位は明記されていないが、最終熱
処理温度が４００℃未満の領域での比抵抗の値は５００
℃の比抵抗の値の約１０倍程度以上の値である。
比抵抗層（Ｉ層）１１の比抵抗の関係を示すグラフであ
る。４００℃を境にして比抵抗が急激に下がっているこ
とがわかる。縦軸の単位は明記されていないが、最終熱
処理温度が４００℃未満の領域での比抵抗の値は５００
℃の比抵抗の値の約１０倍程度以上の値である。
【００２６】また、図１にはＰＩＮフォトダイオードと
して使用される半導体装置について説明したが、他の半
導体装置例えば、比抵抗が４０Ωｃｍ以上のシリコンウ
エハから製造されるパワートランジスタ等の半導体装置
の品質を安定にも有効な製造方法である。従って、本発
明はＦＺ法により製造された比抵抗４０Ωｃｍ〜数千Ω
ｃｍ程度のシリコンウエハ基板に適用できる半導体製造
方法及びその装置である。
して使用される半導体装置について説明したが、他の半
導体装置例えば、比抵抗が４０Ωｃｍ以上のシリコンウ
エハから製造されるパワートランジスタ等の半導体装置
の品質を安定にも有効な製造方法である。従って、本発
明はＦＺ法により製造された比抵抗４０Ωｃｍ〜数千Ω
ｃｍ程度のシリコンウエハ基板に適用できる半導体製造
方法及びその装置である。
【００２７】
【表１】
【００２８】表１は半導体装置としてＰＩＮフォトダイ
オードについて、本発明による半導体装置と従来例の半
導体装置の高比抵抗層の値とＰＩＮフォトダイオードの
応答速度とを比較した表である。本発明では、高比抵抗
層の値が数千Ωｃｍで応答速度が数ＭＨｚであるのに対
し、従来例では、高比抵抗層の値が数百Ωｃｍで応答速
度が数百ｋＨｚと低い性能であり、ＰＩＮフォトダイオ
ードの応答速度が向上していることがわかる。
オードについて、本発明による半導体装置と従来例の半
導体装置の高比抵抗層の値とＰＩＮフォトダイオードの
応答速度とを比較した表である。本発明では、高比抵抗
層の値が数千Ωｃｍで応答速度が数ＭＨｚであるのに対
し、従来例では、高比抵抗層の値が数百Ωｃｍで応答速
度が数百ｋＨｚと低い性能であり、ＰＩＮフォトダイオ
ードの応答速度が向上していることがわかる。
【００２９】
【発明の効果】本発明の請求項１記載の半導体装置の製
造方法によれば、熱処理のとき、雰囲気中には酸素を含
んでいないのでシリコンウエハーに含まれている酸素原
子が放出されやすく、シリコンウエハ中の酸素ドナーの
量を減少させることができるので高比抵抗層の抵抗を高
く保つことができ、特性の優れた半導体装置を得ること
ができる製造方法である。また、本発明の請求項２，３
記載の半導体装置の製造方法によれば、表面電極を形成
するときの熱処理温度が４００℃未満なので、このとき
酸素ドナーが活性化せず、高比抵抗層の比抵抗が低下す
ることなく高性能の半導体装置を得ることができる。
造方法によれば、熱処理のとき、雰囲気中には酸素を含
んでいないのでシリコンウエハーに含まれている酸素原
子が放出されやすく、シリコンウエハ中の酸素ドナーの
量を減少させることができるので高比抵抗層の抵抗を高
く保つことができ、特性の優れた半導体装置を得ること
ができる製造方法である。また、本発明の請求項２，３
記載の半導体装置の製造方法によれば、表面電極を形成
するときの熱処理温度が４００℃未満なので、このとき
酸素ドナーが活性化せず、高比抵抗層の比抵抗が低下す
ることなく高性能の半導体装置を得ることができる。
【００３０】また、本発明の請求項４記載の半導体装置
の製造方法によれば、電極材料としてＡｌ−Ｓｉ材料を
用いるので、表面電極形成時の熱処理温度として４００
℃未満の温度で電極を形成する工程を含む製造方法を得
ることができる。
の製造方法によれば、電極材料としてＡｌ−Ｓｉ材料を
用いるので、表面電極形成時の熱処理温度として４００
℃未満の温度で電極を形成する工程を含む製造方法を得
ることができる。
【００３１】また、本発明の請求項５記載の半導体装置
によれば、上記の半導体装置の製造方法により製造され
るので、特性の優れた半導体装置を得ることができる。
によれば、上記の半導体装置の製造方法により製造され
るので、特性の優れた半導体装置を得ることができる。
【００３２】さらに、本発明の請求項６記載の半導体装
置によれば、該半導体装置はＰＩＮフォトダイオードで
あるので、応答速度の速い高性能のＰＩＮフォトダイオ
ードを得ることができる。
置によれば、該半導体装置はＰＩＮフォトダイオードで
あるので、応答速度の速い高性能のＰＩＮフォトダイオ
ードを得ることができる。
【図１】本発明の一実施の形態である半導体装置の製造
方法の各工程を示す略断面図である。
方法の各工程を示す略断面図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法における電極形成工程の処理温度と高比抵抗層の比
抵抗の関係を示すグラフである。
方法における電極形成工程の処理温度と高比抵抗層の比
抵抗の関係を示すグラフである。
【図３】従来例の半導体装置の製造方法の各工程を示す
略断面図である。
略断面図である。
【図４】従来例の半導体装置の製造方法である図３の各
工程における高比抵抗層の比抵抗ρの値を示すグラフで
ある。
工程における高比抵抗層の比抵抗ρの値を示すグラフで
ある。
１０ シリコンウエハ
１１ 高比抵抗層
１３ 低比抵抗層
１４ 酸化膜
１５ ｐ型拡散層
１６ ｎ+型層
１７ Ａｌ−Ｓｉ電極
２０ 半導体装置
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 31/10
Claims (6)
- 【請求項１】 ＦＺ法により製造された高比抵抗シリコ
ンウエハを基板とする半導体装置の製造方法において、
前記シリコンウエハ裏面に第１の不純物拡散層を形成す
る工程と、酸素を含まない雰囲気中で且つ１０００℃〜
１２００℃の温度で熱処理を行い、前記第１の不純物拡
散層形成工程にて前記シリコンウエハ内に混入した酸素
ドナーを無効化するとともに前記シリコンウエハ表面に
第２の不純物拡散層を形成する工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記第２の不純物拡散層表面に電極材料を蒸着
して３５０〜３９０℃の温度で熱処理を行い表面電極を
形成する工程を含むことを特徴とする半導体装置の製造
方法。 - 【請求項３】 ＦＺ法により製造された高比抵抗シリコ
ンウエハを基板とする半導体装置の製造方法において、
前記シリコンウエハ裏面に第１の不純物拡散層を形成す
る工程と、熱処理により前記シリコンウエハ表面に第２
の不純物拡散層を形成する工程と、前記第２の不純物拡
散層表面に電極材料を蒸着して３５０〜３９０℃の温度
で熱処理を行い表面電極を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項４】 請求項２または３記載の半導体装置の製
造方法において、電極材料としてＡｌ−Ｓｉ材料を用い
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１から４のいずれか１項に記載の
半導体装置の製造方法により製造されることを特徴とす
る半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、該
半導体装置はＰＩＮフォトダイオードであることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34916296A JP3402976B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34916296A JP3402976B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190040A JPH10190040A (ja) | 1998-07-21 |
| JP3402976B2 true JP3402976B2 (ja) | 2003-05-06 |
Family
ID=18401895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34916296A Expired - Fee Related JP3402976B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402976B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4862207B2 (ja) * | 1999-11-26 | 2012-01-25 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-12-27 JP JP34916296A patent/JP3402976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190040A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3379584A (en) | Semiconductor wafer with at least one epitaxial layer and methods of making same | |
| US3473976A (en) | Carrier lifetime killer doping process for semiconductor structures and the product formed thereby | |
| JPS60175453A (ja) | トランジスタの製造方法 | |
| JP3402976B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3109566B2 (ja) | 半導体装置の評価方法 | |
| JPH0330291B2 (ja) | ||
| JPH05211232A (ja) | 半導体装置 | |
| JPS6132545A (ja) | 半導体集積回路の製造方法 | |
| JPS60137036A (ja) | 半導体集積回路の製造方法 | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPH01268023A (ja) | 半導体装置の製造方法 | |
| JPS60194538A (ja) | 半導体装置 | |
| JPH03152935A (ja) | 半導体装置の製造方法 | |
| JPS58168227A (ja) | 半導体装置 | |
| JPH02191377A (ja) | 可変容量ダイオード素子 | |
| JPS583395B2 (ja) | 感温半導体素子 | |
| JPS60140759A (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS61202464A (ja) | 半導体装置の製造方法 | |
| JPS5890775A (ja) | 半導体装置の製造方法 | |
| JPH0612763B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6248902B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |