JP2006344839A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006344839A JP2006344839A JP2005170238A JP2005170238A JP2006344839A JP 2006344839 A JP2006344839 A JP 2006344839A JP 2005170238 A JP2005170238 A JP 2005170238A JP 2005170238 A JP2005170238 A JP 2005170238A JP 2006344839 A JP2006344839 A JP 2006344839A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- diode
- junction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 ダイオードを備えた半導体装置の製造コストを低減させる。
【解決手段】 半導体基板2と、半導体基板2の主面上に形成されたエピタキシャル層3と、エピタキシャル層3に形成されたN型の半導体層4aおよびP型の半導体層5と、半導体層4aと半導体層5との間に形成されたPN接合面6とを有する。エッチングにより半導体基板2の表面を凹凸状に形成し、半導体基板2の主面上でエピタキシャル成長することにより表面が凹凸状のエピタキシャル層3を形成し、N型およびP型の不純物をエピタキシャル層3の表面からイオン注入することにより形成された半導体層4aおよび半導体層5のPN接合面6を凹凸状に形成する。
【選択図】 図1
【解決手段】 半導体基板2と、半導体基板2の主面上に形成されたエピタキシャル層3と、エピタキシャル層3に形成されたN型の半導体層4aおよびP型の半導体層5と、半導体層4aと半導体層5との間に形成されたPN接合面6とを有する。エッチングにより半導体基板2の表面を凹凸状に形成し、半導体基板2の主面上でエピタキシャル成長することにより表面が凹凸状のエピタキシャル層3を形成し、N型およびP型の不純物をエピタキシャル層3の表面からイオン注入することにより形成された半導体層4aおよび半導体層5のPN接合面6を凹凸状に形成する。
【選択図】 図1
Description
本発明は、半導体装置およびその製造技術に関し、特に、ダイオードを備えた半導体装置に適用して有効な技術に関するものである。
特許文献1には、基板にトレンチを形成して、そのトレンチ内にPN接合を形成して、多段のPN接合ダイオード構造を形成する構造が開示されている。
特許文献2には、基板にトレンチを形成して、そのトレンチ下にPN接合を形成して、高圧のダイオードを形成する構造が開示されている。
特開平10−294475号公報
特開平11−204804号公報
本発明者は、ダイオードを備えた半導体装置について検討している。図8は、本発明者が検討したダイオード101を模式的に示す断面図であり、PN接合ダイオードが示されている。図9は、ダイシング前のウェハ状態のダイオード101を模式的に示す要部平面図である。
図8に示すように、ダイオード101は、次のように構成されている。厚さが例えば100μm程度の例えばN++型のシリコン(Si)からなる半導体基板2には、例えばN−型のエピタキシャル層3が形成されている。エピタキシャル層3には、例えばN+型の半導体層4およびP+型の半導体層5が形成されている。このN+型の半導体層4は、PN接合部6を形成する半導体層4aと、ガードリング4bとを構成する。
また、半導体層4aと半導体層5の境界面には、PN接合面(PN接合部)6がプレーナー(平面)状に形成されている。すなわち、ダイオード101は、PN接合部6がプレーナー状の構造(プレーナー構造)から構成されている。
また、半導体基板2の主面には、半導体層5を露出するコンタクト孔7を有する例えば酸化シリコン(SiO2)からなる絶縁膜8が形成されている。半導体基板2の主面およびその主面と反対の裏面には、それぞれ表面電極9および裏面電極10が形成され、表面電極9が半導体層5と、裏面電極10が半導体基板2と電気的に接続されている。
このような構造のダイオード101は、図9に示すように、N++型の半導体基板1となるウェハ(半導体ウェハ)11からダイシングにより切り出されたチップ状態で示されている。このウェハ11には、ダイオード101が形成される複数のチップ領域12、および、それら複数のチップ領域12を区画し、ダイシングされるスクライブ領域13が配置されている。
ところで、ダイオードを備えた半導体装置においては、製造コストの低減が求められている。このため、例えば1枚のウェハから取れるチップの数を増加することでダイオードのコストを低減することが考えられる。そこで、本発明者は、図8に示したようなプレーナー構造のダイオードにおいて、例えばガードリングの縮小化によるチップシュリンク、スクライブ領域の縮小化などの対策を行うことで、ダイオードの製造コストを低減してきた。すなわち、ダイオードを備えた半導体装置のチップ単価を低減するために、チップシュリンクなどでチップの取得数を増加することで対策してきた。
しかしながら、ダイオードを備えた半導体装置のコスト競争がさらに激しくなってきている。そのため、同一の耐圧特性のダイオードを製造する場合、耐圧特性に最も影響を与えるPN接合部の構造が、プレーナー構造のダイオードではチップシュリンクすることは難しい。
本発明の目的は、半導体装置に関し、特に、ダイオードを備えた半導体装置の製造コストを低減させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、半導体基板と、前記半導体基板の主面上に形成されたエピタキシャル層と、前記エピタキシャル層に形成された第1導電型の第1半導体層、および、第2導電型の第2半導体層と、前記第1半導体層と第2半導体層との間に形成されたPN接合面とを有するダイオードを備え、前記PN接合面が、凹凸状である。
本発明による半導体装置の製造方法は、(a)エッチングにより、半導体基板の表面を凹凸状に形成する工程、(b)前記半導体基板の主面上でエピタキシャル成長することにより、表面が凹凸状のエピタキシャル層を形成する工程、(c)第1および第2導電型の不純物を、前記エピタキシャル層の表面からイオン注入することによりそれぞれ形成された第1および第2半導体層により、凹凸状のPN接合面を形成する工程を有する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
チップの取得数向上によって、ダイオードを備えた半導体装置の製造コストを低減することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本発明の実施の形態1で示すダイオードを備えた半導体装置について図1〜図6により説明する。
本発明の実施の形態1で示すダイオードを備えた半導体装置について図1〜図6により説明する。
まず、本実施の形態1のダイオードの構造について説明する。図1は、本発明の実施の形態1のダイオード1を模式的に示す断面図であり、PN接合ダイオードが示されている。
図1に示すように、ダイオード1は、次のように構成されている。厚さが例えば100μm程度の例えばN++型のシリコン(Si)からなる半導体基板2には、例えばN−型のエピタキシャル層3が形成されている。この半導体基板2は、比抵抗が例えば数mΩ・cmであり、不純物濃度が例えば1×1018〜1×1019個/cm3程度である。また、エピタキシャル層3は、比抵抗が例えば数Ω・cm程度であり、不純物濃度が例えば1×1015〜1×1016個/cm3程度である。
また、エピタキシャル層3には、例えばN+型(第1導電型)の半導体層(第1半導体層)4およびP+型(第2導電型)の半導体層(第2半導体層)5が形成されている。このN+型の半導体層4は、PN接合部6を形成する半導体層4aと、ガードリング4bとを構成する。この半導体層4は、不純物濃度が例えば1×1012〜1×1014個/cm2程度である。また、半導体層5は、不純物濃度が例えば1×1015〜1×1016個/cm2程度である。
また、半導体層4aと半導体層5の境界面には、PN接合部(PN接合面)6が凹凸状に形成されている。すなわち、ダイオード1は、PN接合部6が凹凸状の構造から構成されている。PN接合部6が凹凸状の構造となるには、まず、表面が凹凸(段差)状の半導体基板2上でエピタキシャル成長させて、その表面が凹凸状となるエピタキシャル層3を形成する。次いで、凹凸状のエピタキシャル層3の表面から例えばイオン注入によって形成された半導体層4aおよび半導体層5は、その境界面に、PN接合部(PN接合面)6を凹凸状に形成して、PN接合部6が凹凸状の構造とする。この凹凸の大きさは、例えば5μm程度を例示することができる。なお、凹凸の大きさが大きい場合は、製造することが困難となるので、1μm〜10μm程度が好ましい。
また、半導体基板2の主面には、半導体層5を露出するコンタクト孔7を有する例えば酸化シリコン(SiO2)からなる絶縁膜8が形成されている。半導体基板2の主面およびその主面と反対の裏面には、それぞれ表面電極9および裏面電極10が形成され、表面電極9が半導体層5と、裏面電極10が半導体基板2と電気的に接続されている。この面電極9および裏面電極10は、例えばAl(アルミニウム)−Si(シリコン)からなる。
このような構造のダイオード1は、前記図9に示したように、N++型のシリコン基板1となるウェハ(半導体ウェハ)11からダイシングにより切り出されたチップ状態で示されている。このウェハ11には、ダイオード1が形成される複数のチップ領域12、および、それら複数のチップ領域12を区画し、ダイシングされるスクライブ領域13が配置されている。
本実施の形態1のダイオード1および前記本発明者が検討したダイオード101(図8参照)のチップサイズを同一とした場合、ダイオード1ではPN接合部6が凹凸状になっていることから、本実施の形態1のダイオード1のPN接合面積が、本発明者が検討したダイオード101より大きい。また、このPN接合面積がダイオードの耐圧特性に関係するため、同一の耐圧特性のダイオードを製造する場合、同一のPN接合面積であればよい。すなわち、同一の耐圧特性のダイオードを製造する場合、本実施の形態1のダイオード1のチップサイズを、本発明者が検討したダイオード101より小さくすることができる。
また、本実施の形態1のダイオード1のチップサイズを小さくすることができるので、本発明者が検討したダイオード101と同一のサイズのウェハを用いた場合、本実施の形態1のダイオード1のチップを、本発明者が検討したダイオード101のチップより多く取得することができる。
また、本実施の形態1のダイオード1のチップサイズを小さくすることができる、すなわち、本実施の形態1のダイオード1のチップを多く取得することができるので、ダイオードを備えた半導体装置の製造コストを低減することができる。
このように本実施の形態1で示す凹凸状のPN接合部の構造を有するダイオードとすることで、本発明者が検討したプレーナー状のPN接合部の構造を有するダイオードより、チップシュリンクすることができる。これにより、半導体ウェハ1枚あたりのチップ取得数を向上することができ、チップ単価低減に有効となる。例えば5インチの半導体ウェハにおいて、プレーナー状のPN接合部6のダイオード101では、例えば10万個程度のチップ取得数であったが、凹凸状のPN接合部6のダイオード1では、例えば15万個程度のチップ取得数とすることができる。
次に、本発明の実施の形態1のダイオード1の製造工程について図2〜図6を用いて説明する。まず、図2に示すように、エッチングにより、半導体基板2の表面を凹凸状に形成した後、半導体基板2の主面上でエピタキシャル成長することにより、表面が凹凸状のエピタキシャル層3を形成する。
続いて、図3に示すように、半導体基板2の全面にレジストを塗布、硬化し、エッチングにより、一部のエピタキシャル層3の表面を露出したレジスト膜14を形成した後、例えばリン(P)、ヒ素(As)などのN型の不純物を、表面が露出しているエピタキシャル層3からイオン注入し、N+型の半導体層4を形成する。次いで、レジスト膜14を除去する。
続いて、図4に示すように、半導体基板2の全面にレジストを塗布、硬化し、エッチングにより、一部のエピタキシャル層3の表面を露出したレジスト膜15を形成した後、例えばボロン(B)などのP型の不純物を、表面が露出しているエピタキシャル層3からイオン注入し、P+型の半導体層4を形成する。次いで、レジスト膜15を除去する。
続いて、図5に示すように、例えばCVD(Chemical Vapor Deposition)法により、例えば酸化シリコン(SiO2)を半導体基板2の全面に堆積し、一部のエピタキシャル層3の表面を露出した絶縁膜8を形成する。すなわち、コンタクト孔7を有する絶縁膜8を形成する。
続いて、図6に示すように、半導体基板2の全面にレジストを塗布、硬化し、エッチングにより、一部のエピタキシャル層3の表面を露出したレジスト膜16を形成した後、例えばアルミニウム(Al)−シリコン(Si)などの金属材料からなる表面電極9を形成する。次いで、レジスト膜16を除去する。
続いて、例えば蒸着法によって、アルミニウム(Al)などの金属膜を半導体基板2の裏面に形成することにより、裏面電極9を形成し、半導体基板2を各チップにダイシングし、図1のダイオード1を得ることができる。
(実施の形態2)
本発明の実施の形態2で示すダイオードを備えた半導体装置について図8により説明する。図8は、本発明の実施の形態2で示すダイオード51を模式的に示す断面図であり、PN接合ダイオードが示されている。
本発明の実施の形態2で示すダイオードを備えた半導体装置について図8により説明する。図8は、本発明の実施の形態2で示すダイオード51を模式的に示す断面図であり、PN接合ダイオードが示されている。
図8に示すように、本実施の形態2では、表面がプレーナー状の半導体基板2を用いている点のみが、前記実施の形態1と異なる。すなわち、前記実施の形態1のダイオード1は表面が凹凸(段差)状の半導体基板2を有していた(図1参照)が、本実施の形態2のダイオード51は表面がプレーナー状の半導体基板2を有している。
本実施の形態2のダイオード51において、半導体層4aと半導体層5の境界面には、PN接合部(PN接合面)6が凹凸状に形成されている。すなわち、本実施の形態2のダイオード51は、PN接合部6が凹凸状の構造から構成されている。PN接合部6が凹凸状の構造となるのは、まず、表面がプレーナー状の半導体基板2上でエピタキシャル成長させてエピタキシャル層3を形成する。次いで、そのエピタキシャル層3の表面が凹凸(段差)状となるようにエッチングする。このため、凹凸状のエピタキシャル層3の表面から例えばイオン注入によって形成された半導体層4aおよび半導体層5は、その境界面に、PN接合部(PN接合面)6を凹凸状に形成することとなる。この凹凸の大きさは、例えば5μm程度を例示することができる。なお、凹凸の大きさが大きい場合は、製造することが困難となるので、1μm〜10μm程度が好ましい。また、その他の製造工程は、前記実施の形態1と同様である。
このように本実施の形態2で示す凹凸状のPN接合部の構造を有するダイオードとすることで、本発明者が検討したプレーナー状のPN接合部の構造を有するダイオードより、チップシュリンクすることができる。これにより、半導体ウェハ1枚あたりのチップ取得数を向上することができ、チップ単価低減に有効となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、ダイオードを備えた半導体装置について説明したが、PN接合部を有する例えばトランジスタなどを備えた半導体装置にも適用することができる。
また、例えば、前記実施の形態では、エピタキシャル層に形成された導電型の異なる2つの半導体層からPN接合部を形成したが、第1導電型のエピタキシャル層に、第1導電型とは異なる第2導電型の半導体層を形成してPN接合部を形成してもよい。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
1 ダイオード
2 半導体基板
3 エピタキシャル層
4 半導体層
4a 半導体層
4b ガードリング
5 半導体層
6 PN接合面(PN接合部)
7 コンタクト孔
8 絶縁膜
9 表面電極
10 裏面電極
11 ウェハ
12 チップ領域
13 スクライブ領域
14 レジスト膜
15 レジスト膜
16 レジスト膜
51 ダイオード
101 ダイオード
2 半導体基板
3 エピタキシャル層
4 半導体層
4a 半導体層
4b ガードリング
5 半導体層
6 PN接合面(PN接合部)
7 コンタクト孔
8 絶縁膜
9 表面電極
10 裏面電極
11 ウェハ
12 チップ領域
13 スクライブ領域
14 レジスト膜
15 レジスト膜
16 レジスト膜
51 ダイオード
101 ダイオード
Claims (5)
- 半導体基板と、
前記半導体基板の主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された第1導電型の第1半導体層および第2導電型の第2半導体層と、
前記第1半導体層と第2半導体層との間に形成されたPN接合面とを有するダイオードを備えた半導体装置であって、
前記PN接合面が、凹凸状であることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記PN接合面の凹凸の大きさは、1μm以上、10μm以下であることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記エピタキシャル層の表面が、凹凸状であることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板の主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された第1導電型の第1半導体層および第2導電型の第2半導体層と、
前記第1半導体層と第2半導体層との間に形成されたPN接合面とを有するダイオードを備えた半導体装置の製造方法であって、
(a)エッチングにより、前記半導体基板の表面を凹凸状に形成する工程、
(b)前記半導体基板の主面上でエピタキシャル成長することにより、表面が凹凸状の前記エピタキシャル層を形成する工程、
(c)前記第1および第2導電型の不純物を、前記エピタキシャル層の表面からイオン注入することによりそれぞれ形成された前記第1および第2半導体層により、凹凸状の前記PN接合面を形成する工程、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板と、
前記半導体基板の主面上に形成されたエピタキシャル層と、
前記エピタキシャル層に形成された第1導電型の第1半導体層および第2導電型の第2半導体層と、
前記第1半導体層と第2半導体層との間に形成されたPN接合面とを有するダイオードを備えた半導体装置の製造方法であって、
(a)前記半導体基板の主面上でエピタキシャル成長することにより、前記エピタキシャル層を形成する工程、
(b)エッチングにより、エピタキシャル層の表面を凹凸状に形成する工程、
(c)前記第1および第2導電型の不純物を、前記エピタキシャル層の表面からイオン注入することによりそれぞれ形成された前記第1および第2半導体層により、凹凸状の前記PN接合面を形成する工程、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170238A JP2006344839A (ja) | 2005-06-10 | 2005-06-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170238A JP2006344839A (ja) | 2005-06-10 | 2005-06-10 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006344839A true JP2006344839A (ja) | 2006-12-21 |
Family
ID=37641558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005170238A Pending JP2006344839A (ja) | 2005-06-10 | 2005-06-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006344839A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219538A (ja) * | 2015-05-18 | 2016-12-22 | トヨタ自動車株式会社 | ヘテロ接合半導体装置及びその製造方法 |
-
2005
- 2005-06-10 JP JP2005170238A patent/JP2006344839A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219538A (ja) * | 2015-05-18 | 2016-12-22 | トヨタ自動車株式会社 | ヘテロ接合半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103489863B (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
JP5517291B2 (ja) | 分離電圧の性能が向上したマイクロ電子アセンブリおよびその形成方法 | |
JP2002185019A (ja) | 半導体装置及びその製造方法 | |
JP2009206502A (ja) | メサ型半導体装置及びその製造方法 | |
JP2009283717A (ja) | 半導体装置の製造方法 | |
US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
TWI401807B (zh) | 台型半導體裝置及其製造方法 | |
US20230197788A1 (en) | Methods, devices, and systems related to forming semiconductor power devices with a handle substrate | |
JP2009295628A (ja) | 半導体装置の製造方法 | |
JP6291561B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6583485B2 (en) | Schottky diode | |
KR100532731B1 (ko) | 정전압 다이오드 및 그 제조방법 | |
JP2006310672A (ja) | 半導体装置の製造方法 | |
JP2021002548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006344839A (ja) | 半導体装置およびその製造方法 | |
JP2021093559A (ja) | 半導体装置 | |
JP4778176B2 (ja) | 半導体装置および製造方法 | |
JPS6246534A (ja) | ガラス被覆半導体チツプの製造方法 | |
JP6013817B2 (ja) | ジャンクションバリアショットキーダイオードの製造方法 | |
JP6861914B1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6856727B2 (ja) | 半導体装置 | |
US20220310821A1 (en) | Semiconductor mesa device formation method | |
JP2004335739A (ja) | 半導体ウェハ、半導体装置および半導体装置の製造方法 | |
JPH0244729A (ja) | 半導体素子の製造方法 |