JPH0738123A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0738123A
JPH0738123A JP6140464A JP14046494A JPH0738123A JP H0738123 A JPH0738123 A JP H0738123A JP 6140464 A JP6140464 A JP 6140464A JP 14046494 A JP14046494 A JP 14046494A JP H0738123 A JPH0738123 A JP H0738123A
Authority
JP
Japan
Prior art keywords
layer
partial
semiconductor device
partial layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6140464A
Other languages
English (en)
Other versions
JP3902674B2 (ja
Inventor
Vesna Biallas
ビアラス ヴェスナ
Herbert Goebel
ゲーベル ヘルベルト
Anton Mindl
ミンドル アントン
Richard Spitz
シュピッツ リヒャルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH0738123A publication Critical patent/JPH0738123A/ja
Application granted granted Critical
Publication of JP3902674B2 publication Critical patent/JP3902674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66098Breakdown diodes
    • H01L29/66106Zener diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 新規の半導体装置、特にダイオード及びその
製造方法を提供する。 【構成】 該半導体装置は、1つのp層(2)と2つの
異なった強度でドーピングされたn層(3,4)を有す
る。この場合、p層(2)と強度にドーピングされたn
層(3)との間のpn接合部は、完全にチップの内部に
あるようにチップ(1)内に配設されている。p層
(2)とn層(4)の間のpn接合部は、チップ(1)
はチップ(1)の外側領域は配設されている。 【効果】 この装置により、チップの外側に高い電界強
度が生ぜずかつ同時に良好に再現可能な特性が達成され
る。前記製造方法は、クリーンルームの外部でも実施す
ることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、請求項1の上位概念に
記載の半導体装置並びに請求項7及び9記載の該半導体
装置の製造方法に関する。
【0002】
【従来の技術】ドイツ国特許出願公開第4130247
号明細書から、pn接合を有する半導体装置が公知であ
る。しかしながら、この半導体装置の場合には、強度に
ドーピングされたp層と強度にドーピングされたn層と
の間のpn接合部は表面の近くにも配置されているか、
又は該pn接合は比較的高い費用をかけて回避されるに
すぎない。
【0003】
【発明の構成】それに対して請求項1記載の特徴部に記
載の特徴を有する本発明による半導体装置は、特に簡単
な手段で強度にドーピングされた領域間のpn接合部が
シリコンチップの内部に配設されるという利点を有す
る。従って、このようなpn接合部に生じる高い電界強
度を遮蔽するための手段を必要としない。請求項7及び
9記載の方法は、特に少ないかつコスト安の工程で上記
半導体装置の製造を可能にする。
【0004】請求項2〜6及び8記載の手段により、請
求項1並びに7及び9記載の半導体装置及びその製造方
法の有利な実施態様及び改良が可能である。全部で3つ
の部分層を有する第2の層を形成することにより、個々
の部分層のそれぞれが特殊な機能を果たすことができ
る。第1の層及び第3の層の相応するドーピングによ
り、特に半導体素子の特別に簡単な接触を行うことがで
きる。該半導体素子の構成は、第1の層、第2及び第3
の部分層がそれぞれ横断面全体にわたってかつ第1の部
分層が半導体チップに中央領域にのみ広がる場合が特に
簡単である。上側面の平滑な形成により、チップの特に
簡単手段での接触を行うことができる。中央領域にのみ
平滑な表面を有するチップは、特に簡単な手段で製造す
ることができる。
【0005】請求項7記載の製造方法は、クリーンルー
ムの外部でも特に簡単な手段で半導体装置の製造を可能
にする。この場合には、溝は選択的にエッチング又はソ
ーイングにより設けることができる。請求項9記載によ
れば、pn接合部の面積の精確な規定を唯一の露光工程
で可能にする方法が提供される。
【0006】
【実施例】第1図には、従来の技術の基づく半導体素
子、ダイオードが示されている。このダイオードの場合
には、半導体チップ100は2つの金属接続部105の
間に配置されている。金属接続部105と半導体チップ
100との間に、チップ100の金属被覆ないしはろう
層104が設けれられ、これはチップ100と金属接続
部105との電気及び機械的結合を保証する。チップ1
00はp層101及び2つの部分層102,103から
構成されたn層を有する。これらの2つの部分層によっ
て、弱くドーピングされた部分層102はp層101と
のpn接合部を形成する。p層101及び下方のn部分
層103のドーピングは、金属被覆104、ひいてはま
た接続部105に対する抵抗接触が保証されるような高
さに選択されている。上方のn部分層102のドーピン
グは、ダイオードの十分な遮断特性が保証されるように
選択されている。部分層102のための典型的ドーピン
グは、1014cm-3程度であり、かつより強度にドーピ
ングされた部分層103に関しては1020cm-3程度で
ある。その周辺領域で、シリコンチップ100は不動態
化層113で保護されている。この不動態化層113
は、例えばガラスろう又は適当なプラスチックからなっ
ていてもよい。この不動態化層113による保護は、特
に、pn接合部に強度の電圧低下、従って大きな電界強
度が生じるが故に必要である。
【0007】その際、このような電界強度に基づき、露
出するpn接合部が好ましくない粒子堆積又は外界媒体
との化学反応を生じる恐れがある。該電界強度はドーピ
ング物質濃度の関数である。部分層102の比較的低い
濃度により、本発明のダイオードにおいては電界強度は
比較的低くかつ層113による不動態化層は十分であ
る。
【0008】第2図には、別の実施例、即ちツェナーダ
イオード用の実施例を示す。該ツェナーダイオードは、
p層106と、標準的にドーピングされたn部分層10
7と、弱くドーピングされたn部分層108と、強度に
ドーピングされたn部分層109とから構成されてい
る。p層106及びn部分層108及び109のドーピ
ングは、ほぼ第1図から公知のドーピング、p層101
及びn部分層102及び103に相当する。n部分層1
07のドーピングは、1018cm-3程度である、従って
n部分層108とp部分層109のドーピングの間にあ
る。この場合、pn接合部はp層106と標準的にドー
ピングされたn部分層107の間に形成される。このn
部分層107の使用により、ツェナーダイオードの破壊
電圧を特に良好にかつ再現可能に調整することができ
る。しかしながら、この構造において問題であるのは、
今やpn接合部がシリコンチップの表面の比較的強度に
ドーピングされた領域の間に位置することである。従っ
て、このシリコンチップの上側面に、酸化珪素からなる
不動態化層112が設けられており、該不動態化層は更
に接続金属被覆110の下に配置されている。この装置
により、p層106とn部分層107の間に形成された
pn接合部の遮蔽が行われるので、このpn接合部の高
い電界強度はダイオードの特性を劣化することはあり得
ない。金属被覆110及び111の相応する接続部への
接続は、図1に類似した方法で行われる。
【0009】しかしながら、図2のダイオードにおいて
達成された、ダイオードの特性の改良は、このダイオー
ドを製造するために費用の増大を必要とする。即ちま
た、図1によるダイオードは、クリーンルームの外部で
製造することもできる。それというのも、如何なるリソ
グラフィー工程をも必要としないからである。それに対
して、図2によるダイオードの場合には、p層106、
不動態化層112及び金属被覆110の必要な構造化を
保証するために、クリーンルーム条件下で複数のリソグ
ラフィー工程を実施しなければならない。
【0010】本発明の第1実施例を図3に示す。この場
合には、該実施例はツェナーダイオードであり、該ツェ
ナーダイオードはp層2と、複数の部分層3,4及び5
からなるn層とから構成されている。この場合、p層2
のドーピングは、図2のp層106のドーピングに相当
し、かつn部分層3,4及び5のドーピングは図2のn
部分層107,108及び109のドーピングに相当す
る。シリコンチップ1の上側面と下側面に、それぞれ金
属被覆6が設けられており、該金属被覆によりダイオー
ドを接触させることができる。シリコンチップ1の上側
面は、その中央領域に平滑面を有し、一方周辺領域は下
がった段部7を有する。p層2はシリコンチップ1の上
側面を全面的にほぼ均一な厚さでカバーするので、チッ
プ1の表面の幾何学的構造はまたp層2のn部分層3な
いし4に対する境界面に相当する。p層2はそれぞれn
部分層3及びn部分層4を有するpn接合を形成する。
この場合、n部分層3は、シリコンチップ1の上側面の
平坦な中央領域の下にのみ形成されている。n部分層4
及び5は、それぞれチップ1の全横断面にわたって形成
されている。強度にドーピングされたn部分層5は、弱
くドーピングされたn部分層4だけと接触する。弱くド
ーピングされたn部分層4は、周辺領域でp層とかつチ
ップ1の中央領域の内部ではn部分層3と接触する。し
かしながら、n層3のドーピング量はn層4のドーピン
グ量よりも大であるので、ダイオードの特性は専らp層
2とn部分層3の間のpn接合部だけによって決まる。
シリコンチップ1の中央領域にのみn部分層が形成され
ているので、p層2とn部分層3の間のpn接合部はい
かなる位置でもシリコンチップ1の表面には接触しな
い。従って、シリコンチップ1の表面のいかなる位置に
も、遮蔽のために特別の手段が必要となるような高い電
界強度は生じない。p層2とn部分層4の間のpn接合
部は、n部分層4の低いドーピング濃度に基づき問題が
無い、それというのも極く小さい電界強度が発生するに
すぎないからである。
【0011】図4に、本発明のもう1つの実施例を示
す。この実施例も、p層12と、3つの部分層13,1
4及び15からなるn層とから構成されたツェーナーダ
イオードである。この場合には、p層12のドーピング
は、p層2のドーピングに相当し、n層13〜15のド
ーピングはn部分層3〜5のドーピングに相当する。シ
リコンチップ11の上側面及び下側面には、ダイオード
を接続するために役立つ金属被覆16が施されている。
p層12及びn部分層14及び15は、それぞれシリコ
ンチップ11の全横断面にわたって広がっている。n部
分層13はシリコンチップ11の中央部分にのみ形成さ
れているので、p層12とn部分層13の間に形成され
るpn接合部は専らシリコンチップ11の内部にありか
つ表面との接触部の何処にも存在しない。それに対し
て、p層12とn部分層14の間のpn接合部は、シリ
コンチップ11の周辺部に配置されかつ表面に接触す
る。しかし、低いドーピング濃度に基づき、この表面に
位置するpn接合部は問題を生じない。
【0012】図2によるダイオードに比較して、図3及
び図4によるダイオードは僅かな工程で製造することが
できる。この場合特に、クリーンルームで実施すべき工
程の数を減らすことができる。図3及び図4においてそ
れぞれツェーナーダイオードが問題にされているにして
も、本発明による技術思想は、強度にドーピングされた
p層と、弱くドーピングされたn層が後で積層される強
度にドーピングされたn層との間にpn接合部を有する
別の半導体装置にも転用することができる。同様に、全
てのp層及びn層が互いに交換されている構成素子も可
能である。
【0013】図4によるダイオードを製造するには、ま
ず、弱くnドーピングしたシリコンウエーハから出発す
る。その場合には、該ドーピング物質濃度は、後でのn
部分層のドーピング物質濃度に相当する。例えば酸化に
よる、もう1つの工程で、ウエーハにマスキング層、例
えば酸化珪素を被覆する。写真工程により、このマスキ
ング層に窓を開ける。この窓により、n部分層13の幾
何学的寸法が決められる。それというのも、この窓を通
してn導電形のためのドーピング物質、例えば燐はウエ
ーハ内に導入されるからである。この導入は、例えばイ
ンプランテーション又はドーピング物質フィルムにより
行うことができる。次いで、ドーピング物質を拡散工程
でシリコンウエーハ中に侵入させ、その後マスキング層
を除去する。次いで、もう1つの工程で、ウエーハの上
側面にp導電形のためのドーピング物質、例えばホウ素
を、かつ背面n導電形のためのドーピング物質、例えば
燐をシリコンウエーハ内に侵入させかつ拡散させる。こ
の操作は特に簡単にフィルム拡散により行うことができ
る。この場合には、上側面にホウ素フィルムをかつ下側
面に燐フィルムを使用する。フィルム拡散の場合には、
ドーピング物質含有フィルムをシリコンウエーハに載
せ、かつフィルムとシリコンウエーハの結合体を一緒に
加熱する。今や、シリコンウエーハは層12,13,1
4及び15を有する多数のシリコン構造を有する。選択
的手段として、部分層15を部分層13と共にで製造
し、引き続きp層をエピタキシーにより施すこともでき
る。この酸化物を除去した後に、全面的に上側面と下側
面に金属被覆を施す。次いで、ソーイング又はノッチン
グ及び割りによりシリコンウエーハを分割することによ
り、図4に示されているように、多数のダイオード構造
物が生じる。この方法は特にコスト安である。それとい
うのも、マスキング層のホトリソグラフィー構造化だけ
をクリーンルーム内で行えばよいからである。他の全て
の工程は、クリーンルームの外で実施することができ
る。更に、フィルム拡散は、特にシリコンウエーハにお
いて両側から出発してそれぞれ異なったドーピング物質
を導入すれば、特にコスト安の操作法である。n部分層
13は比較的大きな構造体であるので、更に特に簡単
な、ひいてはコスト安の露光技術を使用することができ
る。
【0014】図3によるダイオードの製造を図5につき
説明する。出発点は、この場合もドーピング濃度が部分
層4のドーピング濃度に相当する弱くドーピングされた
nウエーハである。次いで、フィルム拡散により上側面
と下側面にnドーピング物質、例えば燐を導入し、拡散
させる。このこともフィルム拡散で行うのが有利であ
る。このようにして上側面に、そのドーピング濃度が部
分層3に相当する層を形成し、下側面に、そのドーピン
グ濃度が部分層5に相当する層を形成する。この場合、
層のドーピング濃度は、フィルムのドーピング物質濃度
により決まる。次いで、上側面に分割線上にある溝22
を設け、該溝に沿ってシリコンウエーハを製造工程の終
了後に個々のシリコンチップに分割する。溝22は例え
ばソーイング又はエッチングにより設けることができ
る。次いで、更に加工する前に、場合により残留する粒
子を表面から除去するために、洗浄する。溝22を設け
た後に、上側面にpドーピング物質例えばホウ素を導入
する。同時に、有利である見なされる限り、下層5のド
ーピング物質濃度を高めることができる。pドーピング
物質の導入は、この場合もフィルム拡散により行う。こ
の拡散工程では、溝22の直ぐ近くのシリコン結晶内に
存在することがある、場合による欠陥が完治される。こ
の場合、溝22は、シリコンウエーハの上側のn層3を
完全に貫通し、層4に達する程の深さに形成されてい
る。p拡散により、シリコンウエーハの上層はp導電形
領域に変化せしめられる。この場合、このp層の厚さ
は、一般に表面上で、特にまた溝内でもほぼ同じであ
る。ところで、図5には、この工程後のシリコンウエー
ハの断面図が示されている。該図面から明らかなよう
に、今や2つの溝22ないしは2つの分割線の間にそれ
ぞれ図3によるダイオードのシリコン構造が存在する。
しかしながら、シリコンウエーハ20の分割前に、なお
金属被覆を全面的に上側面と下側面に施す。引き続き、
シリコンウエーハを図3による多数の個々のダイオード
に分割する。この分割は分割線21に沿って割るのが特
に簡単である。それというのも、溝22により目標割り
位置がシリコンウエーハ20内に設けられているからで
ある。更に、割る際の利点は、ソーイングの際金属被覆
から出発して側面に分散されるような、側面の金属粒子
による汚れが排除されることにある。特に、この方法に
おける利点は、全ての工程をクリーンルームの外で実施
することができることにある。図3によるダイオードを
製造するために、如何なるリソグラフィー工程を必要と
しない。更に、全ての工程は特にコスト安のフィルム拡
散で行われる。従って、個々のダイオード素子のコスト
を低く保つことができる。
【0015】弱くnドーピングした層4ないし14の厚
さにより、順方向電圧、即ち導電接続されたダイオード
におけるダイオードの抵抗は影響される。従って、順方
向電圧を低下させるために、この層を比較的薄く形成す
るのが望ましいこともある。そのためには、既に初期段
階で極めて厚い、強度にドーピングした層5,15を有
し、かつ比較的薄い、弱くドーピングした層4,14の
みを有するシリコンウエーハを使用することができる。
このようなシリコンウエーハの製造は、例えば強度にド
ーピングしたシリコンウエーハと弱くドーピングしたシ
リコンウエーハをボンディング法及び機械的後加工によ
り結合させることにより行う。次いで、このようなシリ
コンウエーハを図3及び図4によるダイオードを製造す
るために使用することができ、その際には次いで上側面
で必要である処理のみを実施する。
【図面の簡単な説明】
【図1】従来の技術による第1の半導体装置の断面図で
ある。
【図2】従来の技術による第2の半導体装置の断面図で
ある。
【図3】本発明による半導体装置の第1実施例の断面図
である。
【図4】本発明による半導体装置の第2実施例の断面図
である。
【図5】図3による半導体装置の製造方法を示す断面図
である。
【符号の説明】
1,11 半導体チップ、 2,12 第1の層(p
層)、 3,13 第1の部分層、 4,14 第2の
部分層、 5,15 第3の部分層、 6,16金属被
覆、 7 段部、 20 ウエーハ、 22 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘルベルト ゲーベル ドイツ連邦共和国 ロイトリンゲン シュ ピッツエッカーヴェーク 27 (72)発明者 アントン ミンドル ドイツ連邦共和国 チュービンゲン ベッ クマンヴェーク 19−1 (72)発明者 リヒャルト シュピッツ ドイツ連邦共和国 ロイトリンゲン レー マーシュタインシュトラーセ 56

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電形の第1の層(2,12)
    と、該導電性形と反対の導電形の第2の層とから構成さ
    れた、周辺領域を有するチップ(1,11)として形成
    された、pn接合を有する半導体装置であって、前記第
    2の層が少なくとも2つの部分層(3,4,13,1
    4)からなっているものにおいて、第1の部分層(3,
    13)が第1のドーピング物質濃度を有し、、第2の部
    分層(4,14)が、第1のドーピング物質濃度よりも
    低い第2のドーピング物質濃度を有し、両者の部分層
    (3,4,13,14)が第1の層(2,12)とpn
    接合を形成し、第1の層(2,12)と第1の部分層
    (3,13)とのpn接合部が専らチップ(1,11)
    の内部に形成されかつ第1の層(2,12)と第2の部
    分層(4,14)の間のpn接合部がチップ(1,1
    1)の周辺領域に形成されていることを特徴とする、半
    導体装置。
  2. 【請求項2】 第3の部分層(5,15)が設けられて
    おり、該部分層が第2の部分層(4,14)と結合され
    ている、請求項1記載の半導体装置。
  3. 【請求項3】 第1の層(2,12)と結合され金属被
    覆(6,16)が施されかつ第3の部分層(5,15)
    と結合された金属被覆(6,16)が施されており、第
    1の層(2,12)と第3の部分層(5,15)の濃度
    は、第1の層(2,12)及び第3の部分層(5,1
    5)とそれぞれの金属化層(6,16)との間の抵抗接
    触が保証されるように選択されている、請求項2記載の
    半導体装置。
  4. 【請求項4】 第1の層(2,12)が半導体チップ
    (1,11)の全横断面にわたって広がりかつ最上の層
    として形成されており、第1の層(2,12)の下に第
    1の部分層(3,13)がチップ(1,11)の中心領
    域に形成され、第1の層(2,12)及び第1の部分層
    (3,13)の下に第2の部分層(4,14)がチップ
    (1,11)の全横断面にわたって広がり、かつ第2の
    部分層(4,14)の下に第3の部分層(5,15)が
    チップ(1,11)の全横断面にわたって広がってい
    る、請求項2又は3記載の半導体装置。
  5. 【請求項5】 チップ(11)の上側面が平滑な面とし
    て形成されている、請求項4記載の半導体装置。
  6. 【請求項6】 チップ(1)の上側面が中心領域で平滑な
    面として及び周辺領域で下がった段部(7)として形成
    されている、請求項4記載の半導体装置。
  7. 【請求項7】 半導体装置を製造する方法において、第
    1の上方部分層(3)、その下にある第2の部分層
    (4)及び更にその下にある部分層(5)を有し、その
    際全ての部分層(3,4,5)が同じ導電形を有し、か
    つ第1の部分層(3)のドーピング物質濃度が第2の部
    分層(4)のドーピング部分層濃度よりも大でありるウ
    エーハ(20)を製造し、 ウエーハ(20)の上側面に、第1の部分層(3)を貫
    通して第2の部分層(4)に達する溝(22)を設け、 ウエーハ(20)の上側面に、第1の層(2)及び第1
    の部分層(3)の導電形を変化させるドーピング物質を
    導入し、 ウエーハ(20)の上側面及び下側面に金属膜(5)を
    被覆し、 該ウエーハを設けられた溝(22)に沿って個々のチッ
    プに分割することを特徴とする、半導体装置の製造方
    法。
  8. 【請求項8】 溝(22)をソーイング又はエッチング
    法により設ける、請求項8記載の製造方法。
  9. 【請求項9】 半導体装置を製造する方法において、 シリコンウエーハの表面に、シリコンウエーハと同じ導
    電形を有し、但し高いドーピング物質濃度を有する領域
    を設け、 析出又はドーピングにより、該ウエーハの表面に反対の
    導電形の層を製造し、 ウエーハの下側面に、該ウエーハと同じ導電形を有する
    第3の層を製造し、その際この層の製造は前記工程の1
    つの前又は間に行うことができ、 ウエーハの上側面及び下側面を金属で被覆し、かつ個々
    のチップに分割し、その際分割線は高いドーピング物質
    濃度の領域に設けることを特徴とする、半導体装置の製
    造方法。
JP14046494A 1993-06-23 1994-06-22 半導体装置の製造方法 Expired - Lifetime JP3902674B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4320780.4 1993-06-23
DE4320780A DE4320780B4 (de) 1993-06-23 1993-06-23 Halbleiteranordnung und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
JPH0738123A true JPH0738123A (ja) 1995-02-07
JP3902674B2 JP3902674B2 (ja) 2007-04-11

Family

ID=6490978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14046494A Expired - Lifetime JP3902674B2 (ja) 1993-06-23 1994-06-22 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5541140A (ja)
JP (1) JP3902674B2 (ja)
DE (1) DE4320780B4 (ja)
FR (1) FR2707041A1 (ja)
IT (1) IT1270220B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502115A (ja) * 1998-01-21 2002-01-22 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ダイオードの製造方法
JP2003509850A (ja) * 1999-09-08 2003-03-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体構成素子およびその製造方法
JP2005512328A (ja) * 2001-12-04 2005-04-28 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 1つのpn接合を備えた半導体装置および半導体基体の製造方法
JP2008526036A (ja) * 2004-12-29 2008-07-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウエハーから半導体チップを製造する方法
WO2008136409A1 (ja) * 2007-04-26 2008-11-13 The Kansai Electric Power Co., Inc. 炭化珪素ツェナーダイオード
JP4778176B2 (ja) * 1999-08-12 2011-09-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置および製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538853A1 (de) * 1995-10-19 1997-04-24 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE10057612B4 (de) * 2000-11-21 2012-03-08 Infineon Technologies Ag Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE10065525B4 (de) * 2000-12-28 2006-07-20 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleiteranordnung mit einem PN-Übergang
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
AU2002351686B2 (en) 2002-01-15 2008-04-10 Robert Bosch Gmbh Semiconductor arrangement comprising a pn-transition and method for producing a semiconductor arrangement
US6981759B2 (en) * 2002-04-30 2006-01-03 Hewlett-Packard Development Company, Lp. Substrate and method forming substrate for fluid ejection device
US6554403B1 (en) 2002-04-30 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate for fluid ejection device
DE10243813A1 (de) * 2002-09-20 2004-04-01 Robert Bosch Gmbh Halbleiteranordnung und Verfahren zu ihrer Herstellung
US6910758B2 (en) * 2003-07-15 2005-06-28 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
JP4251326B2 (ja) * 2004-03-30 2009-04-08 サンケン電気株式会社 半導体装置
DE102006049683B3 (de) * 2006-10-13 2008-05-29 Q-Cells Ag Verfahren und Vorrichtung zum Charakterisieren von Wafern bei der Herstellung von Solarzellen
DE102017209590A1 (de) * 2017-06-07 2018-12-13 Robert Bosch Gmbh PN-Diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3345221A (en) * 1963-04-10 1967-10-03 Motorola Inc Method of making a semiconductor device having improved pn junction avalanche characteristics
US3264149A (en) * 1963-12-19 1966-08-02 Bell Telephone Labor Inc Method of making semiconductor devices
DE2310453C3 (de) * 1973-03-02 1981-11-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes
FR2301921A1 (fr) * 1975-02-18 1976-09-17 Silec Semi Conducteurs Nouvelles diodes zener alliees a anneau de garde diffuse et leur procede de fabrication
JPS5356972A (en) * 1976-11-01 1978-05-23 Mitsubishi Electric Corp Mesa type semiconductor device
DE4130247A1 (de) * 1991-09-12 1993-03-18 Bosch Gmbh Robert Halbleiteranordnung und verfahren zu deren herstellung
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502115A (ja) * 1998-01-21 2002-01-22 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ダイオードの製造方法
JP4778176B2 (ja) * 1999-08-12 2011-09-21 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体装置および製造方法
JP2003509850A (ja) * 1999-09-08 2003-03-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体構成素子およびその製造方法
JP2005512328A (ja) * 2001-12-04 2005-04-28 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 1つのpn接合を備えた半導体装置および半導体基体の製造方法
JP4739670B2 (ja) * 2001-12-04 2011-08-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 1つのpn接合を備えた半導体装置および半導体基体の製造方法
JP2008526036A (ja) * 2004-12-29 2008-07-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウエハーから半導体チップを製造する方法
JP4814252B2 (ja) * 2004-12-29 2011-11-16 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウエハーから半導体チップを製造する方法
WO2008136409A1 (ja) * 2007-04-26 2008-11-13 The Kansai Electric Power Co., Inc. 炭化珪素ツェナーダイオード
JP2008277396A (ja) * 2007-04-26 2008-11-13 Kansai Electric Power Co Inc:The 炭化珪素ツェナーダイオード
US8093599B2 (en) 2007-04-26 2012-01-10 Central Research Institute Of Electric Power Industry Silicon carbide Zener diode

Also Published As

Publication number Publication date
US5541140A (en) 1996-07-30
ITMI941237A0 (it) 1994-06-14
IT1270220B (it) 1997-04-29
JP3902674B2 (ja) 2007-04-11
DE4320780B4 (de) 2007-07-12
FR2707041A1 (en) 1994-12-30
FR2707041B1 (ja) 1997-01-03
ITMI941237A1 (it) 1995-12-14
DE4320780A1 (de) 1995-03-09

Similar Documents

Publication Publication Date Title
JPH0738123A (ja) 半導体装置及びその製造方法
US4899199A (en) Schottky diode with titanium or like layer contacting the dielectric layer
JPH05145076A (ja) ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法
JPH03165577A (ja) 半導体デバイスとその製造方法
US5654226A (en) Wafer bonding for power devices
US4837177A (en) Method of making bipolar semiconductor device having a conductive recombination layer
US9537017B2 (en) Process for forming a planar diode using one mask
US4881115A (en) Bipolar semiconductor device having a conductive recombination layer
JP4636685B2 (ja) ダイオードの製造方法
JPH04216469A (ja) 半導体加速度センサおよびその製造方法
JP2678550B2 (ja) 基準ダイオード及び保護ダイオードを持つツェナーダイオード
EP0093866A2 (en) Schottky diode
JPS6246534A (ja) ガラス被覆半導体チツプの製造方法
JP2000294805A (ja) ショットキバリアダイオード及びその製造方法
WO2000074130A1 (en) Discrete schottky diode device with reduced leakage current
JPH09129900A (ja) 半導体装置及び該半導体装置の製造方法
JPH03276679A (ja) ショットキーバリアダイオード
JPS62158373A (ja) 高速シリコン・フオトダイオ−ド及びその製法
JP2005515640A (ja) pn接合を備えた半導体構造物及び半導体構造物の製造方法
JP3966061B2 (ja) 半導体素子
KR100578268B1 (ko) 다이오드들의 제조 방법
JPS6038889A (ja) 半導体装置およびその製造方法
JPH08213345A (ja) 半導体装置及びその製造方法
JPS6126267A (ja) 双方向性ツエナ−ダイオ−ド
JPH05275719A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040217

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term