JP4814252B2 - ウエハーから半導体チップを製造する方法 - Google Patents

ウエハーから半導体チップを製造する方法 Download PDF

Info

Publication number
JP4814252B2
JP4814252B2 JP2007548789A JP2007548789A JP4814252B2 JP 4814252 B2 JP4814252 B2 JP 4814252B2 JP 2007548789 A JP2007548789 A JP 2007548789A JP 2007548789 A JP2007548789 A JP 2007548789A JP 4814252 B2 JP4814252 B2 JP 4814252B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor chip
target
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007548789A
Other languages
English (en)
Other versions
JP2008526036A (ja
Inventor
シュピッツ リヒャルト
ゲアラッハ アルフレート
ハーン フリーデリケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2008526036A publication Critical patent/JP2008526036A/ja
Application granted granted Critical
Publication of JP4814252B2 publication Critical patent/JP4814252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66098Breakdown diodes
    • H01L29/66106Zener diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、1つのウエハーから複数の半導体チップを製造する方法に、特に1つのウエハーから複数のZR型ダイオードチップを製造する方法、並びに該方法によって製造される半導体構成要素に関する。
半導体構成要素、例えばダイオード、トランジスター若しくはサイリスターは、通常ケーシング内にパッケージされた半導体チップを含んでいる。半導体チップは一般的にウエハーから作成されており、1つのウエハーは一般的に同一の極めて多くの数の半導体チップを含んでいる。ウエハーの製造の後に、通常は最終の金属被覆工程の後に、チップはウエハーから切り出される。ウエハーからのチップの切り出し、つまりチップの個別化は一般的にダイヤモンドソーを用いて行われる。このような鋸挽き過程は比較的簡単に実施されるものの、欠点を伴っており、全チップ縁部にわたる、つまりチップ全周にわたる切断面に結晶損傷を生ぜしめており、結晶損傷はチップの数十マイクロメートルの深さにまで達している。このような結晶損傷は殊に、チップ内にpn接合部を有する構成要素にとって不都合である。この場合にpn接合部は損傷された結晶部分の領域で終わっていて、そこで損なわれることになる。これによって、例えば極めて高い逆方向電流が見られる。
損傷された結晶部分を例えば側方のチップ縁部のエッチングによって除去して逆方向電流を減少させることは公知である。このような手段は、手間及び費用のかかる付加的な作業工程を必要としている。
本発明の課題は、1つのウエハーからの複数の半導体チップの製造、殊にZ型ダイオードの製造のための方法を改善して、該方法によってチップのpn接合部の領域での結晶損傷を少なくできるようにすること、並びに該方法によって製造された半導体構成要素を提供することである。
前記課題を解決するために本発明に基づく方法では、ウエハーの製造の後に、一般的に最終的な金属被覆過程の後に、ウエハーの表面に目標破断箇所を形成し、かつ該ウエハーを目標破断箇所に沿って裂断して若しくは折り曲げて、各半導体チップを互いに個別化するようになっている。このようにウエハーの裂断による半導体チップの個別化においては利点として、鋸挽きによる個別化に比べてチップの側面にわずかな結晶損傷しか生じないことである。その結果、特にZ型ダイオード若しくはツェナーダイオードにおいて、逆方向電流は減少されている。
本発明の実施態様を従属請求項に記載してある。本発明は、チップの個別化の後に結晶損傷を除去するためにチップの側面を後加工することを、必ずしも必須とするものではなく、したがって付加的な作業工程を省略できるようになっている。しかしながら本発明の1つの実施態様に基づき、逆方向電流をさらに減少させるために、ウエハーの裂断の後にチップ側面若しくはチップ縁部をエッチング加工することもできる。この場合にエッチング除去量若しくはエッチング除去厚さを10μmより小さく選ぶと有利であり(フラッシエッチング)、それというのは結晶損傷は深くまで達していないからである。エッチング法として、半導体製造技術で用いられているあらゆるエッチング法を用いることができる。エッチング過程は別の時点で、例えばろう付け組立の後に行われてよい。
半導体チップの個別化のための本発明に基づく方法は殊に、半導体チップのpn接合面が該チップの側方の縁部まで達する構成要素の製造に用いられ、特にpn接合部がチップの縁部領域でチップの中央部よりも小さい積層厚さを有する構成要素の製造に用いられる。このような積層体はチップの中央部でよりもチップの縁部領域で大きく伸びるので、電界の強さも縁部領域で減少されている。pn接合部を前述のように構成してあることによって、構成要素はチップの側方の縁部若しくは側面の結晶損傷の影響を受けにくくなっている。したがって半導体チップの側方の裂断縁部は、結晶損傷を除去するために例えばエッチングによる後加工を施されなくてすむようになっている。
pn接合面若しくはpn接合部がチップの縁部領域で終わっている適切な構成要素は、例えばダイオード、Z型ダイオード、ツェナーダイオード、トランジスター、サイリスター等であり、縁部の電界の強さの減少されたpn接合部を有する適切な構成要素は、特にZR型ダイオードである。
目標破断箇所は例えばダイヤモンドソーを用いて鋸挽きによって形成されると有利である。目標破断箇所を選択的に、例えばレーザーによって、若しくはフォトリソグラフィプロセス及び続く湿式エッチング若しくは乾式エッチングによって形成することも可能である。
ウエハー表面における目標破断箇所の形成に際して、目標破断箇所の深さは、チップの縁部領域のpn接合部(pn移行部)の厚さ若しくは深さよりも小さくされている。つまり、目標破断箇所はpn接合部を越えて延びないようにしてある。このことは特に、ウエハー表面の鋸挽きによる目標破断箇所の形成にとって当てはまり、それというのはpn接合部を越えて目標破断箇所を形成すると、pn接合部の領域で結晶構造を損傷させてしまうことになるからである。
目標破断箇所は、1つの実施態様ではウエハーの表面(正面、前面若しくは上面とも称される)か又は裏面(背面若しくは下面)に形成され、別の実施態様では、ウエハーの表面及び裏面に形成されてよい。
目標破断箇所の方向(延在方向)は、目標破断箇所がウエハーの結晶構造に関連して、容易に裂けやすい結晶面に対して平行に延びるように規定されている。別の方向、つまり結晶面に対して所定の角度を成す方向を選ぶことも可能である。
(100)面若しくは(100)配列を有するシリコンウエハーにおいては、目標破断箇所若しくは鋸挽きスリットは有利には、1つの(100)面若しくは(100)配列層に対して平行若しくは垂直に延びており、方形若しくは正方形のチップを形成するようになっている。(111)面若しくは(111)配列を有するシリコンウエハーを用いて、六角形の半導体チップを製造することも可能である。この場合には、目標破断箇所若しくは鋸挽きスリットは(110)面に対して30°と90°との角度を成して延びている。この場合にも各チップの裂断縁部は容易に裂断可能な(111)面若しくは(111)結晶面の方向に延びている。
本発明の有利な実施態様では、半導体チップの個別化の前に、目標破断箇所の形成されたウエハーに1つのシート若しくは箔、有利には自己接着性のシート若しくは箔を接着して、この状態でウエハーを裂断するようになっている。裂断に際してシートは伸ばされ、各チップは直接にシートから引き続き加工され、例えばろう付けされ、若しくはパッケージ若しくは実装される。
ウエハーにシートを付着させてある場合に、ウエハーは有利にはシートの側から、つまりシートに例えばローラを当てつけて折り曲げられ、これによって裂断の際のチップ同士の摩擦及び損傷を避けるようにしてある。
半導体チップを有する本発明に基づく半導体構成要素若しくは半導体素子においては、半導体チップは、後加工されないか若しくは結晶損傷の除去のためにわずかにしか後加工されないようになっている側方の裂断縁部を有している。半導体チップは有利には、側方の縁部に目標破断箇所の裂断開始部若しくは徴候を有している。
次に本発明を図示の実施例に基づき詳細に説明する。図面において、
図1は、縁部の電界強さを減少されているZ型ダイオード用の公知の半導体チップの側面図であり、
図2は、縁部の電界強さを減少されているZ型ダイオード用の本発明の実施例の半導体チップの側面図であり、
図3a及び図3bは、互いに異なる結晶配列のウエハーの平面図であり、
図4a乃至図4cは、ウエハー表面の鋸挽きのためのダイヤモンドソーの種々の実施例の断面図である。
図1には公知技術のZ型ダイオード用の半導体チップ2を示してあり、該ダイオードは縁部の電界強さを減少されていて、ZR型ダイオードとも呼ばれるものである。ダイオードチップ2は、シリコンサブストレートから形成されており、シリコンサブストレートは約8×1015cm−3のn形ドーピングを有している。チップ2は、表面9から裏面10の方向で見てpドーピングの層(p領域)4、該層の下側に位置していて該層及び薄いnドーピングの層(n領域)3によって取り囲まれたnドーピングのサブストレート層(n領域)6、並びにチップの裏面10に配置された厚いnドーピングの層(n領域)5から成っている。表面9及び裏面10にはさらに金属被覆層7,8を施してある。
ZR型ダイオードは、逆方向での作動に際して降伏現象がダイオードチップ2のチップ中央でのみ行われ、ダイオードチップの縁部領域では行われないことを特徴としている。
このような効果は、Z型ダイオードがダイオードチップ2の中央と縁部15に互いに異なるpn接合部を有していることに基づいている。pn接合部は、ダイオードチップの中央の領域で層4―6によって形成され、縁部の領域で層4−3によって形成されており、積層厚さの差は中央の領域で縁部の領域よりも著しく大きくなっている。これによって、中央のpn接合部4―6の降伏電圧もpn接合部4−3の降伏電圧よりも小さくなっている。したがってなだれ降伏は確実にチップ中央で行われ、チップ縁部では行われない。逆方向での作動に際して、積層区域はチップ2の縁部でチップ中央よりも大きく伸び、その結果、縁部領域の電界強さは中央領域の電界強さよりも小さくなっている。これによりZ型ダイオードは、(縁部電界強さの減少された)ZR型ダイオードとも呼ばれる。
ダイオードチップ2は、図3a及び図3bに示してあるようにウエハー1、例えばシリコンウエハーから成形される。公知技術ではウエハープレートはウエハー1の製造の後にチップ2の縁部15に沿って鋸(ソー)で切断されて、複数のチップに個別化される。切断縁は図1に符号11で示してある。ウエハー1のこのような鋸挽き切断は欠点として、切断面に沿ってチップ縁部全体の結晶に損傷を生ぜしめてしまい、このような結晶損傷は構成要素の機能を損なうことになる。
図2に示すZ型ダイオード用のダイオードチップ2は、ドーピングパターンに関して図1のものと同じになっている。図1のダイオードチップ2と異なって、図2のダイオードチップは目標破断箇所14(ここでは凹部として示してある)を有しており、目標破断箇所でウエハー1は裂断されている。側方の裂断縁部は符号12で表してある。ウエハー1のこのような裂断若しくは折り取りは、利点として、鋸挽きによる切断に比べてpn接合部4−3の領域の結晶に極めてわずかな損傷しか生ぜしめず、その結果、Z型ダイオードの逆方向電流は減少されている。
側方縁部(側面)15は図面では簡略化のために表面9若しくは裏面10に対して直角を成して描かれている。このことはすべての結晶配列にとって正しくはなく、それというのは結晶の裂断された結晶面は必ずしも垂直ではなく、多くの場合に軽く傾斜して延びているからである。このことは、目標破断箇所14を表面9に設ける場合にも裏面10に設ける場合にも考慮される。
図示のZR型ダイオードは例として挙げてあるものである。本発明は任意に、半導体チップの側方の縁部15まで達するpn接合部を有する別の構成素子、例えばトランジスターやサイリスター等、特に縁部領域の電界がチップ中央の電界よりも小さい構成要素若しくは構成要素にも用いられるものである。
チップの製造に際して最初の工程で目標破断箇所14をウエハー表面に形成し、次いでウエハーは、複数のチップ2を個別化するために、つまり複数のチップ2に分割するために目標破断箇所14に沿って裂断される。目標破断箇所14は図面では直線状の凹部として示されているものの、別の形状を有していてよく、例えばパーフォレーション状若しくはミシン目状に形成されていてよい。
目標破断箇所14は有利にはダイヤモンドソーによって形成され、若しくはレーザー切断装置を用いて、或いはフォトリソグラフィー法及びエッチング手段を用いて形成されてよい。殊に鋸挽きによって目標破断箇所14を形成する場合には、
鋸挽きスリットの深さが半導体チップ2の縁部領域でpn接合部4−3の厚さ若しくは深さdよりも小さくなるようにしてあり、それというのは鋸挽き深さ(スリット深さ)をpn接合部4−3の厚さよりも大きくすると、pn接合部4−3の領域若しくはpn接合面の領域の結晶構造を従来技術と同様に損傷させてしまうことになるからである。
鋸身若しくは鋸ディスクの歯部の幅bは例えば100μmと300μmとの間であってよく、鋸挽き深さcは例えば2μmと60μmとの間であってよい。目標破断箇所14を設けた後に、つまり例えば凹部をウエハー表面に形成した後に、チップ2の個別化(分割)はウエハー1の裂断若しくは折り曲げによって行われる。この場合に例えば1つのローラを用いてウエハー1の表面に平面的な力若しくは面圧を生ぜしめるようになっている。
目標破断箇所は図示の実施例ではチップの表面9にのみ形成されているものの、裏面10に形成されてもよく、若しくは両方の面に形成されてもよい。目標破断箇所14は有利には、ウエハーの容易に裂断され得る結晶面に対して平行に延びている。このような結晶面はシリコンウエハーの場合には特に(111)面である。
図3a及び図3bには、互いに結晶配列の異なる各シリコンウエハー1を示してあり、この場合に図3aのウエハー1は(100)面を有し、図3bのウエハー1は(111)面を有している。図3aでは直線状の鋸挽きスリット14は1つの(110)面16に対して垂直に延びているものと、平行に延びているものとあり、これによって方形のチップ2を形成するようになっている。図3bでは、鋸挽きスリット14は(110)面16に対して30°の角度を成して延びているものと、垂直に延びているものとある。これによって、ウエハーの容易に裂断する(111)面を有する六角形のチップ2を形成するようになっている。
目標破断箇所を容易に裂ける若しくは割れる(111)面に対して平行に位置するように配置することは、原理的には必ずしも必要ではない。図3bの(111)面のウエハー1を図3aに相応して正方形に分割することも可能である。この場合には、まず配列層16に対して平行に延びていて割れにくい(110)面に沿って分割を行い、次いで配列層16に対して垂直に延びる(111)面に沿って分割を行うと有利である。
鋸挽きスリット14は例えばダイヤモンドソーを用いて形成されてよく、ダイヤモンドソーは例えばニッケル内に混入されたダイヤモンド細片若しくはダイヤモンド粒子から成っている。特殊な形状のダイヤモンドソー、例えば鋸身の断面が先細であるダイヤモンドソー、若しくは鋸身の断面が通常の方形と異なる形状のダイヤモンドソーを用いることも可能である。
図4a乃至図4cには種々の実施例のダイヤモンドソー用の鋸身を示してあり、この場合に鋸身(ディスク又は円盤)は支持体17を備えており、該支持体に歯部18を取り付けてある。鋸身は回転対称に形成されていて、回転軸線19を中心として回転するようになっている。
図4aに示してあるダイヤモンドソー用鋸身は断面方形の歯部を有している。歯部の幅(身幅)は符号bで表してある。図4bに示してあるダイヤモンドソー用鋸身は、外側へ先細りに延びる歯部、つまり断面で先細の歯部を有しており、図4cに示してあるダイヤモンドソー用鋸身は、外側へ凸状に延びる歯部、つまり断面で凸状湾曲の歯部を有している。図4b及び図4cの歯部18は、図4aの実施例のものに比べて結晶損傷が少なくて有利である。
公知の半導体チップの側面図 本発明の実施例の半導体チップの側面図 1つの実施例のウエハーの平面図 別の実施例のウエハーの平面図 ダイヤモンドソーの1つの実施例の断面図、 ダイヤモンドソーの別の実施例の断面図 ダイヤモンドソーのさらに別の実施例の断面図
符号の説明
1 ウエハー、 2 半導体チップ、 3,4,5,6 層、 7,8 金属被覆層、 9 表面、 10 裏面、 11 切断縁部、 12 裂断縁部、 13 、14 目標破断箇所、 15 縁部、16 支持体、19 回転軸線、 a,b 幅、 c,d 深さ

Claims (10)

  1. 1つのウエハー(1)から複数の半導体チップ(2)を製造する方法において、ウエハーの表面に目標破断箇所(14)を形成して、かつ目標破断箇所(14)を線状の凹部として形成し、該線状の凹部を溝(13)内に配置して、更に目標破断箇所(14)の深さ(C)を、半導体チップ(2)の側方の縁部領域に設けてあるpn接合部(4−3)の深さ(d)よりも小さくしてあり、半導体チップ(2)を個別化するために、ウエハー(1)を目標破断箇所(14)に沿って裂断することを特徴とする、ウエハーから半導体チップを製造する方法。
  2. ウエハー(1)を目標破断箇所に沿って裂断した後に、半導体チップ(2)の側方の裂断縁部(12)を、後加工しないようにするか、結晶損傷の除去のためにわずかにしか後加工しないようにしてある請求項1に記載の方法。
  3. 前記方法を、半導体チップ(2)の側方の縁部(15)まで達するpn接合部(4−3)を有する半導体チップ(2)のために用いる請求項1又は2に記載の方法。
  4. 目標破断箇所(14)をウエハー表面に鋸挽きによって形成してある請求項1からのいずれか1項に記載の方法。
  5. 目標破断箇所(14)をウエハー(1)の表面(9)に形成してある請求項1からのいずれか1項に記載の方法。
  6. 目標破断箇所(14)をウエハーの表面(9)及び裏面(10)に形成してある請求項1からのいずれか1項に記載の方法。
  7. 目標破断箇所(14)の方向は、ウエハー(1)の結晶構造に関連して前記目標破断箇所がウエハーの結晶の容易に裂断される結晶面に対して平行に延びているように選ばれている請求項1からのいずれか1項に記載の方法。
  8. 目標破断箇所を備えたウエハー(1)を、半導体チップ(2)の個別化の前に1つのシートに接着する請求項1からのいずれか1項に記載の方法。
  9. 半導体チップ(2)を有する半導体構成要素であって、半導体チップは、請求項1から8のいずれか1項に記載の方法によりウエハー(1)から製造され半導体チップの側方の縁部(15)まで達するpn接合部(4−3)を有している形式のものにおいて、半導体チップ(2)は、後加工されないか若しくは結晶損傷の除去のためにわずかにしか後加工されないようになっている側方の裂断縁部(12)を有していることを特徴とする半導体構成要素。
  10. 半導体チップ(2)は、側方の縁部(15)に目標破断箇所(14)の裂断開始部を有している請求項に記載の半導体構成要素。
JP2007548789A 2004-12-29 2005-11-07 ウエハーから半導体チップを製造する方法 Active JP4814252B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004063180.8A DE102004063180B4 (de) 2004-12-29 2004-12-29 Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente
DE102004063180.8 2004-12-29
PCT/EP2005/055790 WO2006072493A1 (de) 2004-12-29 2005-11-07 Verfahren zum herstellen von halbleiterchips aus einem wafer

Publications (2)

Publication Number Publication Date
JP2008526036A JP2008526036A (ja) 2008-07-17
JP4814252B2 true JP4814252B2 (ja) 2011-11-16

Family

ID=35788158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007548789A Active JP4814252B2 (ja) 2004-12-29 2005-11-07 ウエハーから半導体チップを製造する方法

Country Status (8)

Country Link
US (1) US20110095399A1 (ja)
EP (1) EP1834353B1 (ja)
JP (1) JP4814252B2 (ja)
KR (1) KR101192526B1 (ja)
CN (1) CN101095222B (ja)
DE (1) DE102004063180B4 (ja)
TW (1) TWI469259B (ja)
WO (1) WO2006072493A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043263A1 (de) 2007-09-11 2009-04-02 Siemens Ag Informationswandler und Verfahren zu seiner Herstellung
US9994936B2 (en) * 2011-08-15 2018-06-12 Alta Devices, Inc. Off-axis epitaxial lift off process
DE102012210527A1 (de) * 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zur Herstellung einer Diode und Diode
WO2014050422A1 (ja) * 2012-09-27 2014-04-03 ローム株式会社 チップダイオードおよびその製造方法
US20140235033A1 (en) * 2013-02-18 2014-08-21 Microchip Technology Incorporated Non-conventional method of silicon wafer sawing using a plurality of wafer saw rotational angles
EP3839107A1 (de) 2019-12-18 2021-06-23 Siltronic AG Verfahren zur bestimmung von defektdichten in halbleiterscheiben aus einkristallinem silizium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336181A (en) * 1976-09-14 1978-04-04 Mitsubishi Electric Corp Production of semiconductor device
JPS6055640A (ja) * 1983-09-07 1985-03-30 Sanyo Electric Co Ltd 化合物半導体基板の分割方法
JPH0738123A (ja) * 1993-06-23 1995-02-07 Robert Bosch Gmbh 半導体装置及びその製造方法
WO2003061015A1 (de) * 2002-01-15 2003-07-24 Robert Bosch Gmbh Halbleiteranordnung mit einem pn-übergang und verfahren zur herstellung einer halbleiteranordnung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387192A (en) * 1965-05-19 1968-06-04 Irc Inc Four layer planar semiconductor switch and method of making the same
DE1652512B2 (de) * 1967-05-29 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
DE2340128C3 (de) * 1973-08-08 1982-08-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher Sperrfähigkeit
DE2633324C2 (de) * 1976-07-24 1983-09-15 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE2730130C2 (de) 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
US4161744A (en) * 1977-05-23 1979-07-17 Varo Semiconductor, Inc. Passivated semiconductor device and method of making same
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
EP1050076B1 (de) * 1998-01-21 2003-10-22 Robert Bosch Gmbh Verfahren zur herstellung von dioden
DE19930781B4 (de) * 1999-07-03 2006-10-12 Robert Bosch Gmbh Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
US9564320B2 (en) * 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336181A (en) * 1976-09-14 1978-04-04 Mitsubishi Electric Corp Production of semiconductor device
JPS6055640A (ja) * 1983-09-07 1985-03-30 Sanyo Electric Co Ltd 化合物半導体基板の分割方法
JPH0738123A (ja) * 1993-06-23 1995-02-07 Robert Bosch Gmbh 半導体装置及びその製造方法
WO2003061015A1 (de) * 2002-01-15 2003-07-24 Robert Bosch Gmbh Halbleiteranordnung mit einem pn-übergang und verfahren zur herstellung einer halbleiteranordnung

Also Published As

Publication number Publication date
TWI469259B (zh) 2015-01-11
KR101192526B1 (ko) 2012-10-17
KR20070088747A (ko) 2007-08-29
WO2006072493A1 (de) 2006-07-13
EP1834353B1 (de) 2012-08-15
US20110095399A1 (en) 2011-04-28
JP2008526036A (ja) 2008-07-17
CN101095222B (zh) 2011-12-07
TW200633135A (en) 2006-09-16
DE102004063180B4 (de) 2020-02-06
EP1834353A1 (de) 2007-09-19
CN101095222A (zh) 2007-12-26
DE102004063180A1 (de) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4814252B2 (ja) ウエハーから半導体チップを製造する方法
TWI239885B (en) Method for dicing semiconductor wafers
TWI260051B (en) Semiconductor-device manufacturing method
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
KR102149332B1 (ko) 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
US20050035100A1 (en) Method of dividing a plate-like workpiece
US20070221613A1 (en) Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure
TWI574319B (zh) 半導體物件之製造方法
JP6115438B2 (ja) 破断装置及び分断方法
US8030180B2 (en) Method of manufacturing a semiconductor device
JP6119551B2 (ja) 弾性支持板、破断装置及び分断方法
JP2005322738A (ja) 半導体装置の製造方法
JP3395620B2 (ja) 半導体発光素子及びその製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP6213134B2 (ja) 弾性支持板、破断装置及び分断方法
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
US20080153265A1 (en) Semiconductor Device Manufactured Using an Etch to Separate Wafer into Dies and Increase Device Space on a Wafer
TW201545220A (zh) 半導體結構的製造方法
JP6298720B2 (ja) 積層デバイスの製造方法
JP5805306B2 (ja) 複数の構成素子支持領域を分離する溝構造を備えている構成素子支持体結合体及び複数の構成素子支持体領域の製造方法
CN111092051A (zh) 半导体封装及制造半导体封装的方法
JP2017050408A (ja) 積層ウェーハの製造方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
JP3938101B2 (ja) 発光素子の製造方法
JP2014090117A (ja) 半導体装置、半導体装置の実装構造、および半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4814252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250