CN101095222B - 用于用晶片制造半导体芯片的方法 - Google Patents
用于用晶片制造半导体芯片的方法 Download PDFInfo
- Publication number
- CN101095222B CN101095222B CN2005800454268A CN200580045426A CN101095222B CN 101095222 B CN101095222 B CN 101095222B CN 2005800454268 A CN2005800454268 A CN 2005800454268A CN 200580045426 A CN200580045426 A CN 200580045426A CN 101095222 B CN101095222 B CN 101095222B
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- semiconductor chip
- given broken
- knot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 239000013078 crystal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 230000007547 defect Effects 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 41
- 229910003460 diamond Inorganic materials 0.000 description 14
- 239000010432 diamond Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 240000001439 Opuntia Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
本发明涉及一种用于用包含多个半导体芯片(2)的晶片(1)制造半导体芯片(2)的方法。当在完成晶片(1)之后在晶片表面产生给定折断部(14)，并且将晶片(1)沿着这些给定折断部(14)来折断，以将半导体芯片(2)分离时，可以显著地减少在芯片(2)的晶体结构中的缺陷。
Description
技术领域
本发明涉及一种用于用晶片制造半导体芯片的方法以及一种借助该方法制造的半导体器件。
背景技术
半导体器件，例如二极管、晶体管或者晶闸管通常包含被封装在壳体中的半导体芯片。这些半导体芯片通常用一个晶片制造，该晶片通常包含非常多的相同的半导体芯片。在晶片完成之后，通常在最后的金属化步骤之后，芯片被从晶片中分离出来。芯片的分离(Vereinzeln)通常借助金刚石锯来进行。该锯割工艺可以相对简单地实现，但是缺点是沿着切割面在整个芯片边缘产生晶体缺陷，这些晶体缺陷延伸到芯片中直到几十微米的深度。这些晶体缺陷特别是在具有位于芯片边缘的pn结的器件情况下是重要的。在这种情形中，pn结在有缺陷的晶体区的区域中终止并且在那里受损伤。在齐纳二极管中，由此例如可以观察到截止电流的明显的升高。
已经公开，例如通过将侧面的芯片边缘蚀刻来将有缺陷的晶体区域去除，并且由此也降低截止电流。然而，这要求附加的昂贵的和成本高的工艺步骤。
发明内容
因此本发明的任务在于，提供一种用于由晶片分离半导体芯片、特别是齐纳二极管的方法，该方法在芯片的pn结区域中引起较少的晶体缺陷。
根据本发明，提出一种用于用包含多个半导体芯片的晶片制造半导体芯片的方法，其中，在晶片表面产生给定折断部，并且将该晶片沿着这些给定折断部折断，以便将这些半导体芯片分离，其中，这些给定折断部作为线形的凹槽形式来实现并且这些给定折断部位于沟槽中，其中，该方法用在具有pn结的半导体芯片中，所述pn结一直达到所述半导体芯片的侧面边缘，这些给定折断部的深度小于位于半导体芯片的侧面边缘区域中的所述pn结的深度。
根据本发明，还提出一种半导体器件，它具有一半导体芯片，所述半导体芯片具有一直达到该芯片的侧面边缘的pn结并且用一个晶片根据上述方法来制造，其中，该半导体芯片具有侧面的折断面，这些折断面不被再处理或者仅仅被略微地再处理，以便去除晶体缺陷。
本发明的一个重要的思想在于，在晶片完成之后(通常在最后的金属化工艺之后)在晶片表面产生给定折断部(Sollbruchstellen)，优选的是以线形的凹槽形式，并且将晶片沿着这些给定折断部来折断，以将半导体芯片分离。折断晶片的显著优点是，与锯割相比，在芯片的侧面上形成较少的晶体缺陷。特别是在齐纳二极管或者齐纳二极管的情况中，由此可以降低截止电流。
此外，并不一定要求在分离之后将芯片的侧面进行再处理，以去除晶体缺陷，由此可以节省附加的工艺步骤。原则上，此外自然也可在折断之后将芯片边缘过蚀刻，以在某些情况中再进一步降低截止电流。然而，在此优选的是选择优选为小于10μm的明显更小的蚀刻去除量，因为有缺陷的晶体区域不再延伸到大的深度中(闪蚀刻(Flashaetzen))。所有在半导体技术中所使用的蚀刻方法都可以用作蚀刻方法。蚀刻工艺也可以在较迟的时刻、例如在焊接安装之后进行。
根据本发明的用于分离半导体芯片的方法特别是可以应用于这样的器件，其半导体芯片具有一个达到芯片的侧面边缘的pn结，并且特别是这样的pn结，其在芯片的边缘区域中具有比在芯片的中心小的电荷密度差。由此，空间电荷区在边缘上比在芯片中心延伸得更远，使得在边缘区域中的电场强度也下降。pn结的这种特殊的布局的优点是，该器件相对于在芯片的侧面的边缘上的晶体缺陷相对不敏感。半导体芯片的侧面的折断边缘由此不必再例如通过蚀刻来再加工，以去除晶体缺陷。
其中pn结在芯片的边缘区域中终止的合适的器件例如是二极管、齐纳二极管、晶体管、晶闸管等等。合适的具有带减小的边缘场强的pn结的器件特别是具有减小的边缘场强的齐纳二极管。
给定折断部优选地例如借助金刚石锯通过锯割来产生。任选地，给定折断部例如也可以借助带有随后的湿蚀刻或者干蚀刻的光刻方法或激光来产生。
在晶片表面中制造给定折断部时，优选地要注意，给定折断部的深度比在芯片的边缘区域中的pn结的深度小。即给定折断部不应该超出该pn结。这特别是适合于通过锯割晶片表面来制造给定折断部，因为否则在pn结的区域中的晶体结构又会被损坏。
给定折断部或者可以产生在晶片的正面、背面上或者在其正面和背面中。
给定折断部关于晶片的晶体结构的取向优选地这样选择，使得其与容易被折断的晶面平行地延伸。另外的取向也同样可以被选择，然而较不利。
在(100)取向的硅晶片情况中，给定折断部优选地平行于或者垂直于(100)取向平面延伸，其中产生了矩形的芯片。在使用(111)取向的硅晶片的情况中，也可以制造六角形的半导体芯片。在这种情况中，给定折断部关于(110)特征平面成30°和90°角地延伸。单个芯片的折断边缘在这种情况中又在容易折断的(111)晶面的方向上伸展。
根据本发明的一种优选的实施形式，晶片在芯片的分离之前被施加到一个薄膜上，优选被施加到一个自粘附的薄膜上，并且在这种状态中被折断。在折断之后，薄膜可以被延伸并且单个的芯片可以直接从薄膜上取下用于进一步的加工，例如用于焊接或者用于封装。
在这种情形中，晶片优选地在朝着薄膜的方向上被折断。通过这种方式避免了芯片在折断时彼此摩擦并且被损坏。
附图说明
本发明在下面借助附图示例性地被进一步阐述。其中：
图1示出了现有技术中已知的具有减小的边缘场强的齐纳二极管芯片的侧视图；
图2示出了根据本发明的一个实施形式的具有减小的边缘场强的齐纳二极管芯片的侧视图。
图3a、3b 示出了具有不同的晶体取向的不同的晶片；并且
图4a-4c示出了用于锯割晶片表面的金刚石锯的不同实施形式。
具体实施方式
图1示出了由现有技术公开的、具有减小的边缘场强的齐纳二极管(也被称为ZR二极管)的半导体芯片2。二极管芯片2由硅衬底制造，该衬底具有例如大约8×1015cm-3的n掺杂。从正面9向背面10观察，芯片2包含p+掺杂的层4，位于其下的n掺杂的衬底层6，该衬底层在侧向上被p+掺杂的层4和位于其下的弱n-掺杂的层3包围，还具有一个设置在芯片的背面10上的强n+掺杂的层5。在正面9和背面10上此外还施加了金属化层7或者8。
该ZR二极管的特色在于，在截止方向上工作时击穿只是在芯片中心出现而不在二极管芯片2的边缘区域中出现。该效应是由于齐纳二极管在二极管芯片2的中心和在边缘15上具有不同的pn结。在二极管芯片的中部区域中，pn结通过层4-6形成而在边缘区域中通过层4-3形成，其中在中部区域中的电荷密度的差明显比在边缘区域中高。由此，中部的pn结4-6的击穿电压比pn结4-3的击穿电压低。由此，确保了雪崩击穿仅仅在芯片中心而不在边缘发生。在截止方向上工作时，在芯片2的边缘上的空间电荷区此外比在芯片中心延伸得远，使得在边缘区域中的电场强度小于在中心的电场强度。由此，该齐纳二极管也被称为(具有减小的边缘场强的)ZR二极管。
二极管芯片2用晶片1、例如硅晶片制造，如在图3a和3b中所示出的那样。根据现有技术，在完成晶片1之后，将晶圆片沿着芯片2的边缘15锯开，以将其分离。这些切割边缘在图1中以参考标号11表示。晶片1的锯割的缺点是，沿着切割面在整个芯片边缘上产生晶体缺陷，它们会影响器件的功能。
图2示出了齐纳二极管的二极管芯片2，该二极管芯片在掺杂分布方面与图1的掺杂分布相同。与图1的二极管芯片2不同的是，该二极管芯片具有给定折断部14(这里作为凹槽示出)，晶片1在这些给定折断部上被折断。侧面的折断边缘用参考标号12表示。折断晶片1的优点是，与锯割相比，在pn结4-3的区域中产生明显较少的晶体缺陷，并且由此可以减小齐纳二极管的截止电流。
这里，侧边15在此简化地与正面9或背面10成直角地绘出。这并不是对所有晶体取向都合适，因为折断的晶面并不一定是垂直的，而是经常也略为倾斜地延伸。在正面9以及在背面10上产生给定折断部14时，要考虑这一点。
ZR二极管的阐述在此仅仅是示例性地选择的。任选地，本发明也可以应用于其它器件，这些器件具有直到半导体芯片的侧面边缘15的pn结，例如其它的二极管、晶体管、晶闸管等等，并且特别是在其中电流在边缘区域小于在芯片中心的那些部件。
在制造芯片时，在第一方法步骤中，在晶片表面中产生给定折断部14，并且随后晶片沿着该给定折断部14被折断，以便将芯片2分离。给定折断部14在此作为线形的凹槽被示出，然而也可以具有其它的形状或者例如穿孔形式地被构成。
给定折断部14优选地借助金刚石锯来制造，但是也可以借助激光切割或者通过具有紧接着的蚀刻的光刻方法来产生。特别是在锯割给定折断部14时，要注意的是，锯口的深度c小于在半导体芯片2的边缘区域中的pn结4-3的深度d，因为否则在pn结4-3的区域中的晶体结构又将被损坏。
锯片的宽度d例如可以在100μm和300μm之间并且锯深c例如在2μm和60μm之间。在制造给定折断部14之后，芯片2的分离通过折断晶片1来进行。在此。例如借助轧辊来将平面的力施加到晶片1的表面上。
在此，仅仅在芯片的正面9中示出了给定折断部，但是也可以设置在背面10上或者在两个面上。
优选的是，给定折断部14与可以被容易地折断的那些晶面平行。这在硅晶片的情况中特别是(111)面。
图3a和3b示出了具有不同的晶体取向的两个硅晶片1，其中图3a的晶片1具有(100)取向，并且图3b的晶片1具有(111)取向。在图3a中，线形的锯口14与(110)取向平面16垂直和平行地延伸，由此形成了矩形的芯片2。在图3b中，锯口14与(110)取向平面16成30°的角度地以及与其垂直地延伸。由此形成了具有容易折断的(111)晶面的六角形芯片2。
原则上，不一定要求将给定折断部始终设置为与容易分裂的(111)晶面平行。这样，例如图3b的(111)取向的晶片1也可以被划分为相应于图3a的方形。在这种情况中，优选的是首先将平行于取向面16的较难折断的(110)边缘折断，并且随后将与其垂直的(111)边缘折断。
锯口14例如可以借助金刚石锯产生，该金刚石锯例如由置入镍中的金刚石碎片构成。然而也可以使用特殊成形的金刚石锯片，这些金刚石锯片形成尖角或者具有与常规的矩形不同的其它形状。
图4a至4c示出了具有支承体17的金刚石锯片的不同的实施形式，切割面18被安装在支承体上。该锯片是旋转对称地构成的，并且围绕旋转轴19旋转。
图4a示出了具有矩形的金刚石切割面的锯片。切割面的宽度用b表示。图4b示出了具有向外形成尖角的切割面18的金刚石锯片，并且4c示出了具有向外凸出的切割面的金刚石锯片。图4b和4c的切割面18的优点是，与图4a的实施形式相比，它们导致较少的晶体缺陷。
参考标号表
1晶片
2半导体芯片
3弱掺杂的n-区
4强掺杂的p+区
5强掺杂的n+区
6n区
7金属化层
8金属化层
9正面
10背面
11切割边缘
12折断边缘
13沟槽
14给定折断部
15侧面
16取向面
17支承体
18金刚石切割面
19旋转轴
a沟槽的宽度
b给定折断部14的宽度
c给定折断部的深度
dpn结4-3的深度
Claims (9)
1.用于用包含多个半导体芯片(2)的晶片(1)制造半导体芯片(2)的方法，其中，在晶片表面产生给定折断部(14)，并且将该晶片(1)沿着这些给定折断部(14)折断，以便将这些半导体芯片(2)分离，其中，这些给定折断部(14)作为线形的凹槽形式来实现并且这些给定折断部(14)位于沟槽(13)中，其特征在于，该方法用在具有pn结(4-3)的半导体芯片(2)中，所述pn结(4-3)一直达到所述半导体芯片(2)的侧面边缘(15)，这些给定折断部(14)的深度(c)小于位于半导体芯片(2)的侧面边缘区域中的所述pn结(4-3)的深度(d)。
2.根据权利要求1所述的方法，其特征在于，将这些给定折断部(14)锯割到晶片表面中。
3.根据权利要求1或2所述的方法，其特征在于，在该晶片(1)的正面(9)中产生这些给定折断部(14)。
4.根据权利要求1或2所述的方法，其特征在于，在该半导体芯片(2)的正面(9)和背面(10)中产生这些给定折断部(14)。
5.根据权利要求1或2所述的方法，其特征在于，这样选择这些给定折断部(14)相对于该晶片(1)的晶体结构的取向，使得它们与容易被折断的晶面平行地延伸。
6.根据权利要求1或2所述的方法，其特征在于，将设置有给定折断部的晶片(1)在所述芯片(2)的分离之前粘贴到一个薄膜上。
7.根据权利要求1或2所述的方法，其特征在于，所述半导体芯片(2)是具有减小的边缘场强的齐纳二极管芯片。
8.半导体器件，具有一半导体芯片(2)，所述半导体芯片具有一直达到该芯片(2)的侧面边缘(15)的pn结(4-3)并且用一个晶片(1)根据权利要求1至7之一所述的方法来制造，其特征在于，该半导体芯片(2)具有侧面的折断面(12)，这些折断面不被再处理或者仅仅被略微地再处理，以便去除晶体缺陷。
9.根据权利要求8的半导体器件，其特征在于，该半导体器件是齐纳二极管。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004063180.8A DE102004063180B4 (de) | 2004-12-29 | 2004-12-29 | Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente |
| DE102004063180.8 | 2004-12-29 | ||
| PCT/EP2005/055790 WO2006072493A1 (de) | 2004-12-29 | 2005-11-07 | Verfahren zum herstellen von halbleiterchips aus einem wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101095222A CN101095222A (zh) | 2007-12-26 |
| CN101095222B true CN101095222B (zh) | 2011-12-07 |
Family
ID=35788158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800454268A Active CN101095222B (zh) | 2004-12-29 | 2005-11-07 | 用于用晶片制造半导体芯片的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20110095399A1 (zh) |
| EP (1) | EP1834353B1 (zh) |
| JP (1) | JP4814252B2 (zh) |
| KR (1) | KR101192526B1 (zh) |
| CN (1) | CN101095222B (zh) |
| DE (1) | DE102004063180B4 (zh) |
| TW (1) | TWI469259B (zh) |
| WO (1) | WO2006072493A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007043263A1 (de) * | 2007-09-11 | 2009-04-02 | Siemens Ag | Informationswandler und Verfahren zu seiner Herstellung |
| US9994936B2 (en) * | 2011-08-15 | 2018-06-12 | Alta Devices, Inc. | Off-axis epitaxial lift off process |
| DE102012210527A1 (de) * | 2012-06-21 | 2013-12-24 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Diode und Diode |
| US9653619B2 (en) | 2012-09-27 | 2017-05-16 | Rohm Co., Ltd. | Chip diode and method for manufacturing same |
| US20140235033A1 (en) * | 2013-02-18 | 2014-08-21 | Microchip Technology Incorporated | Non-conventional method of silicon wafer sawing using a plurality of wafer saw rotational angles |
| EP3839107A1 (de) | 2019-12-18 | 2021-06-23 | Siltronic AG | Verfahren zur bestimmung von defektdichten in halbleiterscheiben aus einkristallinem silizium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135291A (en) * | 1976-07-24 | 1979-01-23 | Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. | Method for producing semiconductor devices with high reverse blocking capability |
| US4217689A (en) * | 1976-09-14 | 1980-08-19 | Mitsubishi Denki Kabushiki Kaisha | Process for preparing semiconductor devices |
| US5541140A (en) * | 1993-06-23 | 1996-07-30 | Robert Bosch Gmbh | Semiconductor arrangement and method for its manufacture |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387192A (en) * | 1965-05-19 | 1968-06-04 | Irc Inc | Four layer planar semiconductor switch and method of making the same |
| DE1652512B2 (de) * | 1967-05-29 | 1976-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen |
| DE2340128C3 (de) * | 1973-08-08 | 1982-08-12 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleiterbauelement hoher Sperrfähigkeit |
| JPS5336181A (en) * | 1976-09-14 | 1978-04-04 | Mitsubishi Electric Corp | Production of semiconductor device |
| US4161744A (en) * | 1977-05-23 | 1979-07-17 | Varo Semiconductor, Inc. | Passivated semiconductor device and method of making same |
| JPH0611071B2 (ja) * | 1983-09-07 | 1994-02-09 | 三洋電機株式会社 | 化合物半導体基板の分割方法 |
| US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
| US6368932B1 (en) * | 1998-01-21 | 2002-04-09 | Robert Bosch Gmbh | Method for producing diodes |
| DE19930781B4 (de) * | 1999-07-03 | 2006-10-12 | Robert Bosch Gmbh | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| AU2002351686B2 (en) * | 2002-01-15 | 2008-04-10 | Robert Bosch Gmbh | Semiconductor arrangement comprising a pn-transition and method for producing a semiconductor arrangement |
| US9564320B2 (en) * | 2010-06-18 | 2017-02-07 | Soraa, Inc. | Large area nitride crystal and method for making it |
-
2004
- 2004-12-29 DE DE102004063180.8A patent/DE102004063180B4/de not_active Expired - Fee Related
-
2005
- 2005-11-07 KR KR1020077014728A patent/KR101192526B1/ko active IP Right Grant
- 2005-11-07 CN CN2005800454268A patent/CN101095222B/zh active Active
- 2005-11-07 JP JP2007548789A patent/JP4814252B2/ja active Active
- 2005-11-07 WO PCT/EP2005/055790 patent/WO2006072493A1/de active Application Filing
- 2005-11-07 US US11/794,454 patent/US20110095399A1/en not_active Abandoned
- 2005-11-07 EP EP05810903A patent/EP1834353B1/de active Active
- 2005-11-22 TW TW94140941A patent/TWI469259B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4135291A (en) * | 1976-07-24 | 1979-01-23 | Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. | Method for producing semiconductor devices with high reverse blocking capability |
| US4217689A (en) * | 1976-09-14 | 1980-08-19 | Mitsubishi Denki Kabushiki Kaisha | Process for preparing semiconductor devices |
| US5541140A (en) * | 1993-06-23 | 1996-07-30 | Robert Bosch Gmbh | Semiconductor arrangement and method for its manufacture |
Non-Patent Citations (2)
| Title |
|---|
| JP昭60-55640A 1985.03.30 |
| 同上. |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008526036A (ja) | 2008-07-17 |
| DE102004063180A1 (de) | 2006-07-13 |
| DE102004063180B4 (de) | 2020-02-06 |
| KR101192526B1 (ko) | 2012-10-17 |
| TWI469259B (zh) | 2015-01-11 |
| KR20070088747A (ko) | 2007-08-29 |
| US20110095399A1 (en) | 2011-04-28 |
| WO2006072493A1 (de) | 2006-07-13 |
| CN101095222A (zh) | 2007-12-26 |
| JP4814252B2 (ja) | 2011-11-16 |
| EP1834353B1 (de) | 2012-08-15 |
| EP1834353A1 (de) | 2007-09-19 |
| TW200633135A (en) | 2006-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101095222B (zh) | 用于用晶片制造半导体芯片的方法 | |
| CN105405806B (zh) | 等离子蚀刻和隐形切片激光工艺 | |
| US7183137B2 (en) | Method for dicing semiconductor wafers | |
| CN103192459A (zh) | 晶片切割方法及采用该方法制造发光器件芯片的方法 | |
| JPH0845879A (ja) | 半導体ウエハを切断する方法 | |
| CN102130047B (zh) | 半导体管芯切单方法 | |
| US20190164784A1 (en) | Die separation using adhesive-layer laser scribing | |
| US7112470B2 (en) | Chip dicing | |
| US9490103B2 (en) | Separation of chips on a substrate | |
| US20140170836A1 (en) | Chip Comprising a Fill Structure | |
| US4097310A (en) | Method of forming silicon solar energy cells | |
| TW201737331A (zh) | 半導體裝置及其製造方法 | |
| JP2002190607A (ja) | 半導体装置及びその製造方法 | |
| US6621149B2 (en) | Semiconductor chip production method and semiconductor wafer | |
| US8900925B2 (en) | Method for manufacturing a diode, and a diode | |
| JP2002261050A (ja) | 半導体装置の製造方法 | |
| TW201921554A (zh) | 發光元件之製造方法 | |
| JP3938101B2 (ja) | 発光素子の製造方法 | |
| US6489250B1 (en) | Method for cutting group III nitride semiconductor light emitting element | |
| US20230402323A1 (en) | Semiconductor Wafer Dicing Method | |
| JP2002075918A (ja) | セラミック基板の製造方法および半導体装置の製造方法 | |
| JP3772807B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| CN101621025B (zh) | 分离晶片基材上表层的多个半导体元件裸片方法 | |
| WO1989011734A1 (en) | Manufacture of diodes | |
| WO2022228948A1 (de) | Galliumnitrid auf silizium halbleiterbauelement mit rückseiten- und vereinzelungs-graben im siliziumsubstrat, sowie verfahren zum herstellen desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |