JP2002075918A - セラミック基板の製造方法および半導体装置の製造方法 - Google Patents

セラミック基板の製造方法および半導体装置の製造方法

Info

Publication number
JP2002075918A
JP2002075918A JP2000259418A JP2000259418A JP2002075918A JP 2002075918 A JP2002075918 A JP 2002075918A JP 2000259418 A JP2000259418 A JP 2000259418A JP 2000259418 A JP2000259418 A JP 2000259418A JP 2002075918 A JP2002075918 A JP 2002075918A
Authority
JP
Japan
Prior art keywords
ceramic plate
ceramic
blade
dicing blade
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000259418A
Other languages
English (en)
Inventor
Toshifumi Morita
敏文 森田
Shigetoshi Segawa
茂俊 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000259418A priority Critical patent/JP2002075918A/ja
Publication of JP2002075918A publication Critical patent/JP2002075918A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 セラミック板を分割する際に表面に生じる大
きな欠けを抑制する。また、この欠けによるセラミック
基板表面の回路不良を抑制した半導体装置を提供する。 【解決手段】 セラミック板を複数のセラミック基板へ
と分割する際に、第1のダイシング用ブレードを用いて
セラミック板の第1の面に複数の溝を形成し、このブレ
ードより幅が小さい第2のダイシング用ブレードを用い
て反対側の第2の面から上記溝に沿って切削してセラミ
ック板を分割することにより、特に第2の面において発
生しやすい大きな欠けを抑制する。セラミック板の表面
に、予め導体パターンを形成し、さらに半導体素子を実
装して回路を構成してから分割しても、大きな欠けが発
生しにくいため、回路不良を抑制できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック板から
複数のセラミック基板を製造する方法に関し、特に完成
品の特性に影響を及ぼす欠けの発生を抑制しながらセラ
ミック板をダイシングする方法に関する。また、本発明
は、セラミック板を分割したセラミック基板を含む半導
体装置の製造方法に関する。
【0002】
【従来の技術】従来、セラミック板をダイシングソーを
用いて多数のチップ片(セラミック基板)に分割する際
には、図3に示すように、ダイシング用ブレード101
を用い、セラミック板103を一方の面から一度に切断
している。一般に、セラミック板103は、粘着テープ
104を用いて固定される。そして、切断に際しては、
100〜400μm程度の幅のダイシング用ブレード1
01を用い、粘着テープ104に切り込む深さまでダイ
シングが行われて貫通溝106が形成されていた。ダイ
シングは、予め定められたパターンに沿って順次繰り返
される。
【0003】ダイシング用ブレードは、通常、ダイヤモ
ンド微粒子を混在させた、金属、樹脂または金属と樹脂
との混合物から形成されている。また、切削するパター
ンに沿って溝が形成されたダイシング用テーブルを用い
てダイシングが行われる場合もある。
【0004】
【発明が解決しようとする課題】ダイシングは、一般
に、回転数が数万rpmの高速で行われる。このように
高速で回転している状態では、ブレードのブレを完全に
抑えることは困難である。また、セラミック板の材質は
硬く、振動を十分に吸収できない。さらに、セラミック
板には、完全には除去しがたい反りが存在する。このた
め、セラミック板には欠けが生じやすい。図3の部分B
の拡大図である図4に示すように、大きな欠け107が
発生しやすいのは、セラミック板103の切削開始面と
反対側の表面である。
【0005】半導体装置の製造工程では、セラミック板
は、導体による回路パターンが形成され、一般にはさら
に半導体素子など各種電子部品が実装された後に、分割
される。したがって、セラミック板を分割する際に生じ
る大きな欠けは、単に外形上の不良にとどまらず、導体
パターンの欠損による不良(オープン不良)、抵抗値の
上昇による抵抗値不良など回路の不良を引き起こす。し
かも、電子部品が実装され、導体パターンが形成された
後に発生するため、基板の欠けは、半導体装置の製造効
率全体を大きく低下させる要因となっていた。
【0006】そこで、本発明は、表面に大きな欠けが生
じにくいセラミック基板の製造方法を提供することを目
的とする。また、本発明の別の目的は、上記製造方法を
用いて半導体装置の製造効率を改善することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明のセラミック基板の製造方法は、セラミック
板を複数のセラミック基板へと分割する際に、第1のダ
イシング用ブレードを用いて前記セラミック板の第1の
面に複数の溝を形成し、前記第1のダイシング用ブレー
ドより幅が小さい第2のダイシング用ブレードを用いて
前記第1の面と反対側の第2の面から前記溝に沿って切
削して前記セラミック板を分割することを特徴とする。
【0008】この方法によれば、セラミック板を分割し
て得たセラミック基板の欠けを抑制できる。特に、反対
側から切削する第2のダイシング用ブレードの幅を、最
初に切削する第1のダイシング用ブレードの幅よりも小
さくしているため、ダイシング用ブレードがセラミック
板を貫通したときに発生する大きな欠けを抑制しやす
い。
【0009】上記製造方法では、第1の面に形成する複
数の溝を、互いに直交する2方向に沿って形成すること
が好ましい。この複数の溝に沿って分割されたセラミッ
ク基板は、平面視で矩形の表面を有する。
【0010】上記製造方法では、第1のダイシング用ブ
レードの幅を、100μm以上400μm以下とするこ
とが好ましい。この好ましい例によれば、セラミック板
の切り代を大きくし過ぎることなくブレードのブレを抑
制できる。
【0011】上記製造方法では、第2のダイシング用ブ
レードの幅を、50μm以上であって、第1のダイシン
グ用ブレードの幅よりも50μm以上薄い幅とすること
が好ましい。この好ましい例によれば、大きな欠けの発
生を抑制できる。
【0012】上記製造方法では、第1の面に形成する複
数の溝の深さを、セラミック板の厚みの20%以上80
%以下とすることが好ましい。この好ましい例によれ
ば、溝の内部から表面に達する欠けの発生を抑制しつつ
溝形成後のセラミック板の強度を確保できる。
【0013】上記製造方法では、第1の面に複数の溝を
形成する際に、第1のダイシング用ブレードのセラミッ
ク板に対する移動速度を50mm/秒以下とすることが
好ましい。この好ましい例によれば、第1の面の欠けを
さらに抑制できる。
【0014】上記製造方法では、第2の面から切削する
際に、第2のダイシング用ブレードのセラミック板に対
する移動速度を50mm/秒以下とすることが好まし
い。この好ましい例によれば、欠けの発生をさらに抑制
できる。
【0015】上記製造方法では、第2の面から切削する
際に、第2のダイシング用ブレードが第1の面の溝の幅
内に位置するように切削することが好ましい。この好ま
しい例によれば、溝内部で欠けが発生しても、その欠け
が表面にまで達しにくくなる。
【0016】本発明は、半導体装置の製造方法も提供す
る。この製造方法は、セラミック板に半導体素子を実装
し、さらに上記に記載のいずれかの方法により前記セラ
ミック板を分割することを特徴とする。半導体素子とと
もに各種電子部品を実装してもよい。この方法によれ
ば、セラミック板を分割する際に生じる基板の欠けによ
る半導体装置の製造歩留まりの低下を抑制できる。
【0017】
【発明の実施の形態】以下、本発明の好ましい実施形態
を図面を参照しながら説明する。セラミック板は、従来
のように、一方の面から切削して分割されるのではな
く、互いに対向する一対の表面から切削してセラミック
基板へと分割される。具体的には、図1(a)に示すよ
うに、まず、セラミック板3が割れない程度の深さま
で、第1のダイシング用ブレード1を用いて切削溝2を
形成する。この際、セラミック板は、粘着テープ4を用
い、切削機器のテーブルなどに減圧吸着して固定すると
よい。
【0018】次いで、図1(b)に示すように、第1の
ダイシング用ブレード1よりもブレード幅が小さい第2
のダイシング用ブレード5を用いて、裏返して固定した
セラミック板3を切削する。この切削は、切削溝2に沿
って行われる。こうして、セラミック板3を所定のパタ
ーンに分割する貫通溝6を形成していく。
【0019】このように分割すれば、図1(b)の部分
Aの拡大図である図2に示すように、第2のダイシング
用ブレード5を用いた切削により欠けが発生しても、こ
の欠け7は溝の内部にとどまりやすい。こうして、セラ
ミック板の表面(特にブレードが突き抜ける側の表面)
に達する大きな欠けの発生が抑制される。
【0020】第1のダイシング用ブレード1の幅は、1
00〜400μmの範囲が好適である。100μm未満
であれば、ブレードの蛇行が発生しやすくなり、逆に4
00μmを超えるとブレードの切り代が大きくなってセ
ラミック基板の取り数が確保しにくくなる。また、ブレ
ードの幅を大きくすると、ダイシングブレード自体の製
造コストも上昇する。このような観点から、第1のダイ
シング用ブレードのさらに好ましい下限は150μmで
あり、さらに好ましい上限は250μmである。
【0021】第2のダイシング用ブレード5の幅は、5
0μm以上であって、第1のダイシング用ブレードの幅
より50μm以上薄い範囲が好適である。ブレードの幅
が50μm未満の場合にはブレードの蛇行が大きくなり
やすい。一方、第1のダイシング用ブレード1の幅より
薄くてもその差が50μm未満であれば、セラミック板
の表面に達する欠けが発生しやすくなる。このような観
点から、第2のダイシング用ブレードのさらに好ましい
下限は100μmである。また、第1のダイシング用ブ
レードより100μm以上薄いことがさらに好ましい。
【0022】また、切削溝2の深さは、基板の厚みの2
0〜80%の範囲が好適である。この比率が20%未満
であれば、発生した欠けがセラミック板の表面にまで達
しやすくなる。一方、この比率が80%を超えると、第
1のダイシング用ブレード1を用いた切断の後に、セラ
ミック板の強度が低下し、基板割れなどの不良が発生し
やすくなる。このような観点から、溝の深さのさらに好
ましい下限はセラミック板の厚みの30%であり、さら
に好ましい上限は70%である。
【0023】また、第1のダイシング用ブレードを用い
て切削を行う際のブレードとセラミック板との相対速度
は、50mm/秒以下が好適である。通常、この速度
は、セラミック板の送り速度に相当する。送り速度が5
0mm/秒を超えると、ブレードの蛇行が発生しやす
く、表面に欠けが発生しやすくなる。
【0024】同様の理由から、第2のダイシング用ブレ
ードを用いて切削を行う際のブレードとセラミック板と
の相対速度(一般にはセラミック板の送り速度)も、5
0mm/秒以下が好適である。なお、切断効率を考慮す
ると、第1および第2のダイシング用ブレードの移動速
度は、10mm/秒以上が好適である。
【0025】第2のダイシング用ブレード5による切削
は、予め形成された切削溝2に沿って行えばよい。基板
を分割する貫通溝6が形成される範囲であれば、ブレー
ド5の中心と切削溝2の中心とが一致している必要はな
い。しかし、第2のダイシング用ブレード5を切削溝2
が形成されている範囲内に位置させながら切削すると、
大きな欠けが生じにくくなる。
【0026】なお、ダイシングには、ブレードの回転方
向により、ダウンカット(前回り)とアッパーカット
(後回り)との別があるが、本発明は、いずれの方法に
も適用できる。また、複数のブレードを用いて同時にダ
イシングしてもよい。この場合は、並列に配置した複数
のブレードを用いるとよい。
【0027】また、上記形態で用いたセラミック板に予
め導体パターンによる回路が形成されていると、欠け発
生の抑制による歩留まり向上について顕著な効果が得ら
れる。さらに、セラミック板に、予め半導体素子や、こ
の素子とともに回路を構成する各種受動素子を実装して
おく形態では、付加価値が高くなった基板について製造
歩留まりが向上するため、得られる経済効果が大きくな
る。なお、特に制限されないが、半導体素子としては、
QFP、CSP(チップサイズパッケージ)などが、受
動素子としては、抵抗、コンデンサなどが挙げられる。
【0028】
【実施例】以下、本発明を実施例によりさらに詳細に説
明するが、本発明は以下の実施例により制限されるもの
ではない。
【0029】4インチ角で厚さが650μmのセラミッ
ク板を、1区画を15mm角として、各区画の境界を幅
が200μmのスクライブラインに沿って切断すること
とした。まず、このセラミック板をスクライブラインと
同じ位置に溝を形成したダイシング用テーブルにエアバ
キュームを用いて固定した。
【0030】次に、幅が200μmの溝加工用ブレード
を用い、400μmの深さまでダウンカットした。な
お、ブレードの回転数は20000rpm、テーブルの
送り速度は毎秒15mmとした。引き続いて、セラミッ
ク板を裏返してスクライブラインがテーブルの溝に沿う
ように固定し、幅が100μmのフルカット用ブレード
を用い、上記と同じ回転数および送り速度で、テーブル
の上面から200μmの深さまでダウンカットしてセラ
ミック板を分割した。このとき、フルカット用ブレード
が予め溝加工用ブレードにより形成した溝の内部を切削
するように(図2参照)、セラミック板の位置を調整し
た。
【0031】また、比較のために、幅が20μmのフル
カット用ブレードを用い、上記と同じ回転数および送り
速度で、テーブルの上面から200μmの深さまでダウ
ンカットしてセラミック板を分割した。
【0032】こうして得たすべてのチップ(セラミック
基板)について欠けの大きさを測定した。その結果、一
回のフルカットでダイシングを行うと、500μm程度
の欠けが50個以上確認されたが、2回に分けたダイシ
ングを行うと100μm以上の欠けは確認できなかっ
た。また、後者の場合、20μm〜100μmの大きさ
の欠けも10個以下であった。
【0033】
【発明の効果】以上説明したように、本発明によれば、
表面に生じる大きな欠けが抑制されたセラミック基板を
提供できる。また、セラミック基板の表面に発生する大
きな欠けによる回路不良を抑制して半導体装置の製造効
率を改善できる。
【図面の簡単な説明】
【図1】 本発明の方法の一形態を説明するための断面
図であり、図1(a)は第1のダイシング用ブレードを
用いた切削工程を、図1(b)は第2のダイシング用ブ
レードを用いた切削工程を、それぞれ示す。
【図2】 図1(b)の部分Aの拡大図である。
【図3】 従来の方法を説明するための断面図である。
【図4】 図3の部分Bの拡大図である。
【符号の説明】
1 第1のダイシング用ブレード 2 溝 3 セラミック板 4 粘着テープ 5 第2のダイシング用ブレード 6 貫通溝 7 カケ

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 セラミック板を複数のセラミック基板へ
    と分割する際に、第1のダイシング用ブレードを用いて
    前記セラミック板の第1の面に複数の溝を形成し、前記
    第1のダイシング用ブレードより幅が小さい第2のダイ
    シング用ブレードを用いて前記第1の面と反対側の第2
    の面から前記溝に沿って切削して前記セラミック板を分
    割することを特徴とするセラミック基板の製造方法。
  2. 【請求項2】 第1の面に形成する複数の溝を、互いに
    直交する2方向に沿って形成する請求項1に記載のセラ
    ミック基板の製造方法。
  3. 【請求項3】 第1のダイシング用ブレードの幅を、1
    00μm以上400μm以下とする請求項1または2に
    記載のセラミック基板の製造方法。
  4. 【請求項4】 第2のダイシング用ブレードの幅を、5
    0μm以上であって、第1のダイシング用ブレードの幅
    よりも50μm以上薄い幅とする請求項1〜3のいずれ
    かに記載のセラミック基板の製造方法。
  5. 【請求項5】 第1の面に形成する複数の溝の深さを、
    セラミック板の厚みの20%以上80%以下とする請求
    項1〜4のいずれかに記載のセラミック基板の製造方
    法。
  6. 【請求項6】 第1の面に複数の溝を形成する際に、第
    1のダイシング用ブレードのセラミック板に対する移動
    速度を50mm/秒以下とする請求項1〜5のいずれか
    に記載のセラミック基板の製造方法。
  7. 【請求項7】 第2の面から切削する際に、第2のダイ
    シング用ブレードのセラミック板に対する移動速度を5
    0mm/秒以下とする請求項1〜6のいずれかに記載の
    セラミック基板の製造方法。
  8. 【請求項8】 第2の面から切削する際に、第2のダイ
    シング用ブレードが第1の面の溝の幅内に位置するよう
    に切削する請求項1〜7のいずれかに記載のセラミック
    基板の製造方法。
  9. 【請求項9】 導体パターンを形成したセラミック板を
    分割する請求項1〜8のいずれかに記載のセラミック基
    板の製造方法。
  10. 【請求項10】 セラミック板に半導体素子を実装し、
    このセラミック板を請求項1〜9のいずれかに記載の方
    法により分割することを特徴とする半導体装置の製造方
    法。
JP2000259418A 2000-08-29 2000-08-29 セラミック基板の製造方法および半導体装置の製造方法 Withdrawn JP2002075918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000259418A JP2002075918A (ja) 2000-08-29 2000-08-29 セラミック基板の製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000259418A JP2002075918A (ja) 2000-08-29 2000-08-29 セラミック基板の製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002075918A true JP2002075918A (ja) 2002-03-15

Family

ID=18747598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000259418A Withdrawn JP2002075918A (ja) 2000-08-29 2000-08-29 セラミック基板の製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002075918A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP2006253362A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd セラミック基板の分割方法
JP2008270560A (ja) * 2007-04-20 2008-11-06 Tdk Corp 積層体の加工方法及び積層体
JP2013021096A (ja) * 2011-07-11 2013-01-31 Disco Abrasive Syst Ltd 積層ウェーハの加工方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237471A (ja) * 2005-02-28 2006-09-07 Yamaha Corp 半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法
JP4696595B2 (ja) * 2005-02-28 2011-06-08 ヤマハ株式会社 半導体ウェーハ及び半導体素子並びに半導体素子の製造方法
JP2006253362A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd セラミック基板の分割方法
JP2008270560A (ja) * 2007-04-20 2008-11-06 Tdk Corp 積層体の加工方法及び積層体
JP4720775B2 (ja) * 2007-04-20 2011-07-13 Tdk株式会社 積層体の加工方法
JP2013021096A (ja) * 2011-07-11 2013-01-31 Disco Abrasive Syst Ltd 積層ウェーハの加工方法

Similar Documents

Publication Publication Date Title
US5786266A (en) Multi cut wafer saw process
US7008825B1 (en) Leadframe strip having enhanced testability
TWI239885B (en) Method for dicing semiconductor wafers
US20050035100A1 (en) Method of dividing a plate-like workpiece
US20060169680A1 (en) Integrated, integrated circuit singulation system
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
TWI511239B (zh) 半導體裝置、半導體裝置之製造方法
JP2006286694A (ja) ダイシング装置およびダイシング方法
JP3896029B2 (ja) 混成集積回路装置の製造方法
US6326676B1 (en) Semiconductor device
JP2002075918A (ja) セラミック基板の製造方法および半導体装置の製造方法
JP7391465B2 (ja) パッケージチップの製造方法
JP2861264B2 (ja) 半導体装置の製造方法
JP2010123603A (ja) 切削方法
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
JP2004006585A (ja) 混成集積回路装置の製造方法
JPH05285935A (ja) 半導体基板の分割方法
JP2003318334A (ja) 混成集積回路装置
TW201715594A (zh) 製造裝置、製造方法以及製造系統
JP2010141085A (ja) 積層製品の製造方法
US6544817B2 (en) Method for sawing a moulded leadframe package
JP3486154B2 (ja) 切断装置及び切断方法
US11894313B2 (en) Substrate processing and packaging
JPH03139862A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080908