JP2002190607A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002190607A JP2002190607A JP2000390855A JP2000390855A JP2002190607A JP 2002190607 A JP2002190607 A JP 2002190607A JP 2000390855 A JP2000390855 A JP 2000390855A JP 2000390855 A JP2000390855 A JP 2000390855A JP 2002190607 A JP2002190607 A JP 2002190607A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diffusion layer
- width
- wiring
- concentration diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
- G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0055—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements bonded on a diaphragm
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
Abstract
(57)【要約】
【目的】 等方性電気化学エッチングにより、ダイアフ
ラムのエッジ部を丸める半導体装置の製造方法におい
て、保護ダイオードを用いることなく、リーク電流の発
生を防止した製造方法を提供すること。 【構成】 電圧印加用配線５の幅を、ダイシングブレー
ド幅Ｗより狭くしたことにより、ダイシングカット工程
の際に、リーク電流の発生の原因である電圧印加用配線
５を、全て除去することができる。よって、ダイシング
カット工程後には、電圧印加用配線５の残存がなく、チ
ップの破断面に電圧印加用配線５が付着することもない
ため、従来技術でリーク電流を防止するために設けてい
た保護ダイオードを用いることなく、リーク電流の発生
しない圧力センサの製造方法を提供することができる。
ラムのエッジ部を丸める半導体装置の製造方法におい
て、保護ダイオードを用いることなく、リーク電流の発
生を防止した製造方法を提供すること。 【構成】 電圧印加用配線５の幅を、ダイシングブレー
ド幅Ｗより狭くしたことにより、ダイシングカット工程
の際に、リーク電流の発生の原因である電圧印加用配線
５を、全て除去することができる。よって、ダイシング
カット工程後には、電圧印加用配線５の残存がなく、チ
ップの破断面に電圧印加用配線５が付着することもない
ため、従来技術でリーク電流を防止するために設けてい
た保護ダイオードを用いることなく、リーク電流の発生
しない圧力センサの製造方法を提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、圧力センサや加速
度センサなどの半導体装置に関するもので、特にその等
方性電気化学エッチング工程における半導体装置の構造
に関する。
度センサなどの半導体装置に関するもので、特にその等
方性電気化学エッチング工程における半導体装置の構造
に関する。
【０００２】
【従来技術】従来、異方性エッチングにより半導体基板
にダイアフラムを形成した圧力センサがある。
にダイアフラムを形成した圧力センサがある。
【０００３】ところが、異方性エッチングにより半導体
基板にダイアフラムを形成すると、形成されたダイアフ
ラムの端部が角部になってしまうことで、応力集中しや
すくなり、ダイアフラムの強度が低くなるという欠点が
ある。
基板にダイアフラムを形成すると、形成されたダイアフ
ラムの端部が角部になってしまうことで、応力集中しや
すくなり、ダイアフラムの強度が低くなるという欠点が
ある。
【０００４】そこで、特開平１１−９７４１３号に開示
されているように、異方性エッチングを行った後に、電
圧印加による等方性電気化学エッチングを用いて、ダイ
アフラムのエッジ部を丸め処理し、ダイアフラムのエッ
ジ部における応力集中を緩和し、ダイアフラムの破壊強
度を向上したものがある。
されているように、異方性エッチングを行った後に、電
圧印加による等方性電気化学エッチングを用いて、ダイ
アフラムのエッジ部を丸め処理し、ダイアフラムのエッ
ジ部における応力集中を緩和し、ダイアフラムの破壊強
度を向上したものがある。
【０００５】
【発明が解決しようとする課題】しかし、上記従来技術
では、等方性電気化学エッチングに用いる電圧印加用配
線は、ほぼ格子状の配線と規定しているだけであるた
め、スクライブライン領域を裁断してチップに分割する
際に、電圧印加用配線がチップ上に残存してしまうこと
が考えられる。
では、等方性電気化学エッチングに用いる電圧印加用配
線は、ほぼ格子状の配線と規定しているだけであるた
め、スクライブライン領域を裁断してチップに分割する
際に、電圧印加用配線がチップ上に残存してしまうこと
が考えられる。
【０００６】電圧印加用配線がチップ上に残存すると、
チップの破断面に電圧印加用配線が付着してしまい、そ
れによってリーク電流が発生してしまうという問題があ
る。
チップの破断面に電圧印加用配線が付着してしまい、そ
れによってリーク電流が発生してしまうという問題があ
る。
【０００７】尚、スクライブライン領域の表面に設けら
れた電圧印加用配線とセンサの回路素子部との間に、保
護ダイオードを設けることにより、リーク電流の発生を
防止している半導体装置があるが、保護ダイオードを用
いると、保護ダイオードの追加により、チップサイズが
増加してしまうという課題がある。
れた電圧印加用配線とセンサの回路素子部との間に、保
護ダイオードを設けることにより、リーク電流の発生を
防止している半導体装置があるが、保護ダイオードを用
いると、保護ダイオードの追加により、チップサイズが
増加してしまうという課題がある。
【０００８】そこで、本発明は、上記問題点に鑑み、等
方性電気化学エッチングにより、ダイアフラムのエッジ
部を丸める半導体装置の製造方法において、保護ダイオ
ードを用いることなく、リーク電流の発生を防止した製
造方法を提供することを目的とする。
方性電気化学エッチングにより、ダイアフラムのエッジ
部を丸める半導体装置の製造方法において、保護ダイオ
ードを用いることなく、リーク電流の発生を防止した製
造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、等方性電気化学エッチング用の配線
の幅は、第４工程においてダイシングカットを行う幅よ
りも狭いことを特徴としている。
装置の製造方法は、等方性電気化学エッチング用の配線
の幅は、第４工程においてダイシングカットを行う幅よ
りも狭いことを特徴としている。
【００１０】このような半導体装置の製造方法により、
ダイシングカット工程の後には、リーク電流の発生の原
因である等方性電気化学エッチング用の配線が、チップ
上に残存していないため、保護ダイオードを用いること
なくリーク電流の発生を防止できる。
ダイシングカット工程の後には、リーク電流の発生の原
因である等方性電気化学エッチング用の配線が、チップ
上に残存していないため、保護ダイオードを用いること
なくリーク電流の発生を防止できる。
【００１１】請求項２に記載の半導体装置の製造方法
は、配線の下部には半導体基板よりも高濃度な第１の高
濃度拡散層が設けられるとともに、第１の高濃度拡散層
の幅は、第４工程においてダイシングカットを行う幅よ
りも狭いことを特徴としている。
は、配線の下部には半導体基板よりも高濃度な第１の高
濃度拡散層が設けられるとともに、第１の高濃度拡散層
の幅は、第４工程においてダイシングカットを行う幅よ
りも狭いことを特徴としている。
【００１２】半導体基板よりも高濃度な第１の高濃度拡
散層は、第３工程の際に半導体基板の電位を取るために
形成されるが、このような半導体装置の製造方法によ
り、ダイシングカットを行う第４工程の後には、配線と
ともに第１の高濃度拡散層は全て除去されるため、第１
の高濃度拡散層を介して、電流がリークすることを防止
できる。
散層は、第３工程の際に半導体基板の電位を取るために
形成されるが、このような半導体装置の製造方法によ
り、ダイシングカットを行う第４工程の後には、配線と
ともに第１の高濃度拡散層は全て除去されるため、第１
の高濃度拡散層を介して、電流がリークすることを防止
できる。
【００１３】請求項３に記載の半導体装置の製造方法
は、第１の高濃度拡散層の幅は、配線の幅よりも狭いこ
とを特徴としている。
は、第１の高濃度拡散層の幅は、配線の幅よりも狭いこ
とを特徴としている。
【００１４】このような半導体装置の製造方法により、
ダイシングカットを行う第４工程の後に、全ての配線が
除去されていれば、第１の高濃度拡散層も全て除去され
ていることを確認できる。
ダイシングカットを行う第４工程の後に、全ての配線が
除去されていれば、第１の高濃度拡散層も全て除去され
ていることを確認できる。
【００１５】請求項４に記載の半導体装置の製造方法
は、ＰＮ接合を有する半導体基板のＰ層とＮ層との間
に、第１の高濃度拡散層と同型の不純物を有し、半導体
基板よりも高濃度な第２の高濃度拡散層を設けたことを
特徴としている。
は、ＰＮ接合を有する半導体基板のＰ層とＮ層との間
に、第１の高濃度拡散層と同型の不純物を有し、半導体
基板よりも高濃度な第２の高濃度拡散層を設けたことを
特徴としている。
【００１６】ＰＮ接合を有する半導体基板内において、
第１の高濃度拡散層と接合し、半導体基板よりも高濃度
な第２の高濃度拡散層を設けたことにより、第３工程の
際に、半導体基板の電位を取りやすくなる。
第１の高濃度拡散層と接合し、半導体基板よりも高濃度
な第２の高濃度拡散層を設けたことにより、第３工程の
際に、半導体基板の電位を取りやすくなる。
【００１７】請求項５に記載の半導体装置の製造方法
は、第２の高濃度拡散層の幅は、第４工程においてダイ
シングカットを行う幅よりも広いことを特徴としてい
る。
は、第２の高濃度拡散層の幅は、第４工程においてダイ
シングカットを行う幅よりも広いことを特徴としてい
る。
【００１８】このような半導体装置の製造方法により、
ダイシングカットしてチップ化する第４工程後に、チッ
プ側面のＰＮ接合面が現れた領域には、第２の高濃度拡
散層が残存するので、チップの側面において、第２の高
濃度拡散層によりＰＮ接合を有する半導体基板のＰ層と
Ｎ層とを分離できるため、ＰＮ接合領域の電位障壁が高
くなることで耐圧が高くなり、チップの側面におけるリ
ーク電流の発生を防止できる。
ダイシングカットしてチップ化する第４工程後に、チッ
プ側面のＰＮ接合面が現れた領域には、第２の高濃度拡
散層が残存するので、チップの側面において、第２の高
濃度拡散層によりＰＮ接合を有する半導体基板のＰ層と
Ｎ層とを分離できるため、ＰＮ接合領域の電位障壁が高
くなることで耐圧が高くなり、チップの側面におけるリ
ーク電流の発生を防止できる。
【００１９】請求項６に記載の半導体装置は、ＰＮ接合
を有する半導体基板と、半導体基板の表面に形成された
検出部と、半導体基板の裏面を除去して形成されたダイ
アフラム部と、半導体基板の側面において、ＰＮ接合面
が現れた領域に備えられ、半導体基板よりも高濃度な高
濃度拡散層とを有することを特徴としている。
を有する半導体基板と、半導体基板の表面に形成された
検出部と、半導体基板の裏面を除去して形成されたダイ
アフラム部と、半導体基板の側面において、ＰＮ接合面
が現れた領域に備えられ、半導体基板よりも高濃度な高
濃度拡散層とを有することを特徴としている。
【００２０】ＰＮ接合を有する半導体基板の側面におい
て、ＰＮ接合面が現れた領域に、半導体基板よりも高濃
度な高濃度拡散層を備えたことにより、半導体基板側面
のＰＮ接合面を、Ｐ層とＮ層とを高濃度拡散層によって
分離できるため、ＰＮ接合領域の電位障壁が高くなるこ
とで耐圧が高くなり、半導体基板の側面におけるリーク
電流の発生を防止できる。
て、ＰＮ接合面が現れた領域に、半導体基板よりも高濃
度な高濃度拡散層を備えたことにより、半導体基板側面
のＰＮ接合面を、Ｐ層とＮ層とを高濃度拡散層によって
分離できるため、ＰＮ接合領域の電位障壁が高くなるこ
とで耐圧が高くなり、半導体基板の側面におけるリーク
電流の発生を防止できる。
【００２１】
【発明の実施の形態】以下、この発明を具体化した一実
施形態を図面に従って説明する。
施形態を図面に従って説明する。
【００２２】本実施形態の半導体装置は、ダイアフラム
型の圧力センサに応用したもので、例えば、車輌用のエ
ンジンにおける燃料圧を検出するために用いられる。
型の圧力センサに応用したもので、例えば、車輌用のエ
ンジンにおける燃料圧を検出するために用いられる。
【００２３】図１には、本実施形態の圧力センサの断面
図を示す。また、図２と図３には、本実施形態の圧力セ
ンサの製造工程を示す。
図を示す。また、図２と図３には、本実施形態の圧力セ
ンサの製造工程を示す。
【００２４】まず、図１に示されるように、Ｐ-型シリ
コン基板２の一方の面には、エッチングによりダイアフ
ラムが形成され、さらに、ガラス台座１と接着されてい
る。
コン基板２の一方の面には、エッチングによりダイアフ
ラムが形成され、さらに、ガラス台座１と接着されてい
る。
【００２５】尚、ダイアフラムのエッジ部は、等方性電
気化学エッチングにより丸め処理してある。
気化学エッチングにより丸め処理してある。
【００２６】また、シリコン基板２の他方の面の所定領
域には、Ｐ+型の埋め込み高濃度拡散層４ａが形成さ
れ、シリコン基板２の表面には、Ｎ-型エピタキシャル
層３が形成されている。
域には、Ｐ+型の埋め込み高濃度拡散層４ａが形成さ
れ、シリコン基板２の表面には、Ｎ-型エピタキシャル
層３が形成されている。
【００２７】そして、Ｎ-型エピタキシャル層３の所定
領域には、ゲージ部６が複数形成され、Ｎ-型エピタキ
シャル層３の表面には、シリコン酸化膜７とシリコン窒
化膜８とが形成されている。
領域には、ゲージ部６が複数形成され、Ｎ-型エピタキ
シャル層３の表面には、シリコン酸化膜７とシリコン窒
化膜８とが形成されている。
【００２８】尚、Ｎ-型エピタキシャル層３の表面に
は、図示しないがセンサ用の配線が形成されている。
は、図示しないがセンサ用の配線が形成されている。
【００２９】以下、本実施形態の圧力センサの製造工程
について説明する。
について説明する。
【００３０】尚、本実施形態の圧力センサは、ウェハ上
に複数のセンサチップ領域が形成され、それらセンサチ
ップ領域は、スクライブライン領域９によって区切られ
ており、スクライブライン領域９をダイシングカットす
ることにより、個々のセンサチップに分けられる。
に複数のセンサチップ領域が形成され、それらセンサチ
ップ領域は、スクライブライン領域９によって区切られ
ており、スクライブライン領域９をダイシングカットす
ることにより、個々のセンサチップに分けられる。
【００３１】尚、図２及び図３は、ウェハ状態での一部
断面図である。
断面図である。
【００３２】まず、図２（ａ）に示されるように、Ｐ-
型シリコン基板２の表面に、Ｐ+型の埋め込み高濃度拡
散層４ａを形成した後に、シリコン基板２の表面にＮ-
型エピタキシャル層３を形成する。
型シリコン基板２の表面に、Ｐ+型の埋め込み高濃度拡
散層４ａを形成した後に、シリコン基板２の表面にＮ-
型エピタキシャル層３を形成する。
【００３３】続いて、Ｎ-型エピタキシャル層３の表面
での酸化膜形成、ホト工程、イオン注入、拡散等の半導
体工程を経て、歪みゲージとなるゲージ部６と、シリコ
ン基板２の電位を取るためのＰ+型のコンタクト用高濃
度拡散層４ｂとを形成する。
での酸化膜形成、ホト工程、イオン注入、拡散等の半導
体工程を経て、歪みゲージとなるゲージ部６と、シリコ
ン基板２の電位を取るためのＰ+型のコンタクト用高濃
度拡散層４ｂとを形成する。
【００３４】ここで、Ｐ+型のコンタクト用高濃度拡散
層４ｂはＰ+型の埋め込み高濃度拡散層４ａと接合する
ように形成される。
層４ｂはＰ+型の埋め込み高濃度拡散層４ａと接合する
ように形成される。
【００３５】尚、Ｐ+型のコンタクト用高濃度拡散層４
ｂが形成されると同時に、図示しないが回路素子部を絶
縁分離する高濃度層も形成される。
ｂが形成されると同時に、図示しないが回路素子部を絶
縁分離する高濃度層も形成される。
【００３６】続いて、図２（ｂ）に示されるように、Ｎ
-型エピタキシャル層３の表面であって、Ｐ+型のコンタ
クト用高濃度拡散層４ｂの表面の所定領域に、等方性電
気化学エッチング用の電圧印加用配線５を形成する。
-型エピタキシャル層３の表面であって、Ｐ+型のコンタ
クト用高濃度拡散層４ｂの表面の所定領域に、等方性電
気化学エッチング用の電圧印加用配線５を形成する。
【００３７】尚、この電圧印加用配線５は、圧力センサ
の回路配線と同時に形成される。
の回路配線と同時に形成される。
【００３８】ここで、電圧印加用配線５とＮ-型エピタ
キシャル層３とは、オーミックコンタクトが取れずに、
ショットキーコンタクトとなっている。
キシャル層３とは、オーミックコンタクトが取れずに、
ショットキーコンタクトとなっている。
【００３９】続いて、センサチップ領域に、シリコン酸
化膜７とシリコン窒化膜８からなる膜構造を所望のパタ
ーンにパターニングすることによって形成する。
化膜７とシリコン窒化膜８からなる膜構造を所望のパタ
ーンにパターニングすることによって形成する。
【００４０】尚、それらセンサチップ領域間の幅をスク
ライブライン領域９とする。
ライブライン領域９とする。
【００４１】続いて、図３（ａ）に示されるように、Ｋ
ＯＨ水溶液などの異方性エッチング液により異方性エッ
チングを行い、シリコン基板２の裏面からエッチングし
ダイアフラムを形成する。
ＯＨ水溶液などの異方性エッチング液により異方性エッ
チングを行い、シリコン基板２の裏面からエッチングし
ダイアフラムを形成する。
【００４２】その後、図３（ｂ）に示されるように、異
方性エッチング液に浸した状態で、電圧印加用配線５か
ら、Ｐ+型の埋め込み高濃度拡散層４ｂ及びＰ+型のコン
タクト用高濃度拡散層４ａを介して、シリコン基板２に
電圧を印加することにより、電圧印加による陽極酸化膜
形成と、酸化膜の等方性エッチングとで、ダイアフラム
のエッジ部の丸め処理を行う。
方性エッチング液に浸した状態で、電圧印加用配線５か
ら、Ｐ+型の埋め込み高濃度拡散層４ｂ及びＰ+型のコン
タクト用高濃度拡散層４ａを介して、シリコン基板２に
電圧を印加することにより、電圧印加による陽極酸化膜
形成と、酸化膜の等方性エッチングとで、ダイアフラム
のエッジ部の丸め処理を行う。
【００４３】この丸め処理を行うことにより、製造され
た半導体基板のダイアフラムの耐圧強度が十分に高くな
る。
た半導体基板のダイアフラムの耐圧強度が十分に高くな
る。
【００４４】尚、この丸め処理は、特開平１１−９７４
１３に開示されている方法と同じ要領で行う。
１３に開示されている方法と同じ要領で行う。
【００４５】続いて、図示しないが、シリコン基板２の
ダイアフラムを形成した面に、ガラス台座１を接着し
て、スクライブライン領域９をダイシングカットし、所
定の大きさに裁断してチップ化することにより、本実施
形態の圧力センサは完成する。
ダイアフラムを形成した面に、ガラス台座１を接着し
て、スクライブライン領域９をダイシングカットし、所
定の大きさに裁断してチップ化することにより、本実施
形態の圧力センサは完成する。
【００４６】尚、ダイシングカットされる幅は、ダイシ
ングブレード幅Ｗであり、ダイシングブレード幅Ｗは、
スクライブライン領域９よりも狭くしているとともに、
電圧印加用配線５の幅より広くしている。
ングブレード幅Ｗであり、ダイシングブレード幅Ｗは、
スクライブライン領域９よりも狭くしているとともに、
電圧印加用配線５の幅より広くしている。
【００４７】以上のように、本実施形態によると、電圧
印加用配線５の幅を、ダイシングブレード幅Ｗより狭く
したことにより、ダイシングカット工程の際に、リーク
電流の発生の原因である電圧印加用配線５を、全て除去
することができる。
印加用配線５の幅を、ダイシングブレード幅Ｗより狭く
したことにより、ダイシングカット工程の際に、リーク
電流の発生の原因である電圧印加用配線５を、全て除去
することができる。
【００４８】よって、ダイシングカット工程後には、電
圧印加用配線５の残存がなく、チップの破断面に電圧印
加用配線５が付着することもないため、従来技術でリー
ク電流を防止するために設けていた保護ダイオードを用
いることなく、リーク電流の発生しない圧力センサの製
造方法を提供することができる。
圧印加用配線５の残存がなく、チップの破断面に電圧印
加用配線５が付着することもないため、従来技術でリー
ク電流を防止するために設けていた保護ダイオードを用
いることなく、リーク電流の発生しない圧力センサの製
造方法を提供することができる。
【００４９】また、電圧印加用配線５の下部に設けられ
た、Ｐ+型のコンタクト用高濃度拡散層４ｂの幅を、ダ
イシングブレード幅Ｗより狭くすることにより、ダイシ
ングカット工程の際に、電圧印加用配線５とともにＰ+
型のコンタクト用高濃度拡散層４ｂは全て除去されるた
め、Ｐ+型のコンタクト用高濃度拡散層４ｂを介して、
電流がリークすることを防止できる。
た、Ｐ+型のコンタクト用高濃度拡散層４ｂの幅を、ダ
イシングブレード幅Ｗより狭くすることにより、ダイシ
ングカット工程の際に、電圧印加用配線５とともにＰ+
型のコンタクト用高濃度拡散層４ｂは全て除去されるた
め、Ｐ+型のコンタクト用高濃度拡散層４ｂを介して、
電流がリークすることを防止できる。
【００５０】また、Ｐ+型のコンタクト用高濃度拡散層
４ｂの幅を、電圧印加用配線５の幅よりも狭くすること
により、ダイシングカット工程の後に、全ての電圧印加
用配線５が除去されていれば、Ｐ+型のコンタクト用高
濃度拡散層４ｂも全て除去されていることを確認でき
る。
４ｂの幅を、電圧印加用配線５の幅よりも狭くすること
により、ダイシングカット工程の後に、全ての電圧印加
用配線５が除去されていれば、Ｐ+型のコンタクト用高
濃度拡散層４ｂも全て除去されていることを確認でき
る。
【００５１】また、半導体基板内において、Ｐ+型のコ
ンタクト用高濃度拡散層４ｂと接合しているＰ+型の埋
め込み高濃度拡散層４ａを設けたことにより、丸み処理
工程の際に、半導体基板の電位を取りやすくなる。
ンタクト用高濃度拡散層４ｂと接合しているＰ+型の埋
め込み高濃度拡散層４ａを設けたことにより、丸み処理
工程の際に、半導体基板の電位を取りやすくなる。
【００５２】また、Ｐ+型の埋め込み高濃度拡散層４ａ
の幅を、ダイシングブレード幅Ｗより広くすることによ
り、ダイシングカットしてチップ化する工程後に、チッ
プ側面ＰＮ接合面が現れた領域には、Ｐ+型の埋め込み
高濃度拡散層４ａが残存するので、チップの側面におい
て、Ｐ+型の埋め込み高濃度拡散層４ａにより、シリコ
ン基板２とＮ-型エピタキシャル層３とを分離できるた
め、ＰＮ接合領域の電位障壁が高くなることで耐圧が高
くなり、チップの側面におけるリーク電流の発生を防止
できる。
の幅を、ダイシングブレード幅Ｗより広くすることによ
り、ダイシングカットしてチップ化する工程後に、チッ
プ側面ＰＮ接合面が現れた領域には、Ｐ+型の埋め込み
高濃度拡散層４ａが残存するので、チップの側面におい
て、Ｐ+型の埋め込み高濃度拡散層４ａにより、シリコ
ン基板２とＮ-型エピタキシャル層３とを分離できるた
め、ＰＮ接合領域の電位障壁が高くなることで耐圧が高
くなり、チップの側面におけるリーク電流の発生を防止
できる。
【００５３】尚、本発明は、上記実施形態に限られるも
のではなく、様々な態様に適用可能である。
のではなく、様々な態様に適用可能である。
【００５４】例えば、本実施形態では圧力センサを例に
説明したが、本発明は加速度センサなどの力学量センサ
にも応用可能である。
説明したが、本発明は加速度センサなどの力学量センサ
にも応用可能である。
【００５５】また、本実施形態ではＰＮ接合を有する半
導体基板を用いたが、本発明はその他の基板にも適用可
能である。
導体基板を用いたが、本発明はその他の基板にも適用可
能である。
【図１】本実施形態の圧力センサの断面を示す図であ
る。
る。
【図２】（ａ）、（ｂ）は、本実施形態の圧力センサの
製造工程を示す図である。
製造工程を示す図である。
【図３】（ａ）、（ｂ）は、図２に続く本実施形態の圧
力センサの製造工程を示す図である。
力センサの製造工程を示す図である。
１…ガラス台座、 ２…Ｐ-型のシリコン基板、 ３…Ｎ-型エピタキシャル層、 ４ａ…Ｐ+型の埋め込み高濃度拡散層、 ４ｂ…Ｐ+型のコンタクト用高濃度拡散層、 ５…電圧印加用配線、 ６…ゲージ部、 ７…シリコン酸化膜、 ８…シリコン窒化膜、 ９…スクライブライン領域、 Ｗ…ダイシングブレード幅、
フロントページの続き Ｆターム(参考） 2F055 AA21 CC02 DD05 EE14 FF49 GG01 4M112 AA01 BA01 CA03 CA09 CA11 CA15 DA04 DA07 DA10 DA12 DA16 EA03 EA06 EA07 EA10 FA20 5F043 AA02 AA31 BB02 GG10
Claims (6)
- 【請求項１】 半導体基板の表面に設けられたスクライ
ブライン領域に配線を形成する第１工程と、 前記第１工程後に、前記半導体基板の所定領域を異方性
エッチングにより除去しダイアフラムを形成する第２工
程と、 前記第２工程後に、前記配線を介して前記半導体基板に
電圧を印加して前記ダイアフラムを等方性エッチングす
る第３工程と、 前記第３工程後に、前記スクライブライン領域をダイシ
ングカットしてチップ化する第４工程とを備えるととも
に、 前記配線の幅は前記第４工程においてダイシングカット
を行う幅よりも狭いことを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記配線の下部には前記半導体基板より
も高濃度な第１の高濃度拡散層が設けられるとともに、
前記第１の高濃度拡散層の幅は前記第４工程においてダ
イシングカットを行う幅よりも狭いことを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の高濃度拡散層の幅は前記配線
の幅よりも狭いことを特徴とする請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】 前記半導体基板としてＰＮ接合を有した
半導体基板を用い、前記半導体基板のＰ層とＮ層との間
に前記第１の高濃度拡散層と同型の不純物を有し、前記
半導体基板よりも高濃度な第２の高濃度拡散層を設けた
ことを特徴とする請求項１乃至３の何れか１つに記載の
半導体装置の製造方法。 - 【請求項５】 前記第２の高濃度拡散層の幅は前記第４
工程においてダイシングカットを行う幅よりも広いこと
を特徴とする請求項１乃至４の何れか１つに記載の半導
体装置の製造方法。 - 【請求項６】 ＰＮ接合を有する半導体基板と、 前記半導体基板の表面に形成された検出部と、 前記半導体基板の裏面を除去して形成されたダイアフラ
ム部と、 前記半導体基板の側面においてＰＮ接合面が現れた領域
に備えられ、前記半導体基板よりも高濃度な高濃度拡散
層とを有することを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000390855A JP2002190607A (ja) | 2000-12-22 | 2000-12-22 | 半導体装置及びその製造方法 |
| US09/977,681 US6747329B2 (en) | 2000-12-22 | 2001-10-16 | Semiconductor sensor chip having diaphragm and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000390855A JP2002190607A (ja) | 2000-12-22 | 2000-12-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190607A true JP2002190607A (ja) | 2002-07-05 |
Family
ID=18857137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000390855A Withdrawn JP2002190607A (ja) | 2000-12-22 | 2000-12-22 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6747329B2 (ja) |
| JP (1) | JP2002190607A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4306162B2 (ja) * | 2001-08-22 | 2009-07-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US7198981B2 (en) * | 2004-10-21 | 2007-04-03 | Honeywell International Inc. | Vacuum sealed surface acoustic wave pressure sensor |
| US7265560B2 (en) * | 2005-11-23 | 2007-09-04 | Therm-O-Disc, Incorporated | Temperature compensated vapor sensor |
| ATE502289T1 (de) * | 2006-02-15 | 2011-04-15 | Grundfos Management As | Verfahren zur herstellung von elektronischen bauelementen und drucksensor |
| TWI416739B (zh) * | 2006-05-01 | 2013-11-21 | Tanita Seisakusho Kk | 半導體型應變檢測器及其製造方法 |
| DE102008035017A1 (de) * | 2008-07-25 | 2010-01-28 | Endress + Hauser Gmbh + Co. Kg | Halbleiterdrucksensor und Verfahren zu seiner Herstellung |
| WO2011083161A2 (de) * | 2010-01-11 | 2011-07-14 | Elmos Semiconductor Ag | Mikroelektromechanisches halbleiterbauelement und verfahren zu seiner herstellung |
| DE112011104403T5 (de) * | 2010-12-15 | 2013-09-19 | Panasonic Corporation | Halbleiterdrucksensor |
| US8558330B2 (en) * | 2011-10-31 | 2013-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep well process for MEMS pressure sensor |
| JP2016095284A (ja) * | 2014-11-17 | 2016-05-26 | セイコーエプソン株式会社 | 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体 |
| US10508958B2 (en) * | 2017-03-16 | 2019-12-17 | Fuji Electric Co., Ltd. | Semiconductor pressure sensor with piezo-resistive portions with conductive shields |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893228A (en) * | 1972-10-02 | 1975-07-08 | Motorola Inc | Silicon pressure sensor |
| JPH0779167B2 (ja) * | 1986-09-05 | 1995-08-23 | オムロン株式会社 | 集積化半導体圧力センサ |
| DE69330980T2 (de) | 1992-04-22 | 2002-07-11 | Denso Corp | Verfahren zur Herstellung einer Halbleiteranordnung |
| US5360521A (en) | 1993-11-12 | 1994-11-01 | Honeywell Inc. | Method for etching silicon |
| JPH1070094A (ja) * | 1996-08-26 | 1998-03-10 | Denso Corp | 半導体センサウェハの切断方法 |
| JP4148547B2 (ja) | 1996-09-02 | 2008-09-10 | 株式会社デンソー | 半導体装置の製造方法 |
| US6284670B1 (en) * | 1997-07-23 | 2001-09-04 | Denso Corporation | Method of etching silicon wafer and silicon wafer |
| JP3460584B2 (ja) * | 1998-06-05 | 2003-10-27 | 株式会社デンソー | Ｓｉダイヤフラムとその製造方法 |
| JP3900644B2 (ja) * | 1998-01-16 | 2007-04-04 | 株式会社デンソー | 半導体圧力センサの製造方法 |
-
2000
- 2000-12-22 JP JP2000390855A patent/JP2002190607A/ja not_active Withdrawn
-
2001
- 2001-10-16 US US09/977,681 patent/US6747329B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020079549A1 (en) | 2002-06-27 |
| US6747329B2 (en) | 2004-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002190607A (ja) | 半導体装置及びその製造方法 | |
| JP2009283717A (ja) | 半導体装置の製造方法 | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US7488993B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4273663B2 (ja) | 半導体圧力センサの製造方法 | |
| JP2007287988A (ja) | 半導体装置 | |
| JPH09203747A (ja) | 半導体歪みセンサ及びその製造方法 | |
| JP4258099B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH10321716A (ja) | 半導体装置及びその製造方法 | |
| US20110095399A1 (en) | Method For Manufacturing Semiconductor Chips From A Wafer | |
| JP3564898B2 (ja) | 半導体装置 | |
| JP4258100B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH0684929A (ja) | 半導体装置 | |
| JPH0645618A (ja) | 半導体装置の製造方法 | |
| JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
| JPH06232250A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP5444648B2 (ja) | 半導体装置の製造方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JP2006179632A (ja) | 半導体装置およびその製造方法 | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| JP3182885B2 (ja) | 半導体装置の製造方法 | |
| JPS60751A (ja) | 半導体集積回路用基板の製造方法 | |
| US20210391218A1 (en) | Semiconductor device manufacturing by thinning and dicing | |
| US7459368B2 (en) | Method for manufacturing integrated circuits having silicon-germanium heterobipolar transistors | |
| JP4149643B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070727 |