DE102017209590A1 - PN-Diode - Google Patents

PN-Diode Download PDF

Info

Publication number
DE102017209590A1
DE102017209590A1 DE102017209590.3A DE102017209590A DE102017209590A1 DE 102017209590 A1 DE102017209590 A1 DE 102017209590A1 DE 102017209590 A DE102017209590 A DE 102017209590A DE 102017209590 A1 DE102017209590 A1 DE 102017209590A1
Authority
DE
Germany
Prior art keywords
doped layer
trenches
heavily
edges
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017209590.3A
Other languages
English (en)
Inventor
Alfred Goerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102017209590.3A priority Critical patent/DE102017209590A1/de
Priority to CN201810580650.6A priority patent/CN109004034B/zh
Publication of DE102017209590A1 publication Critical patent/DE102017209590A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine Halbleiterdiode mit einem plattenförmigen Halbleiterelement (1), mit einer Oberseite (2), einer Unterseite (3) und Rändern (4) vorgeschlagen, wobei die Ränder (4) als gerade Linien ausgebildet sind. Die Oberseite (2) ist mit einer durchgehenden p-dotierten Schicht (11) und die Unterseite (3) mit einer durchgehenden stark n-dotierten Schicht (12) versehen. Zwischen der stark n-dotierten Schicht (12) und der p-dotierten Schicht (11) sind eine schwach n-dotierte Schicht (13) und eine mittel stark n-dotierte Schicht (14) angeordnet. Die Ränder (4) weisen Randgräben (21) auf, in denen eine Dicke des plattenförmigen Halbleiterelements (1) reduziert ist. Im Bereich der Randgräben (21) kontaktiert die p-dotierte Schicht (11), die schwach n-dotierte Schicht (13) direkt. Ausgehend von der Unterseite (3) sind weitere Gräben (23) eingebracht, die nicht parallel zu den Randgräben (21) ausgerichtet sind.

Description

  • Die Erfindung geht aus von einer Halbleiterdiode nach der Gattung der unabhängigen Patentansprüche.
  • Aus der US 7,521,774 , der DE 43 20 780 und der DE 199 38 209 sind jeweils Halbleiterdioden bekannt, bei denen ein plattenförmiges Halbleiterelement, auf der Oberseite eine p-dotierte Schicht und eine stark n-dotierte Schicht auf der Unterseite aufweist. Zwischen diesen beiden Schichten sind eine schwach n-dotierte Schicht und eine mittel stark n-dotierte Schicht angeordnet. In einem Randbereich dieser plattenförmigen Halbleiterelemente kontaktiert die p-dotierte Schicht unmittelbar die schwach n-dotierte Schicht. Es wird so ein Durchbruch der Halbleiterdiode im Randbereich beim Anliegen einer Sperrspannung verhindert.
  • Vorteile der Erfindung
  • Die erfindungsgemäße Halbleiterdiode mit den Merkmalen der unabhängigen Patentansprüche hat demgegenüber den Vorteil, dass ein Spannungsabfall in Flussrichtung bzw. der Widerstand in Flussrichtung deutlich verringert wird. Bei einer Verwendung dieser Diode entsteht eine entsprechend verringerte Verlustleistung, was die Verwendung dieser Diode bzw. in Gleichrichtern oder Generatoren verbessert. Gleichzeitig wird dieser Effekt erreicht, ohne dass dadurch das Sperrverhalten negativ beeinflusst wird.
  • Weitere Vorteile und Verbesserungen ergeben sich durch die Merkmale der abhängigen Patentansprüche. Durch die Wahl des entsprechenden Winkels zwischen den verschiedenen Gräben kann die Bruchgefahr, insbesondere während der Herstellung der Halbleiterdiode verringert werden. Außerdem kann auf eine sehr genaue Orientierung des Winkels verzichtet werden, was den Justieraufwand und somit den Herstellaufwand reduziert.
  • Weiter Vorteile und Verbesserungen ergeben sich durch die Merkmale der abhängigen Patentansprüche. Bestimmte Winkelbereiche insbesondere 20 bis 70 Grad, vorzugsweise 40 bis 50 Grad erlauben große Toleranzen bei der Ausrichtung der Gräben auf der Oberseite und Unterseite. Durch eine Vielzahl von Gräben auf der Unterseite wird der Spannungsabfall entsprechend verringert. Weitere Gräben auf der Oberseite bewirken ebenfalls einen Reduktion des Spannungsabfalls. Durch entsprechende Metallisierungen können die plattenförmigen Diodenelemente einfach durch übliche Verpackungstechniken montiert werden.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung werden in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
    • 1 eine Halbleiterdiode nach der US 7,521,774 ,
    • 2 eine Halbleiterdiode nach der DE 43 20 708 A1 ,
    • 3 eine Halbleiterdiode nach der DE 199 38 209 A1 ,
    • 4 eine Aufsicht auf 3,
    • 5 eine Aufsicht auf die erfindungsgemäße Halbleiterdiode und
    • 6 eine Querschnittansicht durch die 5.
  • In der 1 wird eine Diode, wie sie aus der US 7,521,774 bereits bekannt ist, gezeigt. 1 zeigt dabei einen Querschnitt durch ein plattenförmiges Halbleiterelement 1, welches eine Oberseite 2 und eine Unterseite 3 aufweist. Plattenförmig bedeutet dabei, dass die Dicke, d.h. der Abstand zwischen der Oberseite 2 und der Unterseite 3 wesentlich geringer ist, als die seitliche Erstreckung auf der Oberseite 2 oder Unterseite 3 zwischen den Rändern 4. Beispielsweise weist ein derartiges plattenförmiges Halbleiterelement 1 eine Dicke in der Größenordnung von 200 um und einen Abstand zwischen gegenüberliegenden Rändern 4 in der Größenordnung von einigen Millimetern auf. Typischerweise werden derartige plattenförmige Halbleiterelemente 1 aus einer sehr großen Platte, einem sogenannten Wafer gefertigt und dann durch Sägeschnitte einzelne plattenförmige Halbleiterelemente aus diesem Wafer herausgeschnitten. Da derartige Sägeschnitte in der Regel nur entlang von geraden Linien erfolgen können, sind auch die Ränder 4 in der Regel als gerade Linien ausgebildet, wie dies beispielsweise weiter unten bezüglich der 4 noch erläutert wird. Da alle genannten Schichten auf den großen Halbleiterwafern aufgebracht werden, werden durch die Sägeschnitte die Ränder 4 erzeugt, die sich zwischen der Oberseite 2 und der Unterseite 3 erstrecken. Zu beachten ist dabei, dass in dem Bereich der Ränder 4 Schädigungen des Halbleitermaterials erzeugt werden, die es erfordern, dass im Bereich der Ränder besondere Maßnahmen vorgesehen werden müssen.
  • Das plattenförmige Halbleiterelement 1 weist auf seiner Oberseite eine p-dotierte Schicht 11 auf, welche die gesamte Oberseite 2 bedeckt. Weiterhin weist das plattenförmige Halbleiterelement 1 eine stark dotierte n-Schicht 12 auf, die sich über die gesamte Unterseite 3 erstreckt. Zwischen der p-dotierten Schicht 11 und der stark n-dotierten Schicht 12 sind eine schwach n-dotierte Schicht 13 und eine mittel stark n-dotierte Schicht 14 angeordnet. Die p-dotierte Schicht 11 weist dabei jeweils ein pn-Übergang zu der schwach n-dotierten Schicht 13 und der mittel stark n-dotierte Schicht 14 auf. Diese pn-Übergänge bilden das eigentliche Diodenelement.
  • An den Rändern 4 kommt es auch aufgrund des Sägeprozesses beim Zerteilen der großen Halbleiterwafer in einzelne Halbleiterelemente 6 zu Schädigungen der Kristallstruktur des Halbleitermaterials. Aufgrund dieser Schäden würde es daher in dem Bereich der Ränder 4 beim Anliegen einer Sperrspannung bereits bei sehr geringen Sperrspannungen zu einem Durchbruch kommen, was die Eigenschaften der pn-Diode deutlich verschlechtern würde. Zu diesem Zweck sind im Bereich der Ränder 4 nur die schwach n-dotierten Schichten 13 angeordnet, was einem vorzeitigen Durchbruch in den Rändern 4 entgegenwirkt. Es wird so ein verfrühter Durchbruch der Diode im Bereich der Ränder 4 verhindert, so dass das Sperrverhalten der Diode nur von dem pn-Übergang zwischen der Schicht 11 und 14 bestimmt ist.
  • Weiterhin ist noch anzumerken, dass die US-7,521,774 ein Verfahren verwendet, bei dem eine mechanische Strukturierungsschicht durch ein Einsägen eines Grabens in die Oberseite 2 erfolgt. Beim fertigen Halbleiterelement 1 ist dieser Graben noch als Randgraben 21 im Bereich der Ränder 4 zu erkennen.
  • In der 2 wird eine ähnliche Halbleiterdiode, bei der ebenfalls ein Strukturierungsschritt durch ein Einsägen eines Grabens in der Oberseite erfolgt, nach der DE 43 20 780 A1 gezeigt. Auch dieses Halbleiterelement 1 weist wieder eine Oberseite 2 und eine Unterseite 3, eine auf der Oberseite angeordnete p-Dotierung 11 eine auf der Unterseite 3 angeordnete starke n-Dotierung 12, eine schwach n-dotierte Schicht 13 und eine mittel stark n-dotierte Schicht 14 auf. Weiterhin befindet sich im Bereich des Randes 4 wieder ein Randgraben 21. Im Unterschied zur 1 sind jedoch die schwach n-dotierte Schicht 13 und die mittel stark n-dotierte Schicht 14 nicht nebeneinander, sondern übereinander angeordnet, wobei im Bereich des Randes 4 bzw. der Randgräben 21 die p-Schicht 11 wieder nur die schwach dotierte Schicht 13 kontaktiert. Aufgrund dieser Ausgestaltung wird das Durchbruchsverfahren auf der Diode nach der 2 nur von dem pn-Übergang zwischen der p-Dotierung 11 und der mit n-dotierten Schicht 14 bestimmt.
  • Das Verhalten der Dioden nach der 1 und 2 in Vorwärtsrichtung ist wesentlich durch den Widerstand und die Dicke der mittel stark n-dotierten Schicht 14 und der schwach n-dotierten Schicht 13 bestimmt. Der Widerstand der stark dotierten Schicht 12 kann durch eine entsprechende starke Dotierung relativ gering gewählt werden. Im Wesentlichen kann nur die Dicke der mittel stark n-dotierten Schicht 14 und der schwach n-dotierten Schicht 13 beeinflusst werden, um den Spannungsabfall in Flussrichtung gering zu halten. Die Dicke dieser Schicht ist aber durch die Gesamtdicke des Bauelements beschränkt, da ein weiteres ganzflächiges Verringern der Dicke des Halbleiterelemente 1 durch die Bruchgefahr des großen plattenförmigen Halbleiterwafers bedingt ist, aus dem dieses Bauelement hergestellt ist. Aus der DE 199 38 209 ist aber ein Verfahren bekannt, mit dem die Dicke des Halbleiterbauelements 1 zumindest bereichsweise verringert werden kann, wodurch bereits eine signifikante Verbesserung des Widerstandes in Flussrichtung der Diode möglich ist. In der 3 wird dazu eine alternative Ausgestaltung gezeigt, die im Wesentlichen der Ausgestaltung der 1 entspricht. Im Unterschied zur 1 ist jedoch eine weitere Grabenstruktur 22 auf der Oberseite 2 eingebracht. Durch diese Grabenstruktur 22, die in einem mittleren Bereich des Halbleiterelements 1 angeordnet ist, wird in diesem mittleren Bereich die Gesamtdicke des Bauelements verringert, so dass die p-Schicht 11 zumindest in einem Bereich dieses weiteren Grabens 22, die mittlere n-dotierte Schicht bereits in einer erhöhten Tiefe kontaktiert. Durch die Grabenstruktur 22 wird nämlich ein Kontakt zwischen der p-Schicht 11 und der mittel n-dotierten Schicht 14 hergestellt. Bei einer Gesamtdicke des Wafers von beispielsweise 200 µm und einer Tiefe der weiteren Grabenstruktur 22 von 30 µm beträgt somit die Dicke des Halbleitersubstrats an dieser Stelle nur 170 µm und insbesondere wird die mittel stark n-dotierte Schicht 14 auch zumindest an einer Stelle kontaktiert in der diese Schicht dünner ausgebildet ist. Obwohl es hier nur im Bereich des weiteren Grabens 22 zu einer derartigen Kontaktierung kommt, wird durch diese zusätzliche Grabenstruktur 22 der Widerstand des Halbleiterelements in Flussrichtung signifikant verringert.
  • In der 4 wird noch eine Aufsicht auf die Oberseite 3 des Halbleiterelements nach der 3 gezeigt. Wie in der Aufsicht zu erkennen ist, bilden die Ränder 4 ein quadratisches Halbleiterelement 1, welches immer im Bereich der Ränder 4 komplett mit einem Randgraben 21 umgeben ist.
  • Im Mittelbereich des plattenförmigen Elements sind auch die weiteren Gräben 22 in der Aufsicht zu erkennen. Diese Grabenstrukturen 21 und 22 sind in der Aufsicht auf die Oberseite 2, d.h. in der Aufsicht auf die p-dotierte Schicht 11 zu erkennen, da im Bereich der Randgräben 21 bzw. der weiteren Gräben 22 die Dicke des Halbleiterelements 1 verringert ist.
  • Erfindungsgemäß ist nun vorgesehen, dass die zu den 1, 2 oder 3 und 4 beschriebenen Halbleiterelemente zusätzlich durch weitere Grabenstrukturen ausgehend von der Unterseite 3 ergänzt werden. Die erfindungsgemäßen Halbleiterelemente werden in den 5 und 6 dargestellt.
  • In der 5 wird wieder eine Aufsicht auf ein Halbleiterelement 1 gezeigt, welches im Wesentlichen der Aufsicht nach der 4 entspricht. In Übereinstimmung mit der 4 wird wieder eine Aufsicht auf die Oberseite 2 eines Halbleiterelements 1 gezeigt, wobei Randgräben 21 und weitere Gräben 22 vorhanden sind. Weiterhin werden noch Gräben 23 auf der Unterseite des Halbleiterelements 1 dargestellt. Diese Gräben sind in der Aufsicht eigentlich nicht zu erkennen, werden hier aber zur Erläuterung der Erfindung dargestellt. Es handelt sich dabei um Gräben, die in die Unterseite 3 eingebracht sind, wodurch die Dicke des Halbleiterelements 1 im Bereich dieser weiteren Gräben 23 in der Unterseite 3 ebenfalls weiterverringert ist.
  • Wesentlich ist dabei, dass diese weiteren Gräben 23 einen Winkel gegenüber den Randgräben 21 aufweist. Unter Winkel wird hier eine Orientierung verstanden, die nicht parallel zu den Randgräben 21 bzw. den als geraden Linien ausgebildeten Rändern 4 verläuft. In den Beispielen nach der 5 sind beispielsweise die weiteren Gräben 23 mit einem Winkel von 45 Grad bzw. 135 Grad zu den Randgräben 21 bzw. zu den als Geraden ausgebildeten Rändern 4 ausgebildet. Durch diese Maßnahme, das heißt durch die Orientierung dieser weiteren Gräben 23 mit einem Winkel relativ zu den Randgräben 21 bzw. zu den als geraden Linien gebildeten Rändern 4 wird die Bruchgefahr des Halbleiterelements 1 verringert. Entsprechend wird auch die Bruchgefahr während der Herstellung, d.h. bei der Prozessierung der Halbleiterwafer, aus denen dann die Halbleiterelemente 1 herausgesägt werden, verringert. Bei einer derartigen Winkelorientierung der weiteren Gräben 23 relativ zu den Randgräben 21 kommt es immer nur punktweise zu einem Übereinanderliegen von Randgraben 21 und weiterem Graben 23 auf der Unterseite 3 des Halbleiterelements 1 und nicht zu einem bereichsweisen Übereinanderliegen oder Parallelverlaufen derartiger Gräben. Wenn die Gräben auf der Ober- und Unterseite mit einem gewissen Abstand zueinander parallel wären, könnte es beim Handling der großflächigen Halbleiterwafer zu einer Spannungskonzentration zwischen 2 derartigen parallel zueinander verlaufenden Gräben kommen, wodurch es dann zu einem Bruch des Halbleiterwafers kommen könnte. Durch die Anordnung mit einem Winkel zu einander wird diese Gefahr aber zuverlässig gebannt.
  • In dem Beispiel nach der 5 sind auch die weiteren Gräben 22, die in der Oberseite 3 des Halbleiterelements 1 eingebracht sind, parallel zu den Randgräben 21 orientiert, wodurch diese automatisch auch einen Winkel zu den weiteren Gräben 23 bilden, die in die Unterseite 3 eingebracht sind. Sofern die Randgräben 21 und die weiteren Gräben 22 nicht parallel zu einander ausgerichtet sind, sondern ebenfalls einen Winkel bilden, so ist darauf zu achten, dass auch die weiteren Gräben 22 auf der Oberseite 2 einen Winkel zu den weiteren Gräben 23 auf der Unterseite 3 bilden.
  • Üblicherweise sind Halbleiterelemente als rechteckige Halbleiterelemente ausgebildet. Da es aber auch möglich ist, durch gerade Sägeschnitte andere geometrische Formen zu realisieren, beispielsweise Dreiecke. Es können dann auch andere Orientierungen der Randgräben 21 zueinander und relativ zu den weiteren Gräben 23 auf der Unterseite 3 vorgesehen sein. Wesentlich ist dabei, dass die weiteren Gräben 23 auf der Unterseite zu den Rändern 4 jeweils einen Winkel aufweisen.
  • In dem Beispiel nach der 5 ist die relative Orientierung der weiteren Gräben 23 auf der Unterseite 3 mit einem Winkel von 45 bzw. 135 Grad relativ zu den geraden Rändern 4 gewählt. Alternativ sind auch andere Winkel möglich, die jedoch möglich vorzugsweise im Bereich zwischen 20 bis 70 Grad bzw. 110 bis 180 Grad bzw. besser noch in einem Bereich von 40 bis 50 Grad bzw. 130 bis 140 Grad liegen. Durch derartige Winkel lässt sich eine Bruchgefahr bei derartigen Halbleiterelementen zuverlässig verringern.
  • In der 5 werden zusätzlich noch vier Punkte 51, 52, 53 und 54 gezeigt, die sich entsprechend im Querschnitt, wie er in der 6 gezeigt wird, wiederfinden.
  • In der 6 durch einen Querschnitt durch das Halbleiterbauelement 1 nach der 5 gezeigt. Der Querschnitt ist so gelegt, dass die in der 5 gezeigten Punkte 51 bis 54 entsprechend wieder in der 6 auftauchen.
  • Am Punkt 51 kommt es punktförmig zu einem gleichzeitigen Auftreten eines Randgrabens 21 und eines weiteren Grabens 23 auf der Unterseite. Wie zu erkennen ist, ist an dieser Stelle zwischen der p-Schicht 11 und der stark n-dotierten Schicht 12 nur eine sehr dünne schwach n-dotierte Schicht 13 angeordnet. An dieser Stelle wird somit in der Vorwärtsrichtung der Widerstand nur durch die sehr geringe Dicke der schwach n-dotierten Schicht 13 bestimmt. Obwohl hier der Stromfluss durch die schwach n-dotierte Schicht 13 erfolgt, ist der gesamte Widerstand an dieser Stelle 51 besonders gering und trägt somit entsprechend somit zu einer Verringerung des gesamten Widerstands des Bauelements bei. Eine derartige Konstellation ist immer da gegeben, wo punktförmig ein auf der Oberseite eingebrachter Graben 21 oder 22 mit einem auf der Unterseite eingebrachten Graben 23 zusammenfällt.
  • Am Punkt 52 kontaktiert die obere p-Schicht die mittel n-dotierte Schicht 14, wobei der Stromfluss in Vorwärtsrichtung durch die gesamte Dicke der mittel stark n-dotierten Schicht 14 fließt. An dieser Stelle ist daher der Spannungsabfall, d.h. der Widerstand vergleichsweise hoch.
  • Am Punkt 53 kontaktiert die p-Schicht 11 die schwach n-dotierte Schicht 13, die jedoch in diesem Bereich dünner ausgebildet ist, als die mittel n-dotierte Schicht 14. An dieser Stelle ist daher im Vergleich zur Stelle 52 der Widerstand verringert.
  • Am Punkt 54 ist auf der Oberseite kein Graben vorgesehen. Auf der Unterseite ist jedoch ein weiterer Graben 23 eingebracht. Hierbei ist noch zu beachten, dass nach dem Einbringen der Gräben 23 ein weiterer Diffusionsschritt erfolgt, bei dem die Dotierung der stark dotierten Schicht 12 abermals erhöht wird. Dazu wird die Unterseite 3 mit einem n-Dotierstoff belegt, der aufgrund der eingebrachten Gräben auch im Boden der Gräben 23 in das Halbleitermaterial eindiffundiert. Im Bereich der weiteren Gräben 23 ist daher die stark n-dotierte Schicht 12 verdickt und ragt ein wenig in die mittel stark n-dotierte Schicht 14 bzw. am Punkt 51 in die schwach n-dotierte Schicht 13 herein. Durch diese Maßnahme wird somit im Bereich der weiteren Gräben 23 auf der Unterseite 3 des Halbleiterelements die Dicke der darüberlegenden schwächer n-dotierten Schichten 13 und 14 verringert. Auch an der Stelle 54 ist somit die mittel stark n-dotierte Schicht 14 in der Dicke verringert, wodurch der Stromfluss an dieser Stelle durch eine Verringerung des Widerstandes begünstigt wird. Auch am Punkt 54 wird somit der Widerstand in Vorwärtsrichtung der Diode verringert.
  • Der Widerstand bzw. der Spannungsabfall fällt an den verschiedenen Positionen 51 bis 54 in der Reihenfolge 52, 54, 53 in 51 ab. Auch wenn hier jeweils an einzelnen Stellen bzw. entlang der Gräben 23 eine Verringerung des Widerstandes bzw. eine Verringerung des Spannungsabfalls in Vorwärtsrichtung erreicht wird, lässt sich so insgesamt eine Verbesserung der Diode in Vorwärtsrichtung erreichen. Diese Verbesserung äußert sich in einem geringeren Verlust der Diode bei einem Stromfluss in Vorwärtsrichtung. Insgesamt lässt sich so eine vorteilhaft verbesserte Diode herstellen.
  • Ergänzend sei noch angemerkt, dass alle hier genannten Dotierungen entsprechend vertauscht werden können, d.h. die p-Dotierung wird zu einer n-Dotierung und alle n-Dotierungen werden zu entsprechend stark dotierten p-Dotierungen.
  • Die Breite und Tiefe der Gräben auf der Oberseite 22 und auf der Unterseite 23 können identisch sein oder unterschiedlich gewählt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 7521774 [0002, 0007, 0008, 0011]
    • DE 4320780 [0002]
    • DE 19938209 [0002, 0013]
    • DE 4320708 A1 [0007]
    • DE 19938209 A1 [0007]
    • DE 4320780 A1 [0012]

Claims (6)

  1. Halbleiterdiode mit einem plattenförmigen Halbleiterelement (1), mit einer Oberseite (2), einer Unterseite (3) und Rändern (4), wobei die Ränder (4) als gerade Linien ausgebildet sind, wobei die Oberseite (2) mit einer durchgehenden p-dotierten Schicht (11) und die Unterseite (3) mit einer durchgehenden stark n-dotierten Schicht (12) versehen ist, wobei zwischen der stark n-dotierten Schicht (12) und der p-dotierten Schicht (11) eine schwach n-dotierte Schicht (13) und eine mittel stark n-dotierte Schicht (14) angeordnet ist, wobei die Ränder (4) Randgräben (21) aufweisen, in denen eine Dicke des plattenförmigen Halbleiterelements (1) reduziert ist, wobei im Bereich der Randgräben (21) die p-dotierte Schicht (11), die schwach n-dotierte Schicht (13) direkt kontaktiert, dadurch gekennzeichnet, dass ausgehend von der Unterseite (3) weitere Gräben (23) eingebracht sind, die nicht parallel zu den Randgräben (21) ausgerichtet sind.
  2. Halbleiterdioden nach Anspruch 1, dadurch gekennzeichnet, dass die von der Unterseite (3) ausgehenden weiteren Gräben (23) relativ zu den Randgräben (21) einen Winkel von 20 Grad bis 70 Grad, vorzugsweise von 40 Grad bis 50 Grad aufweisen.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in die Unterseite (3) eine Vielzahl von zueinander Parallelen weiteren Gräben (23) eingebracht sind.
  4. Halbleiterdiode nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ausgehend von der Oberseite (2) des Halbleiterelements (1) weitere Gräben (22) eingebracht sind, die nicht parallel zu den weiteren Gräben (23) der Unterseite (3) ausgerichtet sind.
  5. Halbleiterdiode nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Oberseite (2), auf der p-dotierten Schicht (11) eine Metallisierung und auf der Unterseite (2) auf der stark n-dotierten Schicht (12) eine weitere Metallisierung aufgebracht ist, wobei die Metallisierung einen ohmschen Kontakt zur p-dotierten Schicht (11) und die weitere Metallisierung einen ohmschen Kontakt zur stark n-dotierten Schicht (12) aufweist.
  6. Halbleiterdiode nach Anspruch 5, dadurch gekennzeichnet, dass die Metallisierung oder die weitere Metallisierung als lotfähige Metallisierung ausgebildet ist.
DE102017209590.3A 2017-06-07 2017-06-07 PN-Diode Pending DE102017209590A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102017209590.3A DE102017209590A1 (de) 2017-06-07 2017-06-07 PN-Diode
CN201810580650.6A CN109004034B (zh) 2017-06-07 2018-06-07 Pn二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017209590.3A DE102017209590A1 (de) 2017-06-07 2017-06-07 PN-Diode

Publications (1)

Publication Number Publication Date
DE102017209590A1 true DE102017209590A1 (de) 2018-12-13

Family

ID=64332644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017209590.3A Pending DE102017209590A1 (de) 2017-06-07 2017-06-07 PN-Diode

Country Status (2)

Country Link
CN (1) CN109004034B (de)
DE (1) DE102017209590A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320780A1 (de) 1993-06-23 1995-03-09 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
DE19938209A1 (de) 1999-08-12 2001-02-15 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
US7521774B2 (en) 2002-09-20 2009-04-21 Robert Bosch Gmbh Semiconductor diode and method for the production thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411206C (zh) * 2005-06-21 2008-08-13 新世纪光电股份有限公司 发光二极管的制法
US9496339B2 (en) * 2014-06-02 2016-11-15 Infineon Technologies Austria Ag Semiconductor device comprising trench structures
DE102014112902A1 (de) * 2014-09-08 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Laserchips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320780A1 (de) 1993-06-23 1995-03-09 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
DE19938209A1 (de) 1999-08-12 2001-02-15 Bosch Gmbh Robert Halbleiteranordnung und Verfahren zur Herstellung
US7521774B2 (en) 2002-09-20 2009-04-21 Robert Bosch Gmbh Semiconductor diode and method for the production thereof

Also Published As

Publication number Publication date
CN109004034A (zh) 2018-12-14
CN109004034B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112013000677B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE102004051348B4 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102010016371B4 (de) Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE1489937A1 (de) Halbleiterbauelement
DE112012000611T5 (de) Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
DE112010005278T5 (de) Pin-diode
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013114807B4 (de) Verfahren zum herstellen einer schottky-barrieren-diode
DE3832750A1 (de) Leistungshalbleiterbauelement
EP2398057A2 (de) Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
DE2205991A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE102015116651A1 (de) Struktur und Verfahren für Vorrichtungen zur Unterdrückung transienter Spannungen mit einer Basis mit zwei Bereichen
DE102015224035B4 (de) Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate

Legal Events

Date Code Title Description
R012 Request for examination validly filed