DE102013114807B4 - Verfahren zum herstellen einer schottky-barrieren-diode - Google Patents

Verfahren zum herstellen einer schottky-barrieren-diode Download PDF

Info

Publication number
DE102013114807B4
DE102013114807B4 DE102013114807.7A DE102013114807A DE102013114807B4 DE 102013114807 B4 DE102013114807 B4 DE 102013114807B4 DE 102013114807 A DE102013114807 A DE 102013114807A DE 102013114807 B4 DE102013114807 B4 DE 102013114807B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
type epitaxial
oxide layer
forming
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013114807.7A
Other languages
English (en)
Other versions
DE102013114807A1 (de
Inventor
Youngkyun Jung
Dae Hwan Chun
Kyoung-Kook Hong
Jong Seok Lee
Junghee Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of DE102013114807A1 publication Critical patent/DE102013114807A1/de
Application granted granted Critical
Publication of DE102013114807B4 publication Critical patent/DE102013114807B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Schottky-Barrieren-Diode, aufweisend:Bilden einer n- Typ - Epitaxieschicht (200) auf einer ersten Oberfläche eines n+ Typ - Siliziumcarbid-Substrats (100);Bilden einer Mehrzahl von p+ Bereichen (300) mittels Implantierens von p+ Ionen in einen Teilbereich einer Oberfläche der n- Typ - Epitaxieschicht (200);Bilden einer Oxidschicht (310) auf der n- Typ - Epitaxieschicht (200) und den p+ Bereichen (300);Bilden einer Oxidschichtstruktur (320) mittels Ätzens der Oxidschicht (310), wobei die Oxidschichtstruktur (320) einen Teilbereich der n- Typ - Epitaxieschicht (200) freilegt;Bilden einer anfänglichen n+ Typ - Epitaxieschicht (400a) zwischen der Oxidschichtstruktur und auf der Oxidschichtstruktur;Bilden einer anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b) zwischen der Oxidschichtstruktur (320) mittels Entfernens der auf der Oxidschichtstruktur (320) ausgebildeten anfänglichen n+ Typ - Epitaxieschicht (400a);Bilden einer n+ Typ - Epitaxieschicht (400) mittels Entfernens der Oxidschichtstruktur (320) und Ätzens eines oberen Teilbereichs der anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b);Bilden einer Schottky-Elektrode (500) auf der n+ Typ - Epitaxieschicht (400); undBilden einer ohmschen Elektrode (600) auf einer zweiten Oberfläche des n+ Typ - Siliziumcarbid-Substrats (100);wobei die n+ Typ - Epitaxieschicht (400) eine Mehrzahl von Säulenteilen (410), die auf der n- Typ - Epitaxieschicht (200) ausgebildet sind, und eine Mehrzahl von Öffnungen (420), die zwischen den Säulenteilen (410) ausgebildet sind und die p+ Bereiche (300) freilegen, aufweist; undwobei jeder der Säulenteile (410) geradlinige Teile (411), welche die n- Typ - Epitaxieschicht (200) kontaktieren, und krummlinige Teile (412), welche sich von den geradlinigen Teilen (411) aus erstrecken, aufweist.

Description

  • HINTERGRUND
  • (a) Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode, die Siliziumcarbid (SiC) enthält.
  • (b) Beschreibung der verwandten Technik
  • Eine Schottky-Barrieren-Diode (SBD), welche einen Schottky-Übergang (engl. Schottky junction) verwendet, bei dem ein Metall und ein Halbleiter einen Übergang (engl. junction) bilden, ohne einen P-N-Übergang (engl. P-N junction) zu verwenden, weist im Gegensatz zu einer herkömmlichen P-N-Diode eine schnelle Schalteigenschaft auf und hat eine Einschaltspannung-Charakteristik (z.B. eine Einschaltspannung), die niedriger ist als die der P-N-Diode.
  • Die herkömmliche Schottky-Barrieren-Diode verwendet eine Übergangsbarrieren-Schottky (junction barrier Schottky, JBS) - Struktur, bei der ein p+ - Bereich an einem unteren Ende eines Schottky-Übergang-Teilbereiches ausgebildet ist zum Reduzieren eines Leckstroms, um auf diese Weise den Effekt zu erzielen, dass ein Leckstrom blockiert wird und eine Durchbruchspannung verbessert wird, indem diffundierte P-N-Dioden-Verarmungsschichten überlappen, wenn eine Sperrspannung (engl. reverse voltage) angelegt wird. Da jedoch der p+ - Bereich an dem Schottky-Übergang-Teilbereich vorhanden ist, verringert sich eine Kontaktfläche zwischen einer Schottky-Elektrode und einer n- Epitaxieschicht (z.B. einer schwach n-dotierten Epitaxieschicht) oder einer n- Driftschicht (z.B. einer schwach n-dotierten Driftschicht), welche ein Durchlassstrompfad ist, wodurch ein Anstieg eines Widerstandswerts verursacht wird und ein An-Widerstand (z.B. Durchlasswiderstand) engl. on-resistance) der Schottky-Barrieren-Diode zunimmt, wenn eine Vorwärtsspannung (z.B. Durchlassspannung) (engl. forward voltage) angelegt wird.
  • Aus der JP 2001 - 289 881 A ist eine Schottky-Barrieren-Diode bekannt, die einer mit dem Verfahren zum Herstellen einer Schottky-Barrieren-Diode gemäß Anspruch 1 hergestellten Schottky-Barrieren-Diode gleichkommt, wobei die JP 2001 - 289 881 A jedoch ein anderes Herstellungsverfahren vorschlägt.
  • Die in diesem Abschnitt dargelegte obige Information dient lediglich zum besseren Verständnis des Hintergrunds der Erfindung und kann daher Informationen enthalten, die nicht zum Stand der Technik zählen, der einem Durchschnittsfachmann (z.B. in diesem Land) bereits bekannt.
  • ZUSAMMENFASSUNG
  • Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahren zur Herstellung einer Schottky-Barrieren-Diode, bei der ein An-Widerstand (z.B. Durchlasswiderstand) (engl. on-resistance) verringert ist, wenn eine Vorwärtsspannung (z.B. Durchlassspannung) (engl. forward voltage) angelegt wird, wobei (z.B. indem) eine Schottky-Übergang-Fläche vergrößert wird.
  • Diese Aufgabe wird gelöst durch ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode gemäß Anspruch 1. Vorteilhafte Ausgestaltungen sind Gegenstand der abhängigen Ansprüche.
  • Die mit dem Verfahren der vorliegenden Erfindung herstellbare Schottky-Barrieren-Diode kann aufweisen: eine n- Typ - Epitaxieschicht, die auf einer ersten Oberfläche (z.B. einer Vorderseite) eines n+ Typ - Siliziumcarbid-Substrats ausgebildet ist; eine Mehrzahl von p+ Bereichen, die innerhalb der n- Typ - Epitaxieschicht ausgebildet sind; eine n+ Typ - Epitaxieschicht, die auf der n- Typ - Epitaxieschicht ausgebildet ist; eine Schottky-Elektrode, die auf der n+ Typ - Epitaxieschicht ausgebildet ist; und eine ohmsche Elektrode, die auf einer zweiten Oberfläche (z.B. einer Rückseite) des n+ Typ - Siliziumcarbid-Substrats ausgebildet ist, wobei die n+ Typ - Epitaxieschicht eine Mehrzahl von Säulenteilen (z.B. Säulenabschnitten, z.B. säulenförmig geformten Bereichen) (engl. pillar parts), die auf der n- Typ - Epitaxieschicht ausgebildet sind, und Öffnungen, die zwischen den Säulenteilen ausgebildet sind, aufweisen kann und die Öffnungen die p+ Bereiche freilegen können, und wobei jeder der Säulenteile im Wesentlichen geradlinige Teile (z.B. Abschnitte oder Bereiche mit im Wesentlichen geradliniger Randbegrenzung), die die n- Typ - Epitaxieschicht kontaktieren (z.B. berühren), und im Wesentlichen krummlinige Teile (z.B. Abschnitte oder Bereiche mit krummliniger bzw. gekrümmter, z.B. bogenlinienförmiger, Randbegrenzung), die sich von den im Wesentlichen geradlinigen Teilen aus erstrecken, aufweisen kann.
  • Die mit dem erfindungsgemäßen Verfahren herstellbare Schottky-Elektrode kann eine erste Schottky-Elektrode aufweisen, die auf einem Säulenteil ausgebildet ist und den im Wesentlichen krummlinigen Teil des Säulenteils kontaktiert (z.B. berührt), und eine zweite Schottky-Elektrode, die von der ersten Schottky-Elektrode hervorsteht. Die zweite Schottky-Elektrode kann in einer Öffnung der n+ Typ - Epitaxieschicht ausgebildet sein, und ein unteres Ende der zweiten Schottky-Elektrode kann den p+ Bereich kontaktieren (z.B. berühren). Eine Seite der zweiten Schottky-Elektrode kann den im Wesentlichen geradlinigen Teil des Säulenteils kontaktieren (z.B. berühren).
  • Die vorliegende Erfindung stellt ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode bereit, das aufweist: Bilden einer n- Typ - Epitaxieschicht auf einer ersten Oberfläche eines n+ Typ - Siliziumcarbid-Substrats; Bilden einer Mehrzahl von p+ Bereichen mittels Implantierens von p+ Ionen in eine Oberfläche (z.B. in einen Oberflächenbereich, z.B. durch eine Oberfläche hindurch, z.B. in einen Teilbereich einer Oberfläche) der n- Typ - Epitaxieschicht; Bilden einer Oxidschicht auf der n- Typ - Epitaxieschicht und dem (z.B. jedem) p+ Bereich; Bilden einer Oxidschichtstruktur (z.B. eines Oxidschichtmusters, z.B. einer ersten Oxidschichtstruktur, z.B. eines ersten Oxidschichtmusters), welche einen Teilbereich der n- Typ - Epitaxieschicht freilegen kann (z.B. freilegt), mittels Ätzens der Oxidschicht; Bilden einer anfänglichen n+ Typ - Epitaxieschicht (anders ausgedrückt, einer Anfangs - n+ Typ - Epitaxieschicht; noch anders ausgedrückt, einer Ausgangs - n+ Typ - Epitaxieschicht) (engl. reserved n+ type epitaxial layer) zwischen der Oxidschichtstruktur (z.B. zwischen Teilbereichen der Oxidschichtstruktur) und auf der Oxidschichtstruktur (z.B. auf den Teilbereichen der Oxidschichtstruktur); Bilden einer anfänglichen n+ Typ - Epitaxieschicht-Struktur (z.B. eines anfänglichen Epitaxieschicht-Musters) (anders ausgedrückt, einer Anfangs - n+ Typ - Epitaxieschicht-Struktur; noch anders ausgedrückt, einer Ausgangs - n+ Typ - Epitaxieschicht-Struktur) (engl. reserved n+ type epitaxial layer pattern) zwischen der Oxidschichtstruktur (z.B. zwischen den Teilbereichen der Oxidschichtstruktur) mittels Entfernens der anfänglichen n+ Typ - Epitaxieschicht, welche auf der Oxidschichtstruktur ausgebildet ist; Bilden einer n+ Type - Epitaxieschicht mittels Entfernens der Oxidschichtstruktur und dann Ätzens eines oberen Teilbereichs der anfänglichen n+ Typ - Epitaxieschicht-Struktur; Bilden einer Schottky-Elektrode auf der n+ Typ - Epitaxieschicht; und Bilden einer ohmschen Elektrode auf einer zweiten Oberfläche des n+ Typ - Siliziumcarbid-Substrats.
  • Die n+ Typ - Epitaxieschicht weist ferner eine Mehrzahl von Säulenteilen, die auf der n- Typ - Epitaxieschicht ausgebildet sind, und eine Mehrzahl von Öffnungen, die zwischen den Säulenteilen ausgebildet sind und die p+ Bereiche freilegen, auf. Jeder der Säulenteile weist im Wesentlichen geradlinige Teile, welche die n- Typ - Epitaxieschicht kontaktieren (z.B. berühren), und im Wesentlichen krummlinige Teile, welche sich von den geradlinigen Teilen aus erstrecken, auf. Die Öffnungen können mittels Entfernens der Oxidschichtstruktur gebildet werden, und der (z.B. jeder) Säulenteil kann mittels Ätzens des oberen Teilbereichs der anfänglichen n+ Typ - Epitaxieschicht-Struktur gebildet werden. Das Bilden der Schottky-Elektrode kann das Bilden einer Schottky-Elektrode auf dem (z.B. jedem) Säulenteil und in der (z.B. jeder) Öffnung aufweisen. Eine Höhe einer oberen Oberfläche der Oxidschichtstruktur (z.B. ein Abstand der oberen Oberfläche der Oxidschichtstruktur zu einer oberen Oberfläche einer darunterliegenden Schicht (z.B. der n- Typ - Epitaxieschicht)) kann ungefähr gleich der (Höhe) einer oberen Oberfläche der anfänglichen n+ Typ - Epitaxieschicht-Struktur sein (z.B. ungefähr gleich einem Abstand der oberen Oberfläche der anfänglichen n+ Typ - Epitaxieschicht-Struktur zu einer oberen Oberfläche einer darunterliegenden Schicht (z.B. der n- Typ - Epitaxieschicht)).
  • Gemäß den beispielhaften Ausführungsformen des Verfahrens der vorliegenden Erfindung kann die n+ Epitaxieschicht den Säulenteil (bzw. die Säulenteile) und die Öffnung (bzw. die Öffnungen) aufweisen, und die Schottky-Elektrode kann auf dem (z.B. jedem) Säulenteil und in der (z.B. jeder) Öffnung ausgebildet sein, um die Schottky-Übergang-Fläche zu vergrößern, um somit den An-Widerstand (z.B. Durchlasswiderstand) (engl. on-resistance) zu reduzieren, wenn die Vorwärtsspannung (z.B. Durchlassspannung) (engl. forward voltage) angelegt wird. Daher ist es möglich, die Stromdichte (z.B. Stromtragfähigkeit) der Schottky-Barrieren-Diode zu verbessern.
  • Figurenliste
    • 1 ist eine beispielhafte Querschnittsansicht einer Schottky-Barrieren-Diode, die hergestellt wurde mit einem Verfahren gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung; und
    • 2 bis 9 sind beispielhafte Ansichten des Verfahrens zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die hierin verwendete Terminologie dient nur dem Zwecke der Beschreibung bestimmter Ausführungsformen und ist nicht dazu gedacht, die Erfindung zu beschränken. So wie hierin verwendet, ist beabsichtigt, dass die Einzahlformen „ein/ eine“ und „der/die/das“ die Mehrzahlformen ebenfalls umfassen, sofern nicht ausdrücklich im Zusammenhang anders angedeutet. Es ist ferner zu verstehen, dass die Ausdrücke „weist auf“ und/oder „aufweisend“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von genannten Merkmalen, Einheiten, Schritten, Vorgängen, Elementen und/oder Bestandteilen angeben aber nicht das Vorhandensein oder Hinzufügen von einem oder mehreren weiteren Merkmalen, Einheiten, Schritten, Vorgängen, Elementen und/oder Bestandteilen und/oder Gruppen davon ausschließen. So wie hierin verwendet, umfasst der Ausdruck „und/oder“ jede beliebige Kombination von einem oder mehreren der zugehörigen aufgelisteten Elemente.
  • Sofern nicht speziell erwähnt oder aus dem Zusammenhang ersichtlich, ist der Ausdruck „ungefähr“, so wie hierin verwendet, zu verstehen als innerhalb eines in der Technik normalen Toleranzbereichs liegend, zum Beispiel innerhalb von 2 Standardabweichungen vom Mittelwert. „Ungefähr“ kann verstanden werden als innerhalb (anders ausgedrückt, maximal mit einer Abweichung von) 10%, 9%, 8%, 7%, 6%, 5%, 4%, 3%, 2%, 1%, 0.5%, 0.1%, 0.05%, oder 0.01% des angegebenen Werts. Sofern nicht anders aus dem Zusammenhang klar, sind alle hierin angegebenen Zahlenwerte als mit dem Zusatz „ungefähr“ versehen zu verstehen.
  • Nachfolgende werden beispielhafte Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben unter Bezugnahme auf die beigefügten Zeichnungen. Wie von denjenigen, die mit der Technik vertraut sind, verstanden wird, können die beschriebenen beispielhaften Ausführungsformen auf vielfältige Art und Weise modifiziert werden, jeweils ohne vom Wesen und Bereich der vorliegenden Erfindung abzuweichen. Im Gegenteil, beispielhafte Ausführungsformen, die hierin vorgestellt werden, werden bereitgestellt, um die offenbarten Inhalte gründlich und vollständig zu machen und denjenigen, die mit der Technik vertraut sind, das Wesen der vorliegenden Erfindung ausreichend zu vermitteln.
  • In den Zeichnungen ist zum Zwecke der Klarheit die Dicke von Lagen, Schichten, Paneelen, Bereich, etc., übertrieben. Es ist zu verstehen, dass wenn eine Schicht als „auf“ einer anderen Schicht oder einem Substrat beschrieben wird, die Schicht entweder direkt auf der anderen Schicht oder dem Substrat sein kann oder von der anderen Schicht durch einen Abstand getrennt sein kann (indirekt auf der anderen Schicht sein kann). Gleiche Bezugszeichen kennzeichnen durch die Beschreibung hinweg die gleichen Elemente.
  • 1 ist eine beispielhafte Querschnittsansicht einer Schottky-Barrieren-Diode, die hergestellt wurde mit einem Verfahren gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Wie in 1 gezeigt, kann bei der Schottky-Barrieren-Diode, eine n- Typ - Epitaxieschicht 200 (z.B. eine schwach n-dotierte Epitaxieschicht) auf einer ersten Oberfläche eines n+ Typ - Siliziumcarbid-Substrats 100 (z.B. eines stark n-dotierten Siliziumcarbid-Substrats) ausgebildet sein, und eine Mehrzahl von p+ Bereichen 300 (z.B. stark p-dotierten Bereichen) kann innerhalb der n- Typ - Epitaxieschicht 200 ausgebildet sein. Eine n+ Typ - Epitaxieschicht 400 (z.B. eine stark n-dotierte Epitaxieschicht) mit einer Konzentration (z.B. Dotierstoffkonzentration), die höher ist als die der n- Typ - Epitaxieschicht 200, kann auf der n- Typ - Epitaxieschicht 200 ausgebildet sein, und eine Schottky-Elektrode 500 kann auf dem (z.B. jedem) p+ Bereich 300 und der n+ Typ - Epitaxieschicht 400 ausgebildet sein. Eine ohmsche Elektrode 600 kann auf einer zweiten Oberfläche (z.B. einer der ersten Oberfläche gegenüberliegenden Oberfläche) des n+ Typ - Siliziumcarbid-Substrats 100 ausgebildet sein.
  • Die n+ Typ - Epitaxieschicht 400 kann eine Mehrzahl von Säulenteilen 410 (z.B. Vorsprüngen) und eine Mehrzahl von Öffnungen 420 (z.B. zurückgesetzten Teilbereichen, z.B. Einbuchtungen, z.B. Vertiefungen), welche zwischen den Säulenteilen 410 ausgebildet sein können und die p+ Bereiche 300 freilegen können, aufweisen (z.B. ist es möglich, dass die Öffnungen so ausgebildet bzw. angeordnet sind, dass die p+ Bereiche 300 nicht von der n+ Typ - Epitaxieschicht 400 bedeckt sind). Jeder der Säulenteile 410 kann im Wesentlichen geradlinige Teile 411 aufweisen (z.B. kann die Seite der Vorsprünge im Wesentlichen gerade sein), welche die n- Typ - Epitaxieschicht 200 kontaktieren können, sowie im Wesentlichen krummlinige Teile 412 (z.B. kann ein Ende des (jeweiligen) Vorsprungs eine im Wesentlichen konvexe Form haben), welche sich von den im Wesentlichen geradlinigen Teilen 411 aus erstrecken. Der (jeweilige) im Wesentlichen krummlinige Teil 412 eine vorstehende Form sein. Ein Abstand zwischen den Säulenteilen 410 kann im Wesentlichen gleich einer Breite des (jeweiligen) p+ Bereichs 300 sein.
  • Die Schottky-Elektrode 500 kann eine erste Schottky-Elektrode 510 und eine zweite Schottky-Elektrode 520, welche von der ersten Schottky-Elektrode 510 hervorstehen kann, aufweisen. Die erste Schottky-Elektrode 510 kann die im Wesentlichen krummlinigen Teile 412 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren (z.B. berühren). Die zweiten Schottky-Elektroden 520 können in jeder der Öffnungen 420 der n+ Typ - Epitaxieschicht 400 ausgebildet sein, und untere Enden der zweiten Schottky-Elektroden 520 können die p+ Bereiche 300 kontaktieren (z.B. berühren). Ferner können, da die zweite Schottky-Elektrode 520 in jeder der Öffnungen 420 der n+ Typ - Epitaxieschicht 400 ausgebildet sein kann, die Seiten der zweiten Schottky-Elektroden 520 die im Wesentlichen geradlinigen Teile 411 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren (z.B. berühren).
  • Mit anderen Worten kann die erste Schottky-Elektrode 510 den im Wesentlichen krummlinigen Teil 412 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren, und die zweite Schottky-Elektrode 520 kann den im Wesentlichen geradlinigen Teil 411 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren, und somit kann die Schottky-Übergang-Fläche (anders ausgedrückt, die Fläche des Schottky-Übergangs) verglichen mit der verwandten Technik vergrößert werden. Daher kann der An-Widerstand (z.B. Durchlasswiderstand) (engl. on-resistance) verringert sein, wenn eine Vorwärtsspannung (z.B. Durchlassspannung) (engl. forward voltage) angelegt wird, wodurch eine Stromdichte der Schottky-Barrieren-Diode verbessert wird. Ferner kann eine Verarmungsschicht zwischen den p+ Bereichen 300 ausgebildet werden/sein, wenn eine Sperrvorspannung (engl. reverse bias) angelegt wird/ist, um einen Leckstrom zu reduzieren.
  • Im Weiteren wird ein Verfahren zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung ausführlich beschrieben unter Bezugnahme auf 1 und 2 bis 9. 2 bis 9 sind beispielhafte Ansichten eines Verfahrens zum Herstellen einer Schottky-Barrieren-Diode gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • Wie in 2 gezeigt, kann das n+ Typ - Siliziumcarbid-Substrat 100 bereitgestellt werden, und die n- Typ - Epitaxieschicht 200 kann auf der ersten Oberfläche des n+ Typ - Siliziumcarbid-Substrats 100 mittels ersten epitaktischen Aufwachsens (mit anderen Worten, mittels eines ersten epitaktischen Wachstumsprozesses) gebildet werden. Wie in 3 gezeigt, können p+ Ionen in einige Teile (bzw. Teilbereiche) der Oberfläche (z.B. eines Oberflächenbereichs, z.B. eines oberflächennahen Bereichs) der n- Typ - Epitaxieschicht 200 implantiert werden, um die Mehrzahl von p+ Bereichen 300 zu bilden (z.B. werden die p+ Ionen nicht in die gesamte Oberfläche der n- Typ - Epitaxieschicht hinein implantiert). Wie in 4 gezeigt, kann eine Oxidschicht 310 auf der n- Typ - Epitaxieschicht 200 und den p+ Bereichen 300 gebildet werden. Gemäß einer anderen Ausgestaltung kann die Oxidschicht 310 durch andere Materialien ersetzt sein, die einfach zu ätzen sind.
  • Wie in 5 gezeigt, können mittels Ätzens der Oxidschicht 310 Oxidschichtstrukturen 320 (z.B. Oxidschichtmuster) gebildet werden, welche einen Teilbereich der n- Typ - Epitaxieschicht 200 freilegen können. Mit anderen Worten können die Oxidschichtstrukturen 320 auf den p+ Bereichen 300 ausgebildet sein. Wie in 6 gezeigt, kann mittels zweiten epitaktischen Aufwachsens (mit anderen Worten, mittels eines zweiten epitaktischen Wachstumsprozesses) eine anfängliche n+ Typ - Epitaxieschicht 400a (anders ausgedrückt, eine Anfangs - n+ Typ - Epitaxieschicht; noch anders ausgedrückt, eine Ausgangs - n+ Typ - Epitaxieschicht) auf der n- Typ - Epitaxieschicht 200 zwischen den Oxidschichtstrukturen 320 gebildet werden. Die anfängliche n+ Typ - Epitaxieschicht 400a kann zwischen den Oxidschichtstrukturen 320 angeordnet sein und kann auch auf den Oxidschichtstrukturen 320 angeordnet sein. Wie in 7 gezeigt, können anfängliche n+ Typ - Epitaxieschicht-Strukturen 400b (anders ausgedrückt, Anfangs - n+ Typ - Epitaxieschicht-Strukturen; noch anders ausgedrückt, Ausgangs - n+ Typ - Epitaxieschicht-Strukturen) zwischen den Oxidschichtstrukturen 320 gebildet werden mittels Entfernens der anfänglichen n+ Typ - Epitaxieschicht 400a auf den Oxidschichtstrukturen 320. Insbesondere kann eine Höhe einer oberen Oberfläche der anfänglichen n+ Typ - Epitaxieschicht-Struktur 400b ungefähr gleich der (Höhe) einer oberen Oberfläche der Oxidschichtstruktur 320 sein. Wie in 8 gezeigt, kann die Mehrzahl von Öffnungen 420, welche die p+ Bereiche 300 freilegen können, mittels der Oxidschichtstrukturen 320 (z.B. mittels Entfernens, z.B. Ätzens, der Oxidschichtstrukturen) gebildet werden. Jede der Öffnungen 420 kann zwischen den anfänglichen n+ Typ - Epitaxieschicht-Strukturen 400b (z.B. zwischen jeweils zweien der anfänglichen n+ Typ - Epitaxieschicht-Strukturen) angeordnet sein.
  • Wie in 9 gezeigt, können obere Teilbereiche der anfänglichen n+ Typ - Epitaxieschicht-Strukturen 400b mittels Rückätzprozesses geätzt werden, um die oberen Teilbereiche der anfänglichen n+ Typ - Epitaxieschicht-Struktur 400b zu bilden, die hervorstehen, um die Säulenteile 410 zu bilden, welche die im Wesentlichen geradlinigen Teile 411 und die im Wesentlichen krummlinigen Teile 412, die sich von den im Wesentlichen geradlinigen Teilen 411 aus erstrecken, aufweisen. Insbesondere können die Säulenteile 410 und die Öffnungen 420, die zwischen den Säulenteilen 410 angeordnet sind, die n+ Typ - Epitaxieschicht 400 bilden (bzw. ausmachen). Der Säulenteil 410 der n+ Typ - Epitaxieschicht 400 kann auf der n- Typ - Epitaxieschicht 200 ausgebildet sein, und der im Wesentlichen geradlinige Teil 411 des Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kann die n- Typ - Epitaxieschicht 200 kontaktieren. Somit kann die Öffnung 420 der n+ Typ - Epitaxieschicht 400 gebildet werden, ohne die n+ Typ - Epitaxieschicht 400 zu ätzen.
  • Wie in 1 dargestellt, kann die Schottky-Elektrode 500 auf dem Säulenteil 410 der n+ Typ - Epitaxieschicht 400 und in der Öffnung 420 der n+ Typ - Epitaxieschicht 400 ausgebildet sein, und die ohmsche Elektrode 600 kann auf der zweiten Oberfläche des n+ Typ - Siliziumcarbid-Substrats 100 ausgebildet sein. Die Schottky-Elektrode 500 kann die erste Schottky-Elektrode 510 und die zweite Schottky-Elektrode 520, welche von der ersten Schottky-Elektrode 510 vorstehen kann, aufweisen. Die erste Schottky-Elektrode 510 kann den im Wesentlichen krummlinigen Teil 412 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren (z.B. berühren). Die zweiten Schottky-Elektroden 520 können in den Öffnungen 420 der n+ Typ - Epitaxieschicht 400 ausgebildet sein, die unteren Enden der zweiten Schottky-Elektroden 520 können die p+ Bereiche 300 kontaktieren (z.B. berühren), und die Seiten der zweiten Schottky-Elektroden 520 können den im Wesentlichen geradlinigen Teil 411 jedes Säulenteils 410 der n+ Typ - Epitaxieschicht 400 kontaktieren (z.B. berühren).
  • Bezugszeichenliste
    • 100
    n+ Typ - Siliziumcarbid-Substrat
    300
    p+ Bereich
    400
    n+ Type - Epitaxieschicht
    411
    geradliniger Teil
    420
    Öffnung
    510
    erste Schottky-Elektrode
    600
    ohmsche Elektrode
    200
    n- Typ - Epitaxieschicht
    310
    Oxidschicht
    410
    Säulenteil
    412
    krummliniger Teil
    500
    Schottky-Elektrode
    520
    zweite Schottky-Elektrode

Claims (7)

  1. Verfahren zum Herstellen einer Schottky-Barrieren-Diode, aufweisend: Bilden einer n- Typ - Epitaxieschicht (200) auf einer ersten Oberfläche eines n+ Typ - Siliziumcarbid-Substrats (100); Bilden einer Mehrzahl von p+ Bereichen (300) mittels Implantierens von p+ Ionen in einen Teilbereich einer Oberfläche der n- Typ - Epitaxieschicht (200); Bilden einer Oxidschicht (310) auf der n- Typ - Epitaxieschicht (200) und den p+ Bereichen (300); Bilden einer Oxidschichtstruktur (320) mittels Ätzens der Oxidschicht (310), wobei die Oxidschichtstruktur (320) einen Teilbereich der n- Typ - Epitaxieschicht (200) freilegt; Bilden einer anfänglichen n+ Typ - Epitaxieschicht (400a) zwischen der Oxidschichtstruktur und auf der Oxidschichtstruktur; Bilden einer anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b) zwischen der Oxidschichtstruktur (320) mittels Entfernens der auf der Oxidschichtstruktur (320) ausgebildeten anfänglichen n+ Typ - Epitaxieschicht (400a); Bilden einer n+ Typ - Epitaxieschicht (400) mittels Entfernens der Oxidschichtstruktur (320) und Ätzens eines oberen Teilbereichs der anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b); Bilden einer Schottky-Elektrode (500) auf der n+ Typ - Epitaxieschicht (400); und Bilden einer ohmschen Elektrode (600) auf einer zweiten Oberfläche des n+ Typ - Siliziumcarbid-Substrats (100); wobei die n+ Typ - Epitaxieschicht (400) eine Mehrzahl von Säulenteilen (410), die auf der n- Typ - Epitaxieschicht (200) ausgebildet sind, und eine Mehrzahl von Öffnungen (420), die zwischen den Säulenteilen (410) ausgebildet sind und die p+ Bereiche (300) freilegen, aufweist; und wobei jeder der Säulenteile (410) geradlinige Teile (411), welche die n- Typ - Epitaxieschicht (200) kontaktieren, und krummlinige Teile (412), welche sich von den geradlinigen Teilen (411) aus erstrecken, aufweist.
  2. Verfahren gemäß Anspruch 1, wobei die Öffnungen (420) mittels Entfernens der Oxidschichtstruktur (320) gebildet werden und die Säulenteile (410) mittels Ätzens des oberen Teilbereichs der anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b) gebildet werden.
  3. Verfahren gemäß Anspruch 2, wobei das Bilden der Schottky-Elektrode (500) das Bilden einer Schottky-Elektrode auf jedem Säulenteil (410) und in jeder Öffnung (420) aufweist.
  4. Verfahren gemäß Anspruch 3, wobei die Schottky-Elektrode (500) eine erste Schottky-Elektrode (510), welche auf jedem Säulenteil (410) ausgebildet ist und den krummlinigen Teil (412) kontaktiert, und eine zweite Schottky-Elektrode (520), welche von der ersten Schottky-Elektrode (510) hervorsteht, aufweist.
  5. Verfahren gemäß Anspruch 4, wobei die zweite Schottky-Elektrode (520) in jeder Öffnung (420) ausgebildet ist und ein unteres Ende der zweiten Schottky-Elektrode (520) den p+ Bereich (300) kontaktiert.
  6. Verfahren gemäß Anspruch 5, wobei eine Seite der zweiten Schottky-Elektrode (520) den geradlinigen Teil (411) jedes Säulenteils (410) kontaktiert.
  7. Verfahren gemäß Anspruch 6, wobei eine Höhe einer oberen Oberfläche der Oxidschichtstruktur (320) ungefähr gleich einer Höhe einer oberen Oberfläche der anfänglichen n+ Typ - Epitaxieschicht-Struktur (400b) ist.
DE102013114807.7A 2013-09-13 2013-12-23 Verfahren zum herstellen einer schottky-barrieren-diode Active DE102013114807B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130110672A KR101490937B1 (ko) 2013-09-13 2013-09-13 쇼트키 배리어 다이오드 및 그 제조 방법
KR10-2013-0110672 2013-09-13

Publications (2)

Publication Number Publication Date
DE102013114807A1 DE102013114807A1 (de) 2015-03-19
DE102013114807B4 true DE102013114807B4 (de) 2022-10-13

Family

ID=52579814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013114807.7A Active DE102013114807B4 (de) 2013-09-13 2013-12-23 Verfahren zum herstellen einer schottky-barrieren-diode

Country Status (4)

Country Link
US (1) US9006746B2 (de)
KR (1) KR101490937B1 (de)
CN (1) CN104465793B (de)
DE (1) DE102013114807B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043247A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
KR101846879B1 (ko) 2016-07-05 2018-04-09 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN113130624A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种低损耗肖特基整流管及其成型工艺
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289881A (ja) 2000-04-04 2001-10-19 Shimadzu Corp ピーク検出方法
JP2002289881A (ja) 2001-03-26 2002-10-04 Denso Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6184564B1 (en) * 1998-12-28 2001-02-06 International Rectifier Corp. Schottky diode with adjusted barrier height and process for its manufacture
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
FR2816113A1 (fr) * 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
KR100373219B1 (ko) * 2000-11-13 2003-02-25 주식회사 케이이씨 쇼트키 베리어 다이오드 및 그 제조방법
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7187021B2 (en) * 2003-12-10 2007-03-06 General Electric Company Static induction transistor
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
US8507978B2 (en) * 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
KR20130049916A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
KR20130110672A (ko) 2012-03-30 2013-10-10 고요한 큐알 코드 우표
CN102779858B (zh) * 2012-07-30 2014-08-06 江苏能华微电子科技发展有限公司 一种功率二极管器件及其制备方法
JP2014120685A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289881A (ja) 2000-04-04 2001-10-19 Shimadzu Corp ピーク検出方法
JP2002289881A (ja) 2001-03-26 2002-10-04 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150076515A1 (en) 2015-03-19
US9006746B2 (en) 2015-04-14
DE102013114807A1 (de) 2015-03-19
CN104465793B (zh) 2019-03-01
CN104465793A (zh) 2015-03-25
KR101490937B1 (ko) 2015-02-06

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102010042998B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE112013007576B4 (de) Halbleitereinrichtung
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE112013000677B4 (de) Halbleitervorrichtung
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102008047998B4 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013114807B4 (de) Verfahren zum herstellen einer schottky-barrieren-diode
DE102004051348B4 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE102010016371B4 (de) Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102006002439B4 (de) Halbleitervorrichtung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE112014001838T5 (de) Halbleitervorrichtung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112010005626T5 (de) Halbleitervorrichtung
DE102008023349A1 (de) Halbleitervorrichtung
DE112011104631T5 (de) Halbleitervorrichtung
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final