DE102004051348B4 - Superjunction Vorrichtung mit verbesserter Robustheit - Google Patents

Superjunction Vorrichtung mit verbesserter Robustheit Download PDF

Info

Publication number
DE102004051348B4
DE102004051348B4 DE102004051348.1A DE102004051348A DE102004051348B4 DE 102004051348 B4 DE102004051348 B4 DE 102004051348B4 DE 102004051348 A DE102004051348 A DE 102004051348A DE 102004051348 B4 DE102004051348 B4 DE 102004051348B4
Authority
DE
Germany
Prior art keywords
region
conical
regions
epitaxial layers
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102004051348.1A
Other languages
English (en)
Other versions
DE102004051348A1 (de
Inventor
Srikant Sridevan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconix Technology CV
Original Assignee
Siliconix Technology CV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Technology CV filed Critical Siliconix Technology CV
Publication of DE102004051348A1 publication Critical patent/DE102004051348A1/de
Application granted granted Critical
Publication of DE102004051348B4 publication Critical patent/DE102004051348B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Superjunction Vorrichtung, umfassend: eine Halbleiterkörperregion, aufweisend eine Mehrzahl von Epitaxialschichten (N1–N6) eines N-Typ Leitfähigkeitstyps; wobei eine Drainelektrode (40) an einem Boden der Halbleiterkörperregion angebracht ist; wobei in jeder der Epitaxialschichten (N1–N6) P-Regionen (P1–P6) eines P-Typ Leitfähigkeitstyps ausgebildet sind; wobei die P-Regionen (P1–P6) verschiedener Epitaxialschichten (N1–N6) gegenseitig ausgerichtet sind, um kontinuierliche voneinander beabstandete kegelförmige Säulen zu bilden, die sich entlang eines Teils einer Dicke der Halbleiterkörperregion erstrecken; wobei eine MOSgate Struktur über jeder der kegelförmigen Säulen positioniert ist und in Kontakt mit der entsprechenden kegelförmigen Säulen ist; wobei ein Durchmesser der P-Regionen (P1–P6) jeder kegelförmigen Säule von einer obersten P-Region (P1) nahe der MOSgate Struktur zu einer untersten P-Region (P6) jeder kegelförmigen Säule kontinuierlich abnimmt; wobei die MOSgate Strukturen jeweils eine Source Region (24, 25, 26) und eine Kanalregion (20, 21, 22) aufweisen; wobei die Source Region (24, 25, 26) jeweils in der Kanalregion (20, 21, 22) aufgenommen ist; wobei die kegelförmigen Säulen jeweils einen oberen Abschnitt nahe der MOSgate Struktur und einen Rest aufweisen; wobei der Rest von jeder der kegelförmigen Säulen in einem Ladungsgleichgewicht mit den den jeweiligen Rest umgebenden Epitaxialschichten (N2–N6) ist; wobei der obere Abschnitt jeder kegelförmigen Säule nahe der MOSgate Struktur einen Durchmesser aufweist, der größer als der Durchmesser des Restes der kegelförmigen Säule ist; und wobei der obere Abschnitt der kegelförmigen Säulen aus dem Ladungsgleichgewicht mit der den jeweiligen oberen Anschnitt umgebenden Epitaxialschicht (N1) ist.

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf eine Superjunction Vorrichtung, und besonders auf die Erhöhung der Robustheit von Superjunction Vorrichtungen.
  • Hintergrund der Erfindung
  • Superjunction Vorrichtungen besitzen den Vorteil von signifikant reduziertem für die gleiche hohe Durchschlagspannung („Breakdown Voltage”, BV) eines konventionellen MOSFET. Die Superjunction besteht aus einem Multilayer, zum Beispiel einer sechs-lagigen Sequenz von Implantat und Epitaxy, um regelmäßig angeordnete P-Säulen zu formen, welche benutzt wird, um die Ladung in der N-Typ (leitend) Drift Region epi, welche die Säulen aufnimmt, im Gleichgewicht zu halten. Die gleiche Maske wird auf den sechs Schichten wiederholend benutzt, um die P-Säulen zu erzeugen.
  • Das Ladungsgleichgewicht ist mit einem kleinen Prozessfenster kritisch. Überschreiten dieses Fensters auf der P-Typ Seite (das heißt, eine überhöhte P Ladung in den P Säulen) führt dazu, dass die Durchschlagspannung (BV) unter die Spezifikation fällt. Überschreiten dieses Fensters auf der N-Typ Seite führt zu hoher Durchschlagspannung (BV), kann aber zu Robustheitsverringerung führen.
  • Vorrichtungsrobustheit kann durch strukturelle Modifikationen, die den Strom zwingen, eher durch die P-Säule zu fließen als außerhalb, verbessert werden. Solche Strukturen sind in der US 2004/0108568 A1 gezeigt. In diesem Fall hatte nur der höchste Teil der P Säulen eine höhere und unausgeglichene P Konzentration (Ladung) als der Rest der Säulen, welche eine ausgeglichene Konzentration gegenüber den umliegenden N-Typ Körper haben. Dies hatte zur Folge, dass in dem Top der Säulen Lawinenstrom von unter dem MOSFET Source Bereich (die Rb' Region) und zu der Achse der Säule abgelenkt wurde.
  • In der US 2001/0052601 A1 ist eine Halbleiter-Vorrichtung angegeben, welche einen Driftbereich alternierenden Leitfähigkeitstyps mit stark dotierten p-Typ-Durchbruchspannungsbegrenzerbereichen in Abschnitten von p-Typ-Trennbereichen aufweist, welche in Kontakt mit Bodenbereichen von p-Typ-Basisbereichen stehen. Da das elektrische Feld im mittleren Teil der Durchbruchspannungsbegrenzerbereiche den kritischen Wert vor dem elektrischen Feld an Punkten unterhalb eines Gateisolationsfilms erreicht, wird das elektrische Feld an diesen Punkten entspannt und eine Injektion heißer Ladungsträger in den Gateisolationsfilm wird verhindert.
  • In der DE 198 40 032 C1 ist ein Halbleiterbauelement mit in einem Halbleiterkörper alternierend angeordneten Halbleitergebieten abwechselnd unterschiedlichen Leitungstyps angegeben, die sich im Halbleiterkörper von wenigstens einer ersten Zone bis in die Nähe zu einer zweiten Zone erstrecken und eine variable Dotierung haben, so dass das elektrische Feld einen von beiden Zonen aus ansteigenden Verlauf hat.
  • In der DE 102 45 049 A1 ist ein durch Feldeffekt steuerbares Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation angegeben, das in einem Halbleiterkörper angeordnet ist, mit mindestens einer in einem Driftbereich des Halbleiterkörpers angeordneten Kompensationsschicht, die an mindestens eine Bodyzone des ersten Leitungstyps angrenzt, in die jeweils mindestens eine Sourcezone des zweiten Leitungstyps eingebettet ist, die mindestens eine Ausräumzone des ersten Leistungstyps und mindestens eine Komplementärausräumzone des zweiten, entgegengesetzten Leistungstyps aufweist, wobei die mindestens eine Ausräumzone und die mindestens eine Komplementärausräumzone abwechselnd nebeneinander in der Kompensationsschicht angeordnet sind, wobei die effektive Ladungsträgerkonzentration in den Komplementärausräumzonen in Richtung der Bodyzonen zunimmt und die Gesamtmenge der Dotierstoffatome in den Komplementärausräumzonen in entgegengesetzter Richtung zunimmt.
  • Kurze Beschreibung der Erfindung
  • Gemäß einem Aspekt der Erfindung ist eine Superjunction Vorrichtung, wie in Patentanspruch 1 definiert, angegeben.
  • Anstelle der Verwendung des gleichen Aufbaus für alle Schichten, wird der Aufbau der höchsten Schicht mit einem etwas größeren Merkmal (Durchmesser) und auf diese Weise erhöhtem Volumen und P Ladung, lediglich in dem aktiven Bereich modifiziert, so dass die Durchschlagspannung (BV) von den Zellen des aktiven Bereichs selektiv reduziert wird und auch, so dass der Strom in oder in Richtung der Achsen der P Säule fließt, somit die Robustheit verbessernd. Die unteren fünf Schichten und die Anschlüsse können dann für maximale Durchschlagspannung (BV) optimiert werden. Die Verwendung des separaten oberen oder sechsten Schichtaufbaus erlaubt die Durchführung von hohen Anschluss-BV, relativ niedrigerer Durchschlagspannung (BV) des aktiven Bereichs und Stromfluss in der P-Säule. Die Verbindung dieser drei Faktoren verbessert die Robustheit und erhöht die Prozessfenstertoleranz, da es die Abhängigkeit von der EAS auf die Vorrichtungs-Durchschlagspannung (BV) reduziert. Es sei erwähnt, dass jede Zahl von Schichten verwendet werden kann, während eine sechs-lagige Ausführung gewählt wurde, um die Erfindung darzustellen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist ein Querschnitt von einem kleinen Teil des aktiven Bereichs einer beispielhaften Superjunction Vorrichtung.
  • 2 ist ein Querschnitt von 1 entlang Schnittlinie 2-2 in 1.
  • 3 zeigt den Arbeitsgang des Formens eines ausgeweiteten Volumen P-Bereichs am Top der P-Säulen entsprechend gemäß einem Beispiel.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Bezugnehmend auf 1 bis 3 wird ein Silizium Wafer (oftmals als Die oder Chip bezeichnet) aus einem N+ Wafer 10 geformt, der eine Serie von Epitaxialschichten N6 bis N1' die fortlaufend geformt sind, erhält. Nach der Formierung von jeder Schicht wird eine Implantierung und Diffusion ausgeführt, um P Regionen (entsprechend P6 bis P1) auszubilden. Im Stand der Technik sind die Implantierung und die Diffusion von identischer Größe und Konzentration und welche im Ladungsgleichgewicht zu der umgebenden Ladung der Schichten N6 bis N1 entsprechend sind, die jeweils von derselben Konzentration sind.
  • Jede der P Regionen P6 bis P1 sind gegenseitig ausgerichtet, um eine kontinuierliche Spalte, Pfeiler oder „Pylon” zu bilden.
  • Dann wird eine MOSgated Struktur oben auf jeder Säule geformt, in 1 als P Kanalregion 20, 21 und 22 gezeigt, welche gewöhnlich entsprechende N+ Source Regionen 24, 25 und 26 aufnehmen. Über den Inversionsbereichen jeder entsprechender Kanalregion 20, 21 und 26 wird ein Gate Oxyd 27 abgelegt und ein leitendes Polysilikon Gate 28 wird über jeden der Gate Oxyd Regionen 27 geformt. Über den Gates 28 wird eine LTO Isolationsschicht 29 ausgebildet und über der Schicht 29 wird eine Source Elektrode 30 ausgebildet und kontaktiert jede der Sourcen 24, 25, 26 und den inneren Kanal der Regionen 20, 21 und 22. Man beachte, dass die Kanalregionen 20, 21 und 22 mehreckige Zellen oder Streifen seien können; und die Spalten P6 bis P1 weisen entsprechend kreisförmige oder streifenförmige Umrisse auf. Eine Drainelektrode 40 ist am Boden der N+ Region 10 angebracht.
  • Die obersten (oder oberen) P Regionen P1 weisen einen größeren Durchmesser als die darunter liegenden Regionen P2 bis P6 auf, so dass das Top der Säulen eine größere P Ladung hat als die der umgebenden N1 Schicht. Die oberste Säule kann einen gegenüber den unteren Säulen erhöhten Durchmesser von nur wenigen Prozent aufweisen. Als Beispiel, wenn die Elemente P2 bis P6 der unteren Säule einen Durchmesser nach der Diffusion von 5 μm haben, hat, um den Vorteil zu erhalten, die obere P Region P1 möglicherweise einen Durchmesser von 5,1 μm (2% größer).
  • 3 zeigt die Implantierung und Diffusion der oberen P Region P1. Daher wird die Schicht N1 über der Schicht N2 und seiner P Region P2 abgelegt. Dann wird über der Schicht N1 eine Maske 50 mit einem Fenster 51, 52 ausgerichtet und an der Mitte der Region P2 ausgebildet. Dann wird eine Bor- oder eine andere P Spezies Implantierung und eine Diffusion durchgeführt, um den vergrößerten Durchmesser der P1 Regionen, ausgerichtet auf die Spitzen der P Säulen, auszuformen. Jedoch sind die Fensterdurchmesser für die Fenster 51 und 52, die den vergrößerten Durchmesser der obersten Region P1 bilden, größer als die Implantierungsfenster in der Maske für die Regionen P2 bis P6. Der Diffusionsprozess wird abwechselnd über eine längere Zeitperiode durchgeführt, um vergrößerte Regionen P1 auszubilden.
  • Während die Fenster 51 und 52 kreisförmig sind (2) können für die Fenster 51 und 52 andere Formen, wie beispielsweise gestreckte Streifen, Rechtecke, Ovale oder Kreise mit vorstehenden Fingern und dergleichen verwendet werden, um größere P Volumen an der Spitze von jeder Säule zu produzieren. Zusätzlich müssen nicht auf jeder Säule über der Region P2 die Regionen P1 gebildet werden. Einige Säulen können eine P1 Region enthalten, die genauso groß ist wie die Region P2 oder andere Regionen in den P Säulen. Diese Säulen können über die Halbleitervorrichtung verstreut werden, um eine bestimmte Charakteristik für die Vorrichtung zu erhalten.
  • Während die obige Beschreibung identische Durchmesser (oder Breiten) für die P Regionen P2 bis P6 betrachtet, können sie ferner im Durchmesser kontinuierlich kegelförmig oder herabstufend von einem größeren Durchmesser für die Regionen P2 zu einem kleineren Durchmesser für die Regionen P6 sein. Außerdem kann eine Anzahl von oberen P Regionen zu einigen Ausmaßen vergrößert werden und im Ladungsungleichgewicht mit dem umgebenden N Typ Material sein. Beispielsweise können die zwei oder drei obersten P Regionen im Vergleich zu den unteren P Regionen vergrößert sein und in einem Ladungsungleichgewicht mit dem umgebenden N Typ Material sein.

Claims (2)

  1. Eine Superjunction Vorrichtung, umfassend: eine Halbleiterkörperregion, aufweisend eine Mehrzahl von Epitaxialschichten (N1–N6) eines N-Typ Leitfähigkeitstyps; wobei eine Drainelektrode (40) an einem Boden der Halbleiterkörperregion angebracht ist; wobei in jeder der Epitaxialschichten (N1–N6) P-Regionen (P1–P6) eines P-Typ Leitfähigkeitstyps ausgebildet sind; wobei die P-Regionen (P1–P6) verschiedener Epitaxialschichten (N1–N6) gegenseitig ausgerichtet sind, um kontinuierliche voneinander beabstandete kegelförmige Säulen zu bilden, die sich entlang eines Teils einer Dicke der Halbleiterkörperregion erstrecken; wobei eine MOSgate Struktur über jeder der kegelförmigen Säulen positioniert ist und in Kontakt mit der entsprechenden kegelförmigen Säulen ist; wobei ein Durchmesser der P-Regionen (P1–P6) jeder kegelförmigen Säule von einer obersten P-Region (P1) nahe der MOSgate Struktur zu einer untersten P-Region (P6) jeder kegelförmigen Säule kontinuierlich abnimmt; wobei die MOSgate Strukturen jeweils eine Source Region (24, 25, 26) und eine Kanalregion (20, 21, 22) aufweisen; wobei die Source Region (24, 25, 26) jeweils in der Kanalregion (20, 21, 22) aufgenommen ist; wobei die kegelförmigen Säulen jeweils einen oberen Abschnitt nahe der MOSgate Struktur und einen Rest aufweisen; wobei der Rest von jeder der kegelförmigen Säulen in einem Ladungsgleichgewicht mit den den jeweiligen Rest umgebenden Epitaxialschichten (N2–N6) ist; wobei der obere Abschnitt jeder kegelförmigen Säule nahe der MOSgate Struktur einen Durchmesser aufweist, der größer als der Durchmesser des Restes der kegelförmigen Säule ist; und wobei der obere Abschnitt der kegelförmigen Säulen aus dem Ladungsgleichgewicht mit der den jeweiligen oberen Anschnitt umgebenden Epitaxialschicht (N1) ist.
  2. Die Superjunction Vorrichtung nach Anspruch 1, wobei die Halbleiterkörperregion sechs Epitaxialschichten (N1–N6) des N-Typ Leitfähigkeitstyps aufweist; und wobei in jeder der sechs Epitaxialschichten (N1–N6) P-Regionen (P1–P6) des P-Typ Leitfähigkeitstyps ausgebildet sind.
DE102004051348.1A 2003-10-21 2004-10-21 Superjunction Vorrichtung mit verbesserter Robustheit Active DE102004051348B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51317403P 2003-10-21 2003-10-21
US60/513,174 2003-10-21
US10/968,499 2004-10-19
US10/968,499 US7166890B2 (en) 2003-10-21 2004-10-19 Superjunction device with improved ruggedness

Publications (2)

Publication Number Publication Date
DE102004051348A1 DE102004051348A1 (de) 2005-06-23
DE102004051348B4 true DE102004051348B4 (de) 2017-07-27

Family

ID=34526823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004051348.1A Active DE102004051348B4 (de) 2003-10-21 2004-10-21 Superjunction Vorrichtung mit verbesserter Robustheit

Country Status (3)

Country Link
US (3) US7166890B2 (de)
JP (1) JP4135941B2 (de)
DE (1) DE102004051348B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP4996848B2 (ja) * 2005-11-30 2012-08-08 株式会社東芝 半導体装置
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
KR101614565B1 (ko) * 2008-09-01 2016-04-21 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
EP2530721A4 (de) 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Halbleiterbauelement
CN102299073A (zh) * 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8710620B2 (en) 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US9287371B2 (en) * 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
JP6782529B2 (ja) * 2015-01-29 2020-11-11 富士電機株式会社 半導体装置
CN107545076A (zh) * 2016-06-23 2018-01-05 上海北京大学微电子研究院 一种超结mos器件终端仿真方法
CN111989778B (zh) * 2018-04-20 2024-02-13 艾鲍尔半导体 小间距超结mosfet结构和方法
US10680095B2 (en) 2018-06-15 2020-06-09 Semiconductor Components Industries, Llc Power device having super junction and schottky diode
US10355144B1 (en) 2018-07-23 2019-07-16 Amazing Microelectronic Corp. Heat-dissipating Zener diode
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
CN115172466B (zh) * 2022-09-05 2022-11-08 深圳市威兆半导体股份有限公司 一种超结vdmos新结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US20010052601A1 (en) * 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
DE10245049A1 (de) * 2002-09-26 2004-04-08 Infineon Technologies Ag Kompensationshalbleiterbauelement
US20040108568A1 (en) * 2002-10-08 2004-06-10 International Rectifier Corporation Superjunction device with added charge at top of pylons to increase ruggedness

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284997A (en) 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
US4375124A (en) 1981-11-12 1983-03-01 Gte Laboratories Incorporated Power static induction transistor fabrication
US4587712A (en) 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US5766966A (en) 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP2715399B2 (ja) 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
EP0689239B1 (de) 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6441455B1 (en) 1997-03-06 2002-08-27 International Rectifier Corporation Low dosage field rings for high voltage semiconductor device
KR100309490B1 (ko) 1998-05-21 2002-04-24 윤종용 다용도인쇄장치
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
EP1011146B1 (de) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
DE19943143B4 (de) * 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE19947020B4 (de) * 1999-09-30 2006-02-23 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6509240B2 (en) * 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
JP4764987B2 (ja) 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
GB0104342D0 (en) * 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
US7291884B2 (en) 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US6621122B2 (en) 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
US20030030051A1 (en) * 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
JP4602609B2 (ja) 2001-08-28 2010-12-22 東芝キヤリア株式会社 空気調和機
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
GB0125710D0 (en) 2001-10-26 2001-12-19 Koninkl Philips Electronics Nv Transistor device
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
CN1237619C (zh) * 2002-01-28 2006-01-18 三菱电机株式会社 半导体装置
JP4126915B2 (ja) 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
JP2004047967A (ja) 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP4304433B2 (ja) 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
US6979862B2 (en) * 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置
JP4209260B2 (ja) * 2003-06-04 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4202194B2 (ja) 2003-06-06 2008-12-24 トヨタ自動車株式会社 電力用半導体装置およびその製造方法
JP3954541B2 (ja) 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
US6883347B2 (en) 2003-09-23 2005-04-26 Zahid Hussain Ayub End bonnets for shell and tube DX evaporator
US7166890B2 (en) * 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP2005175416A (ja) 2003-11-19 2005-06-30 Fuji Electric Device Technology Co Ltd 宇宙用半導体装置
JP4536366B2 (ja) 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
GB0418573D0 (en) 2004-08-20 2004-09-22 Koninkl Philips Electronics Nv Semiconductor devices and the manufacture thereof
JP4768259B2 (ja) 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
US7439583B2 (en) 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
US7393749B2 (en) 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7492003B2 (en) 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US20010052601A1 (en) * 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
DE10245049A1 (de) * 2002-09-26 2004-04-08 Infineon Technologies Ag Kompensationshalbleiterbauelement
US20040108568A1 (en) * 2002-10-08 2004-06-10 International Rectifier Corporation Superjunction device with added charge at top of pylons to increase ruggedness

Also Published As

Publication number Publication date
JP4135941B2 (ja) 2008-08-20
US9478441B1 (en) 2016-10-25
US20070048909A1 (en) 2007-03-01
US20050082570A1 (en) 2005-04-21
JP2005142557A (ja) 2005-06-02
US7166890B2 (en) 2007-01-23
US7767500B2 (en) 2010-08-03
DE102004051348A1 (de) 2005-06-23

Similar Documents

Publication Publication Date Title
DE102004051348B4 (de) Superjunction Vorrichtung mit verbesserter Robustheit
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112007000577B4 (de) Peripherieentwurf für Ladungsgleichgewichts-Leistungsvorrichtungen
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19701189B4 (de) Halbleiterbauteil
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102006002065B4 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE112013007363B4 (de) Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE102010016371B4 (de) Halbleitervorrichtung
CH638928A5 (de) Halbleiteranordnung.
DE102018203693A1 (de) Halbleitervorrichtung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE19604043C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
CH660649A5 (de) Mosfet-anordnung.
DE10153739A1 (de) Halbleiterbauelement
DE112005002852B4 (de) Passivierungsstruktur mit Spannungsausgleichschleifen
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE2354489A1 (de) Schottky-sperrschichtdioden
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
CH670173A5 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SILICONIX TECHNOLOGY C.V., SINGAPORE, SG

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final