DE19604044C2 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents

Durch Feldeffekt steuerbares Halbleiterbauelement

Info

Publication number
DE19604044C2
DE19604044C2 DE19604044A DE19604044A DE19604044C2 DE 19604044 C2 DE19604044 C2 DE 19604044C2 DE 19604044 A DE19604044 A DE 19604044A DE 19604044 A DE19604044 A DE 19604044A DE 19604044 C2 DE19604044 C2 DE 19604044C2
Authority
DE
Germany
Prior art keywords
zone
doped
conductivity type
field effect
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19604044A
Other languages
English (en)
Other versions
DE19604044A1 (de
Inventor
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19604044A priority Critical patent/DE19604044C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to EP00112818A priority patent/EP1039548B1/de
Priority to DE59711481T priority patent/DE59711481D1/de
Priority to PCT/DE1997/000182 priority patent/WO1997029518A1/de
Priority to EP97907035A priority patent/EP0879481B1/de
Priority to JP52803997A priority patent/JP4047384B2/ja
Priority to US09/117,636 priority patent/US6184555B1/en
Priority to EP03026265.3A priority patent/EP1408554B1/de
Priority to DE59707158T priority patent/DE59707158D1/de
Publication of DE19604044A1 publication Critical patent/DE19604044A1/de
Application granted granted Critical
Publication of DE19604044C2 publication Critical patent/DE19604044C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein durch Feldeffekt steuerbares Halb­ leiterbauelement gemäß dem Oberbegriff des Anspruchs 1.
Derartige durch Feldeffekt steuerbare Halbleiterbauelemente sind z. B. MOS-Feldeffekttransistoren. Diese Transistoren sind seit langem bekannt und z. B. im Siemens Datenbuch 1993/94 SIPMOS-Halbleiter, Leistungstransistoren und Dioden, auf Sei­ te 29ff beschrieben. Fig. 4 auf Seite 30 dieses Datenbuchs zeigt den prinzipiellen Aufbau eines derartigen Lei­ stungstransistors. Der dort gezeigte Transistor stellt einen vertikalen n-Kanal-SIPMOS-Transistor dar. Bei einem derarti­ gen Transistor dient das n+-Substrat als Träger mit der dar­ unterliegenden Drainmetallisierung. Über dem n+-Substrat schließt sich eine n--Epitaxieschicht an, die je nach Sperr­ spannung verschieden dick und entsprechend dotiert ist. Das darüberliegende Gate aus n+-Polysilizium ist in isolierendes Siliziumdioxid eingebettet und dient als Implantationsmaske für die p-Wanne und für die n+-Sourcezone. Die Sourcemetalli­ sierung überdeckt die gesamte Struktur und schaltet die ein­ zelnen Transistorzellen des Chips parallel. Weitere Einzel­ heiten dieses vertikal aufgebauten Leistungstransistors sind auf Seite 30ff des Datenbuchs zu entnehmen.
Nachteil einer derartigen Anordnung ist, daß der Durchlaßwi­ derstand Ron der Drain-Source-Laststrecke mit zunehmender Spannungsfestigkeit des Halbleiterbauelements zunimmt, da die Dicke der Epitaxieschicht zunehmen muß. Bei 50 V liegt der flächenbezogene Durchlaßwiderstand Ron bei ungefähr 0,20 Ohm/m2 und steigt bei einer Sperrspannung von 1000 V bei­ spielsweise auf einen Wert von ca. 10 Ohm/m2 an.
Aus der US 5,216,275 ist ein Halbleiterbauelement bekannt, bei dem die auf dem Substrat aufgebrachte Drainschicht aus vertikalen abwechselnd p- und n-dotierten Schichten besteht. Die US 5,216,275 zeigt diese Schichten beispielsweise in Fig. 4 der Beschreibung. Die p-Schichten sind mit 7 und die n- Schicht mit 6 bezeichnet. Aus der Beschreibung, insbesondere aus Spalte 2, Zeile 8 geht hervor das die abwechselnden p- und n-Schichten jeweils mit der p-Region 8 bzw. der n-Region 4 verbunden werden müssen. Dies führt jedoch zu einer starken Einschränkung im Design eines Halbleiterbauelementes, da die Randbereiche nicht mehr frei gestaltet werden können.
Aufgabe der vorliegenden Erfindung ist es, ein durch Feldef­ fekt steuerbares Halbleiterbauelement anzugeben, welches trotz hoher Sperrspannung einen niedrigen Durchlaßwiderstand bereitstellt und die aufgezeigten Nachteile nicht aufweist.
Diese Aufgabe wird durch ein Halbleiterbauelement nach dem An­ spruch 1 gelöst. Weiterbildungen sind in dem Un­ teransprüchen angegeben.
Die Erfindung weist den Vorteil auf, daß durch einfaches Ein­ bringen einer im Vergleich zur Epitaxieschicht höher dotier­ ten n-Zone, in welcher eine Vielzahl von p-Bereichen ver­ teilt ist, zum einen durch die n-Schicht eine gute Leitfähig­ keit gewährleistet wird und sich zum anderen bei Erhöhung der Drainspannung die derart gebildeten p-n-Bereiche sich gegen­ seitig ausräumen, wodurch eine hohe Sperrspannung gesichert bleibt.
Die Erfindung wird nachfolgend anhand von zwei Figuren näher erläutert.
Es zeigen:
Fig. 1 einen Teilschnitt durch eine weitere Ausführungsform eines erfindungsgemäßen vertikalen MOSFET,
Fig. 2 einen Teilschnitt durch eine entsprechend Fig. 1 ausgeführten lateralen MOSFET.
Diese Fig. 1 stellt einen vertikalen MOSFET dar. Das n+- dotierte Substrat 1 bildet einen Teil der Drainzone und wird rückseitig über eine übliche Metallisierung kontaktiert, die den Drainanschluß D bildet. Über dieser Schicht 1 ist eine n- -dotierte Epitaxieschicht 2 abgeschieden, die ebenfalls einen Teil der Drainzone bildet, und in welcher p-dotierte Source­ bereiche 3 eingebracht sind. Diese p-dotierten Sourcebereiche 3 weisen eingebettete n+-Bereiche 4 auf. Die Sourcemetalli­ sierung 5 bildet einen Kurzschluß zwischen diesem n+- und p- Sourcegebiet 3, 4. In der Figur sind mehrere Sourcebereiche 3, 4 dargestellt, die voneinander beabstandet sind und von denen jeweils zwei einen Zwischenbereich in Verbindung mit der Drainzone 1, 2 definieren, über dem, eingebettet in Ga­ teoxid 7, ein Gate 6 angeordnet ist.
Eine n-dotierte Zone 15 ist innerhalb der Epitaxieschicht 2 eingebracht. Innerhalb dieser Zone 15 sind statistisch ver­ teilt eine Vielzahl von p-dotierten Gebieten 16 eingebracht. Die p-dotierten Gebiete 16 können dabei eine beliebige Form aufweisen. Die Gesamtmenge der Dotierungen in den verteilten p-Gebieten 16 sollte in etwa gleich der Gesamtmenge der Do­ tierungen in der n-Zone 15 sein und der Abstand zwischen den p-Gebieten 16 sollte kleiner sein als es die Breite der Raum­ ladungszone zwischen den p-Gebieten 16 und der n-Zone 15 bei der Durchbruchspannung zwischen den p-Gebieten 16 und der n- Zone 15 ist.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel, welches einen lateralen MOSFET entsprechend der Ausführungsform gemäß Fig. 1 darstellt. Hier ist beispielsweise ein p-dotiertes Gebiet 17 vorgesehen, innerhalb dessen eine n-dotierte Sourcezone 22 eingebracht ist, in welchem sich eine p-dotierte Kontaktie­ rungszone 23 befindet, welche mit einem Sourceanschluß S ver­ bunden ist. Des weiteren ist eine ebenfalls n-dotierte Drain­ zone 20 vorgesehen, in welcher wiederum eine p-dotierte Kon­ taktierungszone 21 eingebettet ist, die zur Kontaktierung der Drainzone 20 mit einem Drainanschluß D dient. Zwischen Source- und Drainbereich ist isoliert über dem p-dotierten Be­ reich 17 ein Gate 26 angebracht, welches durch eine Isolati­ onsschicht 27 vom Halbleiterkörper isoliert ist und mit einem Gateanschluß G verbunden ist. Zwischen Sourcebereich 22 und Drainbereich 20 ist ein Bereich vorgesehen, der sich von der Drainzone 13 lateral in Richtung zur Sourcezone 22 erstreckt. Dieser Bereich beginnt von der Oberfläche des Halbleiterkör­ pers und erstreckt sich in den p-dotierten Bereich 17. Diese Zone 25 ist n-dotiert und weist p-dotierte Gebiete 24 auf. Der Abstand der einzelnen p-Gebiete 24 zueinander ist vor­ zugsweise wiederum kleiner als die Breite der Raumladungszone zwischen den eingebrachten p-dotierten Gebieten 24 und dem n- Bereich 18. Auch hier ist die Gesamtmenge der Dotierungen in den verteilten p-Gebieten 24 in etwa gleich mit der Gesamt­ menge der Dotierungen in der n-dotierten Zone 25.
Das Gate kann auch in bekannter Weise so ausgestaltet werden, daß der Abstand zwischen Gate 26 und p-Bereich 17 vom Source­ anschluß S in Richtung des Drainanschlusses D zunimmt (in Fig. 2 nicht dargestellt).
Nachfolgend wird die Funktionsweise einer derartigen erfin­ dungsgemäßen Struktur näher erläutert.
Bei kleiner Drainspannung ist die Leitfähigkeit gut, da die n-Zone 15, 25 niederohmig sind. Wird die Drainspannung er­ höht, werden bei moderater Spannung, z. B. einer Spannung kleiner 30 V, erste von der Oberfläche der Epitaxieschicht 2, 17 gesehene Schichten der p- bzw. n-dotierten Gebiete 15, 16 bzw. 25, 24 gegenseitig ausgeräumt. Bei einer weiteren Spannungserhöhung wird nun die vertikale Feldstärke derart erhöht, daß das gesamte Gebiet 15, 25 ausgeräumt wird. Die Epitaxieschicht 2, 17 nimmt dann die weitere Spannung auf.
Im einzelnen erfolgt dieser Vorgang folgendermaßen: Die Aus­ räumung startet von der Oberfläche unter der Gateelektrode 6, 26 und gegebenenfalls den Sourcebereichen 3, 4. Sie schreitet dann in das Gebiet 15, 16 bzw. im Gebiet 25, 24 voran. Wenn die Raumladungszone die ersten p-Gebiete 16, 24 erreicht, bleiben diese Gebiete 16, 24 auf der Spannung, die das Poten­ tial der Raumladungszone erreicht hat. Dann wird die nächste Umgebung in Richtung des Drainanschlusses D ausgeräumt. Die­ ser Vorgang wiederholt sich von Schicht zu Schicht.
Auf diese Weise schreitet die Raumladungszone voran, bis die Zone unterhalb der n-Zone 15, 25 innerhalb der Epitaxie­ schicht 2 erreicht wird. Insgesamt wird dann die Raumladungs­ zone so aufgebaut, als ob die Bereiche 15, 16 bzw. 25, 24 nicht vorhanden wären.
Die Spannungsfestigkeit wird dabei nur durch die Dicke Ber Epitaxieschicht 2 bestimmt. Somit kann die erfindungsgemäße Anordnung beide Erfordernisse erfüllen, nämlich einen niede­ rohmigen Durchlaßwiderstand Ron bei gleichzeitiger hoher Spannungsfestigkeit.
Ein mögliches Herstellverfahren könnte z. B. durch einen schichtweisen Aufbau derartiger erfindungsgemäßer Strukturen ewrfolgen. Dabei könnte jede Schicht durch Implantieren an der jeweiligen Oberfläche und durch Eindiffundieren in prak­ tisch beliebiger Form ausgebildet werden. Die Form der einge­ brachten p-Gebiete 16 bzw. 24 kann dabei beliebig z. B. kugel­ förmig oder elliptisch gewählt werden.
Die Größe der eingebrachten n-Zone kann ebenfalls beliebig gewählt werden und auch die gesamte Epitaxieschicht ausfül­ len.
In einer Abwandlung ist eine derartige Struktur auch als IGBT funktionsfähig, wenn z. B. die untere n+-Zone 1 gemäß Fig. 1 auf p+ umgeschaltet wird.
Selbstverständlich kann die Epitaxieschicht in allen Fällen sowohl vom n-- oder vom p--Typ sein.
Zusammenfassend ist zu bemerken, daß durch die vorliegende Erfindung sowohl vertikale wie auch laterale MOSFETS mit niedrigem Durchlaßwiderstand Ron bei gleichzeitig hoher Sperrspannung vorgesehen werden können. Wesentlich ist die Ausbildung von paarweisen p- bzw. n-dotierten Bereichen, vor­ zugsweise streifenförmiger Bereiche, die entlang des Strompfads der Laststrecke ausgebildet sind. Die vorliegende Erfindung ist dabei sowohl bei MOSFETS vom p-Kanal wie auch bei MOSFETS vom n-Kanal anwendbar.

Claims (4)

1. Durch Feldeffekt steuerbares Halbleiterbauelement mit einer Drainzone vom ersten Leitungstyp,
wenigstens einer aus polykristallinem Silizium bestehenden Gateelektrode, wobei diese gegenüber der Drainzone isoliert ist,
wenigstens einem in der Drainzone eingebrachten Zone vom zweiten Leitungstyp, innerhalb der eine Sourcezone vom ersten Leitungstyp eingebracht ist,
dadurch gekennzeichnet, daß in der Drainzone (1, 2) ein vom ersten Leitungstyp dotierter Bereich (15, 25) vorgesehen ist, innerhalb dessen eine Vielzahl von vom zweiten Leitungstyp dotierter Bereiche (16, 24) vorgese­ hen sind, wobei die Gesamtmenge der Dotierungen vom zweiten Leitungstyp (16, 24) in etwa der Gesamtmenge der Dotierungen vom ersten Leitungstyp (15, 25) entspricht.
2. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 1, dadurch gekennzeichnet, daß der Ab­ stand der vom zweiten Leitungstyp dotierten Bereiche (16, 24) voneinander kleiner gleich der Breite der Raumladungszone zwischen dem Bereich vom ersten Leitungstyp (15) und dem Be­ reich vom zweiten Leitungstyp (16) ist.
3. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß die in der Drainzone eingebrachten Bereiche (16) kugelförmig ausge­ bildet sind.
4. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Be­ reich vom ersten Leitungstyp (15) die gesamte Epitaxieschicht ausfüllt.
DE19604044A 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement Expired - Lifetime DE19604044C2 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19604044A DE19604044C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement
DE59711481T DE59711481D1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
PCT/DE1997/000182 WO1997029518A1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement
EP97907035A EP0879481B1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement
EP00112818A EP1039548B1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
JP52803997A JP4047384B2 (ja) 1996-02-05 1997-01-30 電界効果により制御可能の半導体デバイス
US09/117,636 US6184555B1 (en) 1996-02-05 1997-01-30 Field effect-controlled semiconductor component
EP03026265.3A EP1408554B1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
DE59707158T DE59707158D1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19604044A DE19604044C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE19604044A1 DE19604044A1 (de) 1997-08-14
DE19604044C2 true DE19604044C2 (de) 2002-01-17

Family

ID=7784509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19604044A Expired - Lifetime DE19604044C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19604044C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714365B2 (en) 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19815907C1 (de) * 1998-04-08 1999-05-27 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
WO1999053550A1 (de) * 1998-04-08 1999-10-21 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
DE19816448C1 (de) 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE19819590C1 (de) * 1998-04-30 1999-06-24 Siemens Ag MOS-Leistungstransistor
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
WO2000030177A1 (de) * 1998-11-18 2000-05-25 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19923466B4 (de) * 1999-05-21 2005-09-29 Infineon Technologies Ag Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE10101677B4 (de) * 2001-01-16 2005-02-03 Tihanyi, Jenö, Dr. Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET
DE10114788C1 (de) * 2001-03-26 2002-06-20 Infineon Technologies Ag Halbleiterbauelement
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Siemens Datenbuch 1993/94, S. 29 ff *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714365B2 (en) 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone

Also Published As

Publication number Publication date
DE19604044A1 (de) 1997-08-14

Similar Documents

Publication Publication Date Title
DE19604043C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE4309764C2 (de) Leistungs-MOSFET
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE102004051348B4 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3040775A1 (de) Mis-gesteuertes halbleiterbauelement
EP0077481B1 (de) Planares Halbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE19815907C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE69832258T2 (de) Schutzstruktur für integrierte elektronische Hochspannungsanordnungen
DE112014006158T5 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R071 Expiry of right