DE10114788C1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10114788C1
DE10114788C1 DE10114788A DE10114788A DE10114788C1 DE 10114788 C1 DE10114788 C1 DE 10114788C1 DE 10114788 A DE10114788 A DE 10114788A DE 10114788 A DE10114788 A DE 10114788A DE 10114788 C1 DE10114788 C1 DE 10114788C1
Authority
DE
Germany
Prior art keywords
semiconductor component
component according
semiconductor
main surface
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10114788A
Other languages
English (en)
Inventor
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10114788A priority Critical patent/DE10114788C1/de
Application granted granted Critical
Publication of DE10114788C1 publication Critical patent/DE10114788C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement in der Form eines MOS-Schalters, bei dem ein Vertikal-IGBT mit einem Lateral-MOSFET mit ladungskompensierter Driftzone (4) integriert ist.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement aus einem Halbleiterkörper, der wenigstens zwei einander im Wesentlichen gegenüberliegende Hauptoberflächen auf weist und in dem eine ladungskompensierte Driftzone vorgesehen ist.
Bekanntlich sind IGBTs (IGBT = Bipolartransistor mit iso­ liertem Gate) gute Leistungsschalter. Sie haben aber den Nachteil, dass sie keine Inversdiode besitzen, was zu uner­ wünscht hohen Strömen führen kann.
MOS-Feldeffekttransistoren (MOSFETs), wie beispielsweise La­ teral-DMOS-Feldeffekttransistoren, haben dagegen Invers­ dioden, die bei steigenden Spannungen für eine Begrenzung des Stromes sorgen. Dies gilt auch für ladungskompensierte Halbleiterbauelemente, bei denen in eine beispielsweise n- dotierte Driftzone p-dotierte Kompensationsgebiete eingebaut sind, um für eine Verminderung des Einschaltwiderstandes Ron zu sorgen. Ladungskompensierte-Bauelemente, die auch als CoolMOS-Bauelemente bezeichnet werden, sind beispielsweise in DE 43 09 764 C2, DE 196 04 044 A1 und DE 198 28 191 C1 beschrieben. Ein laterales ladungskompensiertes MOS- Bauelement ist aus US 4,754,310 bekannt. Ein Nachteil derar­ tiger CoolMOS-Lateralbauelemente ist darin zu sehen, dass sich bei ihnen mit steigender Temperatur des Halbleiterkör­ pers, also anwachsender Chiptemperatur, der Spannungsabfall über Drain und Source erhöht.
Ausgehend von den herkömmlichen ladungskompensierten bzw. CoolMOS-artigen Lateraltransistoren liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, das als MOS-Schalter wirkt, welcher eine Diode aufweist und ein Kennlinienfeld besitzt, das Vorteile eines MOSFETs mit denjenigen eines IGBTs kombiniert.
Diese Aufgabe wird bei einem Halbleiterbauelement der ein­ gangs genannten Art erfindungsgemäß dadurch gelöst, dass in dem Halbleiterkörper im Bereich der einen Hauptoberfläche ein Lateral-MOSFET mit der ladungskompensierten Driftzone und einer an die eine Hauptoberfläche angrenzenden ersten Drainzone und im Bereich zwischen den beiden Hauptoberflä­ chen ein Vertikal-IGBT mit einer in der Nähe der anderen Hauptoberfläche angeordneten zweiten Drainzone vorgesehen sind.
Mit anderen Worten, bei dem erfindungsgemäßen Halbleiterbau­ element ist im Bereich der einen Hauptoberfläche, also bei­ spielsweise im "oberen Teil" ein Lateral-MOSFET mit einer ladungskompensierten Driftzone vorgesehen. Diese ladungskom­ pensierte Driftzone kann beispielsweise aus einem n- dotierten Bereich bestehen, in den p-dotierte Gebiete einge­ lagert sind, die sich zweckmäßigerweise in der Driftzone parallel zum Stromfluss zwischen Source und Drain erstrec­ ken. In dieser Driftzone sollten die gesamten Ladungsmengen der n-leitenden Dotierung (beispielsweise Phosphor) und der p-leitenden Dotierung (beispielsweise Bor) ungefähr gleich groß sein. Die p-leitenden Gebiete können in einer oder meh­ reren Reihen in beliebiger Form und in mehreren Schichten bzw. Lagen angeordnet werden. Als Formen sind kugel- bzw. ellipsoidartige oder auch streifenförmige Strukturen geeig­ net, wobei die einzelnen Gebiete gegebenenfalls auch über schmale Verbindungsstege zusammenhängen können, um so eine gitterartige Gesamtstruktur zu bilden. Die p-dotierten Ge­ biete bzw. die p-dotierte gitterartige Struktur können auch an die mit der Sourceelektrode verbundene p-dotierte Zone angeschlossen sein.
Die angegebenen Ladungsverhältnisse können auch umgekehrt werden: Es können also auch n-dotierte Kompensationsgebiete in eine sonst p-dotierte Driftzone eingelagert sein, wenn ein PMOS-Lateraltransistor anstelle eines NMOS- Lateraltransistors vorliegt.
Da bei dem erfindungsgemäßen Halbleiterbauelement ein Late­ ral-MOSFET mit einem Vertikal-IGBT in einem Halbleiterkörper integriert ist, bilden die einzelnen Zellen des Lateral- MOSFETs gleichzeitig die Zellen des Vertikal-IGBTs, wie dies weiter unten anhand des Ausführungsbeispiels klar zum Aus­ druck kommt.
Der Vertikal-IGBT ist in üblicher Weise aufgebaut und ent­ hält vorzugsweise bei einem MOSFET mit n-dotierter Drift­ strecke eine n+-dotierte Feldstoppschicht sowie eine p- dotierte schwache Injektorschicht im Bereich der anderen Hauptoberfläche.
Im Betrieb des Halbleiterbauelementes sind vorzugsweise die Metallisierungen der ersten und der zweiten Drainzone zusam­ mengeschaltet, wobei auch eine einheitliche zusammenhängende Metallisierung für beide Drainzonen vorliegen kann, welche sich über den Rand des Halbleiterkörpers erstreckt.
Damit wird ein MOS-Schalter erhalten, der infolge des Late­ ral-MOSFETs eine Invers- bzw. Reversediode hat und dessen Kennlinienfeld sich als Kombination der Kennlinien eines MOSFETs mit denjenigen eines IGBTs darstellt. Dabei dominie­ ren bei höheren Strömen die Eigenschaften des IGBTs, während im Reversebetrieb und bei kleineren Strömen sich das Halb­ leiterbauelement eher wie ein MOSFET verhält. Es stellt sich damit ein Schaltverhalten ein, das ungefähr dem Schaltver­ halten eines dünn geschliffenen "non-punch-through-" oder Feldstopp-IGBTs entspricht.
In vorteilhafter Weise enthält das Halbleiterbauelement we­ nigstens teilweise noch eine die Lebensdauer von Ladungsträ­ gern reduzierende Dotierung; gegebenenfalls kann es auch mit einer entsprechenden Bestrahlung behandelt sein.
Die einzelnen Dotierungsgebiete, insbesondere Sourcezonen, können in Fingerstruktur und beispielsweise periodisch in Bezug auf Kontaktgebiete der ersten Drainzonen, also in Be­ zug auf n+-dotierte Drain-Kontaktgebiete bei einem NMOS- Lateraltransistor angeordnet sein. Dabei können die einzel­ nen Zellen des Halbleiterbauelementes symmetrisch zueinander aufgebaut sein.
Über der Driftzone können beispielsweise gestufte Feldplat­ ten aus polykristallinem Silizium und/oder aus Metall ange­ ordnet werden, was insbesondere für den Rand des Halbleiter­ bauelementes gilt.
Vorteile, die mit dem erfindungsgemäßen Halbleiterbauelement zu erzielen sind, können insbesondere wie folgt zusammenge­ fasst werden:
  • - Es liegt im Bereich des Lateral-MOSFETs eine Inversdiode zwischen Drain und Source vor.
  • - Mit steigender Chiptemperatur tritt keine Erhöhung des Spannungsabfalles auf, so dass auch der Einschaltwider­ stand Ron nicht anwächst.
  • - Die Schalteigenschaften des Halbleiterbauelementes entspre­ chen denjenigen eines Feldstopp-IGBTs oder sind besser als diese.
  • - Das Halbleiterbauelement ist ohne weiteres über eine zweite Hauptoberfläche, also seine "Rückseite" kühlbar, wie dies bei einem IGBT üblich ist.
  • - Wird ein Injektor im Bereich der zweiten Drainzone vorgese­ hen, kann eine Rückseiten-Löcherinjektion durch den Late­ ral-MOSFET in vorteilhafter Weise ausgenutzt werden, so dass die Menge der gespeicherten Ladungsträger auch bei höheren Strömen kleiner ist als bei einem IGET allein.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung des erfin­ dungsgemäßen Halbleiterbauelementes,
Fig. 2 ein Ersatzschaltbild für das Halbleiterbauelement von Fig. 1 und
Fig. 3 ein schematisches Kennlinienfeld für das Halblei­ terbauelement von Fig. 1.
Fig. 1 zeigt eine Schnittdarstellung durch ein Ausführungs­ beispiel des erfindungsgemäßen Halbleiterbauelementes. Ein Halbleiterkörper 1 aus Silizium weist zwischen einer ersten Hauptoberfläche 2 und einer zu dieser gegenüberliegenden zweiten Hauptoberfläche 3 eine n-dotierte Driftzone 4, in die p-dotierte Kompensationsgebiete 5 eingelagert sind, eine n--dotierte Drainzone 6, eine n+-dotierte Feldstoppschicht 7 und eine p-dotierte schwache Injektorschicht 8 auf. Auf die Feldstoppschicht 7 und/oder auf die Injektorschicht 8 kann gegebenenfalls verzichtet werden.
Die Kompensationsgebiete 5 sind in Fig. 1 in nur einer Lage bzw. Schicht dargestellt und über Verbindungsgebiete 9 zu­ sammenhängend gestaltet. Sie können, worauf bereits hinge­ wiesen wurde, auch in mehreren Lagen gitterförmig angeordnet sein.
In die Driftzone 4 sind p-dotierte Bodyzonen 10, die n-do­ tierte Sourcezonen 11 enthalten, und n+-dotierte Drain-Kon­ taktzonen 12 eingelagert. Die Bodyzonen 10 können über ein p-dotiertes Verbindungsgebiet 13 mit den Kompensationsgebie­ ten 5 verbunden sein.
Auf der Hauptoberfläche 2 befindet sich eine Isolations­ schicht 14 aus beispielsweise Siliziumdioxid, auf der Gate­ elektroden 15 (G) aus n+-dotiertem polykristallinem Silizium und Feldplatten 16 aus polykristallinem Silizium und/oder Metall angebracht sind. Sourcekontakte 17 aus beispielsweise Aluminium sind mit einer Sourceelektrode S verbunden, die wie die Feldplatten 16 geerdet sein kann, während die n+- dotierten Drain-Kontaktzonen 12 an eine Drainelektrode D1 angeschlossen sind.
Auf der zweiten Hauptoberfläche 3 ist eine zweite Drainelek­ trode D2 vorgesehen, an der eine Spannung +U liegen kann.
Die Drainelektroden D1 und D2 können über einen Chiprand 18 gegebenenfalls zusammenhängen oder sonst im Betrieb des Halbleiterbauelementes elektrisch miteinander verbunden sein.
Fig. 1 zeigt noch eine "Wiederholungsachse" 19, ab der sich die Struktur zwischen dem Chiprand 18 und dieser Achse 19 nach rechts wiederholt und die gegebenenfalls eine Symme­ trieachse darstellt.
Die angegebenen Leitfähigkeitstypen (n bzw. p) können auch jeweils umgekehrt sein. Beispielsweise kann also die Drain­ zone 6 p--leitend sein, wenn die Driftzone 4 p-leitend ist und die Kompensationsgebiete 5 n-leitend sind. In diesem Fall sind die Verbindungsgebiete 9, 13 ebenfalls n-leitend. Die Bodyzone 10 ist in diesem Fall n-leitend, während die Sourcezonen 11 und die Kontaktzonen 12 p- bzw. p+-leitend sind.
In dem Halbleiterbauelement des Ausführungsbeispiels von Fig. 1 bilden im Siliziumkörper 1 die Zonen 4, 10, 11 und 12 zusammen mit den Gebieten 5 und den Verbindungsgebieten 9, 13 einen Lateral-MOSFET, während die Zonen 4, 10, 11 und die Schichten 6, 7, 8 einen Vertikal-IGBT darstellen.
Die Driftzone 4 weist ungefähr die gleiche Ladungsmenge wie die Kompensationsgebiete 5 und die Verbindungsgebiete 9, 13 auf, so dass hier die n-Dotierung im Wesentlichen der p-Do­ tierung entspricht.
Fig. 2 zeigt ein Ersatzschaltbild zu dem Halbleiterbauele­ ment des Ausführungsbeispiels von Fig. 1. Zu sehen sind hier der Lateral-MOSFET, der Vertikal-IGBT und eine Lateral-Diode zwischen Drain D1 des Lateral-MOSFETs und dessen Source S.
Fig. 3 zeigt ein Kennlinienfeld für das Halbleiterbauelement von Fig. 1. Dieses Kennlinienfeld stellt eine Kombination der Kennlinien des Lateral-MOSFETs mit den Kennlinien des Vertikal-IGBTs dar. Bei höheren Strömen I zwischen Drain D und Source S (D1 ist mit D2 zusammengeschaltet) dominiert das Verhalten des IGBTs, so dass der Strom I steil mit an­ wachsender Spannung UGS ansteigt. Im Reversebetrieb und bei kleineren Strömen verhält sich das Halbleiterbauelement da­ gegen wie ein MOSFET.
Mit steigender Drain-Source-Spannung UGS zwischen Gate G und Source S geht der Strom I bei höheren Werten von UGS in Sät­ tigung über.
Der Siliziumkörper 1 kann ganz oder teilweise mit einer die Lebensdauer von Ladungsträgern reduzierenden Dotierung, wie beispielsweise Platin, versehen oder einer die gleiche Wir­ kung erzielenden Bestrahlung unterworfen sein.
Speziell die Zonen 10, 11 und 12 können in Fingerstruktur aufgebaut und/oder periodisch bzw. symmetrisch in Bezug auf beispielsweise die Wiederholungsachse 19 angeordnet sein.
Bezugszeichenliste
1
Halbleiterkörper
2
erste Hauptoberfläche
3
zweite Hauptoberfläche
4
Driftzone
5
Kompensationsgebiete
6
n-
-dotierte Halbleiterzone
7
Feldstoppschicht
8
Injektor
9
Verbindungsgebiet
10
Bodyzone
11
Sourcezone
12
Kontaktzone
13
Verbindungsgebiet
14
Isolationsschicht
15
Gateelektrode
16
Feldplatten
17
Sourcekontakt
18
Chiprand
19
Wiederholungsachse
D1, D2 Drainelektrode
G Gateelektrode
S Sourceelektrode

Claims (15)

1. Halbleiterbauelement aus einem Halbleiterkörper (1), der wenigstens zwei einander im Wesentlichen gegenüberliegende Hauptoberflächen (2, 3) auf weist und in dem eine ladungskom­ pensierte Driftzone (4) vorgesehen ist, dadurch gekennzeichnet, dass in dem Halbleiterkörper (1) im Bereich der einen Haupt­ oberfläche (2) ein Lateral-MOSFET mit der ladungskompensier­ ten Driftzone (4) und einer an die eine Hauptoberfläche an­ grenzenden ersten Drainzone (4, 12) und im Bereich zwischen den beiden Hauptoberflächen (2, 3) ein Vertikal-IGBT mit ei­ ner in der Nähe der anderen Hauptoberfläche (3) angeordneten zweiten Drainzone (6) vorgesehen sind.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die erste und die zweite Drainzone (4, 12; 6) zusammen­ geschaltet sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Driftzone (4) Kompensationsgebiete (5) enthält.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die Kompensationsgebiete (5) über Verbindungsgebiete (9) wenigstens teilweise zusammenhängend gestaltet sind.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die Kompensationsgebiete (5) und die Verbindungsgebiete (9) eine Gitterstruktur bilden.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die Gitterstruktur in mehreren Ebenen angeordnet ist.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass die Gitterstruktur über ein weiteres Verbindungsgebiet (13) des gleichen Leitungstyps wie die Kompensationsgebiete (5) mit einer Bodyzone (10) des Lateral-MOSFETs verbunden ist.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, gekennzeichnet durch Feldplatten (16), die oberhalb der einen Hauptoberflä­ che (2) vorgesehen sind.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass die Feldplatten (16) aus polykristallinem Silizium oder Metall bestehen.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass es aus mehreren Zellen besteht.
11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Zellen zu einer Wiederholungsachse (19) periodisch bzw. symmetrisch angeordnet sind.
12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Halbleiterkörper (1) mit einer die Lebensdauer von Ladungsträgern reduzierenden Dotierung versehen oder ent­ sprechend bestrahlt ist.
13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12, gekennzeichnet durch eine Feldstoppschicht (7) im Bereich der zweiten Hauptoberfläche (3).
14. Halbleiterbauelement nach einem der Ansprüche 1 bis 13, gekennzeichnet durch eine Injektorschicht (8) im Bereich der zweiten Haupt­ oberfläche (3).
15. Halbleiterbauelement nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der Lateral-MOSFET ein N-Kanal-MOSFET ist.
DE10114788A 2001-03-26 2001-03-26 Halbleiterbauelement Expired - Fee Related DE10114788C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10114788A DE10114788C1 (de) 2001-03-26 2001-03-26 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114788A DE10114788C1 (de) 2001-03-26 2001-03-26 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE10114788C1 true DE10114788C1 (de) 2002-06-20

Family

ID=7679072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114788A Expired - Fee Related DE10114788C1 (de) 2001-03-26 2001-03-26 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE10114788C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250154B4 (de) * 2002-10-28 2007-05-03 Infineon Technologies Ag Schaltereinheit für ein Schaltnetzteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE19604044A1 (de) * 1996-02-05 1997-08-14 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE19604044A1 (de) * 1996-02-05 1997-08-14 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250154B4 (de) * 2002-10-28 2007-05-03 Infineon Technologies Ag Schaltereinheit für ein Schaltnetzteil

Similar Documents

Publication Publication Date Title
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102009030965B4 (de) Leistungsvorrichtung mit monolithisch integriertem RC-Snubber
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE10250575B4 (de) IGBT mit monolithisch integrierter antiparalleler Diode
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE3537004A1 (de) Vdmos-baustein
DE10225864A1 (de) Halbleiterbauteil
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102014110366A1 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102005019178A1 (de) Halbleiterbauelement, insbesondere rückwärts leitender IGBT
DE10127391B4 (de) Halbleiter-Vorrichtung
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE19923466B4 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE19534388B4 (de) IGBT-Transistorbauteil
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE102015109329A1 (de) Halbleiterschaltvorrichtung mit unterschiedlichen lokalen Schwellspannungen
WO2001043200A1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE10114788C1 (de) Halbleiterbauelement
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
EP3437138A1 (de) Vertikaler sic-mosfet

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee