DE102009030965B4 - Leistungsvorrichtung mit monolithisch integriertem RC-Snubber - Google Patents

Leistungsvorrichtung mit monolithisch integriertem RC-Snubber Download PDF

Info

Publication number
DE102009030965B4
DE102009030965B4 DE102009030965.9A DE102009030965A DE102009030965B4 DE 102009030965 B4 DE102009030965 B4 DE 102009030965B4 DE 102009030965 A DE102009030965 A DE 102009030965A DE 102009030965 B4 DE102009030965 B4 DE 102009030965B4
Authority
DE
Germany
Prior art keywords
snubber
electrode
trench
gate
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009030965.9A
Other languages
English (en)
Other versions
DE102009030965A1 (de
Inventor
Jon Gladish
Arthur Black
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE102009030965A1 publication Critical patent/DE102009030965A1/de
Application granted granted Critical
Publication of DE102009030965B4 publication Critical patent/DE102009030965B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiteraufbau, aufweisend:einen Leistungstransistor beinhaltend:ein Body-Gebiet (408), das sich in einem Siliziumgebiet erstreckt;eine Gate-Elektrode (406), die durch ein Gate-Dielektrikum (420) von dem Body-Gebiet isoliert ist;ein Source-Gebiet (418), das sich in dem Body-Gebiet erstreckt, wobei das Source- und das Body-Gebiet einen entgegengesetzten Leitfähigkeitstyp aufweisen;eine Source-Verbindung (412), die das Source-Gebiet kontaktiert, und ein rückseitiges Drain;einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in einem Chip integriert ist, wobei der RC-Snubber beinhaltet:eine Snubber-Elektrode (404), die von dem Siliziumgebiet durch ein SnubberDielektrikum (420) derart isoliert ist, so dass die Snubber-Elektrode und das Siliziumgebiet einen Snubber-Kondensator (409) ausbilden, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, wobei die Snubber-Elektrode mit der Source-Verbindung derart verbunden ist, so dass ein Snubber-Widerstand (411) zwischen dem Snubber-Kondensator und der Source-Verbindung ausgebildet wird, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei der RC-Snubber ausgestaltet ist, um die Ausgangsschwingung zu dämpfen, wenn der Leistungstransistor seinen Zustand umschaltet.

Description

  • QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 61/077,070 , die am 30. Juni 2008 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist.
  • HINTERGRUND
  • Ein RC-Snubber ist eine grundlegende Baueinheit eines Schaltkreises. Er wird allgemein verwendet, um eine Belastung einer übermäßigen Maximalspannung und eine EMI, die während eines Schaltens erzeugt werden, zu steuern. Beispielsweise ist der RC-Snubber bei vielen synchronen Buck-Reglern ein Standardelement. Bei solchen Anwendungen kann ein ungesteuertes Schwingen den Durchbruchspannungsnennwert des FET übersteigen.
  • 1 zeigt ein Schaltungsmodell eines DrMOS (Treiber-MOS), das einen High-seitigen FET (HS_FET) 110 und einen Low-seitigen FET (LS_FET) 108 umfasst. Die parasitären Elemente für den LS_FET sind gezeigt. Der HS_FET 110 weist ähnliche parasitäre Elemente (nicht gezeigt) auf. Die Induktoren stellen Induktivitäten dar, die mit Verbindungsdrähten und Package-Anschlüssen in Verbindung stehen. Bei solchen Anwendungen kann das Schwingen am Ausgang während eines Schaltereignisses eine übermäßige Spannungsüberschreitung, ein Hochfrequenzschwingen und ein von der Schaltung ausgestrahltes EMI-Rauschen verursachen. Bei diesem bestimmten Beispiel ist der LS_FET 108 für eine VDSS von 25 V bemessen. Die Spitzen-VDSS-Schwingungsspannung über dem LS_FET 108, gemessen am VSWH-Knoten, beträgt 24,5 V, was fast an der Nennwertgrenze für den FET liegt.
  • Die Ausgangsschwingungseigenschaften werden durch die parasitäre Kapazität des FET und die Summe der Induktivitäten von dem Package plus Platineninduktivität bestimmt. Die Kombination erzeugt eine LC-Resonanz mit sehr geringer Dämpfung. Bei Schaltungen mit kompaktem Formfaktor, wie beispielsweise DrMOS, ist für gewöhnlich zu beobachten, dass sich am HS_FET beim Einschalten eine HF-Schwingung 150 MHz und 300 MHz beim Ausschalten des HS_FET nähert. Dieses HF-Rauschen kann bewirken, dass die Schaltung aufgrund einer übermäßigen ausgestrahlten EMI Standards nicht erfüllt.
  • Um die Ausgangsschwingung zu steuern, wird typischerweise ein externer RC-Snubber 104 an der PCB hinzugefügt. Der Snubber 104 umfasst RC-Komponenten, die mit der PCB als diskrete Komponenten gekoppelt sind. Der RC-Snubber 104 wird hinzugefügt, um den Ringstrom von einem internen Pfad 106 über den FET weg zu shunten und eine Dämpfung bereitzustellen. Bei typischen FET-Schaltungen ist der Shunt aufgrund der Mischung aus internen und externen parasitären Impedanzen jedoch nur mäßig effektiv. In den meisten Fällen liegt die Ringspannung immer noch relativ nahe an dem Spitzenspannungsnennwert der Vorrichtung. Somit ist das Leistungsvermögen des externen Snubber durch die Möglichkeit begrenzt, den RC-Snubber eng über der Ausgangskapazität des FET zu koppeln. Dies ist insbesondere in Schaltungen mit schneller Schaltaktion ein Problem, wie beispielsweise bei einem synchronen Buck-Regler oder einem Motortreiber. Eine typische Lösung wäre, das Einschalten des HS_FET zu verlangsamen, dies hat jedoch den Nachteil einer reduzierten Schaltungseffizienz und würde das High-seitige Schwingen immer noch nicht reduzieren.
  • Daher besteht Bedarf an einer kostengünstigen und effektiven Technik zum Dämpfen der Ausgangsschwingung bei einem Schalten von Leistungstransistoren.
  • Aus der US 2008/0017920 A1 ist eine Struktur zur Verbesserung von Feldeffekttransistoren mit abgeschirmtem Gate bekannt. Der Feldeffekttransistor umfasst einen Graben, der sich in eine Driftregion des Feldeffekttransistors erstreckt. Eine Abschirmelektrode in einem unteren Abschnitt des Grabens ist durch ein Abschirmdielektrikum gegenüber dem Driftbereich isoliert. Eine Gate-Elektrode in dem Graben über der Abschirmelektrode ist von der Abschirmelektrode durch ein Zwischenelektrodendielektrikum isoliert. Ein Source-Bereich ist benachbart zu dem Graben ausgebildet. Ein Widerstandselement ist mit der Abschirmelektrode und einem Source-Bereich in dem Feldeffekttransistor gekoppelt.
  • Aus der DE 10 2006 017 487 A1 ist ein integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung bekannt. Das integrierte Beschaltungsbauelement umfasst eine Serienschaltung aus Widerstand und Kapazität, eine Parallelschaltung aus Widerstand und Kapazität und seriell dazu eine Diode, oder eine Parallelschaltung aus Widerstand und Diode und seriell dazu eine Kapazität. Ein die Kapazität realisierender Kondensator ist vorzugsweise in das Element integriert, indem eine Elektrode desselben als ein Halbleiterbereich ausgebildet ist, der direkt oder über zumindest einen Halbleiterbereich mit einem Anschluss verbunden ist. Ein Widerstandswert der Widerstandsstruktur kann dann vorteilhaft über die Dotierung des Halbleiterbereichs, der die Elektrode der Kapazität darstellt eingestellt werden.
  • Die US 2006/0072259 A1 bezieht sich auf eine Dämpfungsschaltung zur Verwendung mit einer integrierten Stromversorgungssteuerschaltung, die einen Transformator und einen lateralen Leistungs-MOSFET auf einem einzelnen Siliziumchip enthält. In der Schaltung mit dem MOSFET ist ein Kondensator vorgesehen, und der erste Widerstand und die Diode sind miteinander und mit dem Kondensator in Reihe geschaltet. Ein zweiter Widerstand und eine Diode sind ebenfalls miteinander und mit dem Kondensator in Reihe geschaltet. Die Dioden sorgen für einen ersten Stromfluss in einer und einer entgegengesetzten Richtung, und die Widerstände sorgen für eine erste und eine zweite Widerstandsstufe zum Dämpfen bzw. Einschalten.
  • Die DE 10 2007 013 824 A1 bezieht sich auf einen Schaltkreis und eine Ansteuerschaltung für einen Transistor. Der Schaltkreis umfasst einen Transistor mit einer ersten Elektrode, einer zweiten Elektrode und einer Steuerelektrode, eine Zenerdiode, und einen Kondensator. Eine Verbindung zwischen der ersten Elektrode und der zweiten Elektrode kann zeitweise zwischen einem leitenden und einem nichtleitenden Zustand wechseln, wenn eine Steuerspannung des Transistors gewechselt wird. Die Zenerdiode und der Kondensator sind zwischen der ersten Elektrode und der Steuerelektrode des Transistors in Reihe geschaltet. Die erste Elektrode ist ein Drain oder ein Kollektor.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der Erfindung weist ein Halbleiteraufbau einen Leistungstransistor auf. Der Leistungstransistor beinhaltet ein Body-Gebiet, das sich in einem Siliziumgebiet erstreckt, eine Gate-Elektrode, die durch ein Gate-Dielektrikum von dem Body-Gebiet isoliert ist, ein Source-Gebiet, das sich in dem Body-Gebiet erstreckt, wobei das Source- und das Body-Gebiet einen entgegengesetzten Leitfähigkeitstyp aufweisen, und eine Source-Verbindung, die das Source-Gebiet kontaktiert, und ein rückseitiges Drain, und einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in einem Chip integriert ist. Der RC-Snubber beinhaltet eine Snubber-Elektrode, die von dem Siliziumgebiet durch ein Snubber-Dielektrikum derart isoliert ist, sodass die Snubber-Elektrode und das Siliziumgebiet einen Snubber-Kondensator ausbilden. Dabei ist das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert. Die Snubber-Elektrode ist mit der Source-Verbindung derart verbunden, dass ein Snubber-Widerstand zwischen dem Snubber-Kondensator und der Source-Verbindung ausgebildet wird. Dabei weist die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe auf als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei der RC-Snubber ausgestaltet ist, um die Ausgangsschwingung zu dämpfen, wenn der Leistungstransistor seinen Zustand umschaltet.
  • Bei einer Ausführungsform beinhaltet der RC-Snubber einen Snubber-Graben mit der darin angeordneten Snubber-Elektrode, wobei der Leistungstransistor einen Gate-Graben mit der darin angeordneten Gate-Elektrode beinhaltet, wobei der Snubber-Graben und der Gate-Graben parallel zueinander ausgerichtet sind, wobei der Halbleiteraufbau ferner mindestens zwei Spalten von Kontakten in Kontakt mit der Source-Verbindung und der Snubber-Elektrode aufweist.
  • Bei einer anderen Ausführungsform beinhaltet der Leistungstransistor einen Gate-Graben, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode unter der Gate-Elektrode.
  • Bei einer anderen Ausführungsform beinhaltet der RC-Snubber einen Snubber-Graben, welcher sich tiefer erstreckt als der in dem Leistungstransistor beinhaltete Gate-Graben.
  • Bei einer anderen Ausführungsform beinhaltet der RC-Snubber einen Snubber-Graben und der Leistungstransistor einen Gate-Graben, wobei der Snubber-Graben eine gleiche Tiefe wie eine Tiefe des Gate-Grabens aufweist, wobei der RC-Snubber eine Dielektrikumschicht beinhaltet, die sich entlang des Bodens des Snubber-Grabens erstreckt, wobei die Dielektrikumschicht des RC-Snubbers dünner ist als eine Dielektrikumschicht des Leistungstransistors.
  • Bei einer anderen Ausführungsform beinhaltet der RC-Snubber einen Snubber-Graben und der Leistungstransistor einen Gate-Graben, wobei der Snubber-Graben in Zeilen von Snubber-Gräben beinhaltet ist, welche unter Zeilen von Gate-Gräben verteilt sind, die den Gate-Graben beinhalten.
  • Bei einer anderen Ausführungsform ist der Leistungstransistor in einem aktiven Gebiet des Chips ausgebildet und ist der RC-Snubber in einem Gebiet ausgebildet, das sich unter einem Gate-Pad erstreckt, das mit der Gate-Elektrode elektrisch verbunden ist.
  • Bei einer anderen Ausführungsform liegt der Snubber-Widerstand in dem Bereich von 0,5 bis 2,0 Ohm.
  • Bei einer anderen Ausführungsform weist der Snubber-Widerstand einen Wert auf, der proportional zu L / C
    Figure DE102009030965B4_0001
    ist, wobei C die Ausgangskapazität des Leistungstransistors, wenn er ausgeschaltet, darstellt, und L die parasitäre Induktivität eines Package umfasst, in dem der Halbleiteraufbau untergebracht ist.
  • Bei einer anderen Ausführungsform weist der Snubber-Kondensator einen Wert auf, der größer als die Ausgangskapazität des Leistungstransistors, wenn er ausgeschaltet ist, ist.
  • Gemäß einer anderen Ausführungsform der Erfindung weist ein Halbleiterchip einen Leistungstransistor auf, wobei der Leistungstransistor eine Gate-Elektrode beinhaltet, eine Drain-Verbindung, welche ein Drain-Gebiet auf einer Rückseite des Halbleiterchips kontaktiert, und eine Source-Verbindung, welche ein Source-Gebiet kontaktiert. Weiter weist der Halbleiterchip einen RC-Snubber auf, welcher monolithisch mit dem Leistungstransistor in dem Halbleiterchip integriert ist, wobei der RC-Snubber eine Snubber-Elektrode beinhaltet, welche parallel zur Gate-Elektrode ausgerichtet ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei die Snubber-Elektrode von dem Drain-Gebiet durch ein Snubber-Dielektrikum derart isoliert ist, so dass die Snubber-Elektrode und das Drain-Gebiet einen Snubber-Kondensator ausbilden, wobei das Snubber-Dielektrikum durch ein Body-Gebiet und durch ein Siliziumgebiet, in das sich das Body-Gebiet erstreckt, von einem Gate-Dielektrikum, durch das die Gate-Elektrode von dem Body-Gebiet isoliert ist, isoliert ist. Weiter weist der Halbleiterchip mindestens zwei Spalten von Kontakten in Kontakt mit der Source-Verbindung und in Kontakt mit der Snubber-Elektrode auf, um einen Snubber-Widerstand auszubilden.
  • Gemäß einer anderen Ausführungsform der Erfindung weist eine Vorrichtung einen High-seitigen Schalter auf, der einen High-seitigen Leistungstransistor und einen High-seitigen RC-Snubber beinhaltet, die monolithisch in einem Chip integriert sind. Dabei beinhaltet der High-seitige Leistungstransistor ein Body-Gebiet in einem Siliziumgebiet, eine Gate-Elektrode, die in einem Gate-Graben angeordnet ist und durch ein Gate-Dielektrikum von dem Siliziumgebiet isoliert ist, ein Source-Gebiet, welches sich in dem Body-Gebiet erstreckt, eine Source-Verbindung, welche das Source-Gebiet kontaktiert, und ein rückseitiges Drain. Der High-seitige RC-Snubber beinhaltet einen Snubber-Kondensator, welcher durch eine Snubber-Elektrode ausgebildet wird, die in einem Snubber-Graben ausgebildet ist und durch ein Snubber-Dielektrikum von dem Siliziumgebiet isoliert ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, und einen Snubber-Widerstand, welcher dadurch ausgebildet ist, dass die Snubber-Elektrode mit der Source-Verbindung verbunden ist, und einen Low-seitigen Schalter, der einen Low-seitigen Leistungstransistor und einen Low-seitigen RC-Snubber beinhaltet.
  • Gemäß einer anderen Ausführungsform der Erfindung weist ein Halbleiteraufbau einen Leistungstransistor auf, wobei der Leistungstransistor ein Body-Gebiet beinhaltet, das sich in einem Siliziumgebiet erstreckt, eine Gate-Elektrode, die durch ein Gate-Dielektrikum von dem Body-Gebiet isoliert ist, ein Source-Gebiet, das sich in dem Body-Gebiet erstreckt, wobei das Source- und das Body-Gebiet einen entgegengesetzten Leitfähigkeitstyp aufweisen, eine Source-Verbindung, die das Source-Gebiet kontaktiert, und ein rückseitiges Drain, und einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in einem einzigen Chip integriert ist. Der RC-Snubber beinhaltet eine Snubber-Elektrode, die von dem Siliziumgebiet durch ein Snubber-Dielektrikum derart isoliert ist, so dass die Snubber-Elektrode und das Siliziumgebiet einen Snubber-Kondensator ausbilden, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei die Snubber-Elektrode mit der Source-Verbindung derart verbunden ist, so dass ein Snubber-Widerstand zwischen dem Snubber-Kondensator und der Source-Verbindung ausgebildet wird, wobei der Snubber-Kondensator einen Kapazitätswert aufweist, der größer ist als eine Ausgangskapazität des Leistungstransistors, wenn der Leistungstransistor ausgeschaltet ist.
  • Die folgende detaillierte Beschreibung und die begleitenden Zeichnungen liefern ein besseres Verständnis der Natur und Vorteile der vorliegenden Erfindung.
  • Figurenliste
    • 1 zeigt eine Schaltungsdarstellung eines DrMOS mit einem extern bereitgestellten RC-Snubber;
    • 2 zeigt eine Schaltungsdarstellung eines DrMOS, bei der der RC-Snubber mit dem LS_FET monolithisch integriert ist, gemäß einer Ausführungsform der Erfindung;
    • 3A zeigt eine Querschnittsansicht eines Synchron-FET (Sync-FET) mit einem monolithisch integrierten RC-Snubber (nicht anspruchsgemäße Ausführungsform);
    • 3B zeigt die Schaltungsdarstellung des Sync-FET in 3A;
    • 4A zeigt eine Abwandlung des Sync-FET in 3A, bei der sich die Schottky-Gräben tiefer in das Siliziumgebiet erstrecken;
    • 4B zeigt die Schaltungsdarstellung des Sync-FET in 4A;
    • 5 zeigt noch eine andere Abwandlung der Ausführungsform von 3A;
    • 6 zeigt einen FET mit abgeschirmtem Gate mit integriertem RC-Snubber gemäß einer anderen Ausführungsform der Erfindung;
    • 7 ist eine Querschnittsansicht, die eine Abwandlung zeigt, bei der das FET-Gebiet und der RC-Snubber in separaten Gebieten eines Chips ausgebildet sind;
    • 8 zeigt eine Ausführungsform, bei der Gräben, die als Ladungsausgleichsaufbauten dienen, vorteilhaft verwendet werden, um auch den RC-Snubber zu realisieren;
    • 9 zeigt einen lateralen MOSFET, der monolithisch mit einem RC-Snubber integriert ist (nicht anspruchsgemäße Ausführungsform);
    • 10 zeigt einen anderen lateralen MOSFET, der monolithisch mit einem RC-Snubber integriert ist (nicht anspruchsgemäße Ausführungsform);
    • 11 zeigt einen Trench-MOS-Barrier-Schottky-Gleichrichter (TMBS-Gleichrichter) mit einem monolithisch integrierten RC-Snubber (nicht anspruchsgemäße Ausführungsform);
    • 12 zeigt eine vereinfachte Draufsicht des Entwurfs eines Chips, bei dem eine Leistungsvorrichtung monolithisch mit einem RC-Snubber integriert ist; und
    • 13A und 13B zeigen gemessene Ergebnisse für einen FET mit einem monolithisch integrierten RC-Snubber (linkes Diagramm) und für einen FET ohne RC-Snubber (rechtes Diagramm).
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Gemäß Ausführungsformen der Erfindung wird ein RC-Snubber in einem einzigen Chip monolithisch mit einem Leistungstransistor integriert. Bei einer Ausführungsform umfasst der Leistungstransistor eine Drain-Verbindung, eine Source-Verbindung und eine Gate-Verbindung. Der RCSnubber umfasst einen Snubber-Widerstand und einen Snubber-Kondensator, die seriell zwischen der Drain-Verbindung und der Source-Verbindung gekoppelt sind. Der Snubber-Kondensator und der Snubber-Widerstand sind derart entworfen, dass sie vorab ausgewählte Werte aufweisen, um die Ausgangsschwingung zu dämpfen, die auftritt, wenn der Leistungstransistor seinen Zustand umschaltet.
  • 2 zeigt eine Schaltungsdarstellung eines DrMOS, bei dem der RC-Snubber monolithisch mit dem LS_FET integriert ist, gemäß einer Ausführungsform der Erfindung. Obwohl es nicht gezeigt ist, kann ein RC-Snubber auch auf ähnliche Weise mit dem HS_FET integriert sein. Ein Block 202 stellt das Package dar, das den Multichip-DrMOS unterbringt. Der Low-seitige FET LS_FET 208 ist zusammen mit seinem RC-Snubber monolithisch in einem Chip ausgebildet, und der High-seitige FET HS_FET 210 und sein RC-Snubber sind monolithisch in einem separaten Chip ausgebildet. Die parasitären Elemente des LS_FET 208, die eine Ausgangskapazität C_DS_LS, eine Gate-Source-Kapazität C_GS_LS und eine Gate-Drain-Kapazität C_GD_LS umfassen, sind gezeigt. Die mit dem LS_FET 208 gekoppelten Induktoren stellen die den Gate-, Source- und Drain-Verbindungsdrähten zugehörige Induktivität dar. Der RC-Snubber für den LS_FET 208 umfasst einen R_Snubber 218 und einen C_Snubber 220, die seriell zwischen der Drain und der Source des LS_FET verbunden sind. Wie es zu sehen ist, ermöglicht eine monolithische Integration des RC-Snubber ein direktes Koppeln des RC-Snubber über der Ausgangskapazität C_DS_LS des LS_FET 208. Der monolithische RC-Snubber überbrückt somit vorteilhaft die gesamte signifikante parasitäre Package-Induktivität und beseitigt auch die Notwendigkeit diskreter R- und C-Komponenten, die den externen Snubber bilden würden. Dies ist insbesondere für Anwendungen und Umgebungen nützlich, bei denen ein bekanntes LC vorhanden ist, wie beispielsweise MCMs (Multichip-Module), da das bekannte LC eine Feinabstimmung des RC-Snubber ermöglicht, um die Ausgangsschwingung effektiver zu unterdrücken. Bei einer anderen Ausführungsform sind der Low-seitige FET LS_FET 208 und sein RC-Snubber sowie der High-seitige FET HS_FET 210 und sein RC-Snubber alle monolithisch in einem einzigen Chip ausgebildet.
  • 3A zeigt eine Querschnittsansicht eines Synchron-FET (Sync-FET) mit einem monolithisch integrierten RC-Snubber gemäß einer nicht anspruchsgemäßen Ausführungsform. 3B zeigt die Schaltungsdarstellung des Sync-FET in 3A mit seinen parasitären Eingangs- (CGD , CGS , RG ) und Ausgangselementen (CDS ). Der Sync-FET in 3A könnte als der Low-seitige FET und/oder der High-seitige FET in 2 verwendet werden. In 3A stellt ein Graben bzw. Trench 305 ganz links den FET-Graben dar und stellen zwei Gräben 307 rechts die Schottky-Gräben dar. In dem Chip, in dem der Sync-FET ausgebildet ist, sind typischerweise viel mehr solche Gräben vorhanden. Die FET-Gräben 305 und die Schottky-Gräben 307 werden mit einer Dielektrikumschicht 520 ausgekleidet und dann mit einer leitenden Elektrode, wie beispielsweise Polysilizium, gefüllt. Die leitende Elektrode bildet eine Gate-Elektrode 306 in den FET-Gräben 305 und eine Snubber-Elektrode 304 in den Schottky-Gräben 307.
  • Die Gräben 305 und 307 erstrecken sich in ein n-leitendes Siliziumgebiet 302, das sich über einem Substrat 300 erstreckt. Das Siliziumgebiet 302 kann eine Epitaxieschicht sein, die über einem Substrat 300 ausgebildet wird. Zwischen benachbarten FET-Gräben 305 erstrecken sich p-leitende Body-Gebiete 308 in das Siliziumgebiet 302. Wie es zu sehen ist, werden die Body-Gebiete in den Mesa-Gebieten zwischen benachbarten Schottky-Gräben 307 weggelassen, wodurch eine Ausbildung von Schottky-Kontakten 316 zwischen einer Source-Verbindung 312 und dem Siliziumgebiet 302 ermöglicht wird. Die Source-Verbindung 312 umfasst ein geeignetes bekanntes Material zum Ausbilden von Schottky-Kontakten mit dem Siliziumgebiet 302. Source-Gebiete 318 erstrecken sich in den Body-Gebieten 308 und flankieren jeden FET-Graben 305. Heavy-Body-Gebiete 310 erstrecken sich in den Body-Gebieten 308 zwischen benachbarten Source-Gebieten 318. Die oberseitige Source-Verbindung 312 kontaktiert die Source-Gebiete 318 und die Heavy-Body-Gebiete 310, ist jedoch von den Gate-Elektroden 306 und den Snubber-Elektroden 304 durch eine Dielektrikumdecke 314 isoliert. Eine rückseitige Drain-Verbindung (die z.B. Metall umfasst), nicht gezeigt, kontaktiert die Rückseite des Substrats 300.
  • In 3A bilden jede Snubber-Elektrode 304 und das n-leitende Siliziumgebiet 302 mit der Dielektrikumschicht 320, die sich dazwischen erstreckt, einen Teil eines verteilten Snubber-Kondensators 309 aus. Die Snubber-Elektrode 304 in den Schottky-Gräben 307 wird im Gegensatz zu herkömmlichen Sync-FETs, bei denen sie direkt an die Source-Verbindung 312 angebunden wird, in einer dritten Dimension derart mit der Source-Verbindung 312 verbunden, dass ein Snubber-Widerstand 311 mit dem gewünschten Widerstandswert ausgebildet wird. Die Schottky-Gräben 307 sowie die Dielektrikumschicht 520 und die Snubber-Elektrode 304 werden somit entworfen (z.B. durch Auswählen einer geeigneten Anzahl von Snubber-Gräben, der Snubber-Grabenbreiten/-tiefen und der Dotierkonzentration für die Polysilizium-Snubber-Elektrode und des Orts und der Art, auf die die Polysilizium-Snubber-Elektroden mit der Source-Verbindung 312 verbunden werden), um sicherzustellen, dass der resultierende RC-Snubber die Ausgangsschwingung während des Schaltens korrekt dämpft.
  • Der RC-Snubber kann in herkömmlichen FETs mit Trench-Gate (d.h. ohne Schottky-Gebiete) durch Verwenden von Dummy-Gräben anstatt der Schottky-Gräben 307 realisiert werden. Die Dummy-Gräben würden einen ähnlichen Aufbau wie die Schottky-Gräben 307 aufweisen, außer, dass die Mesa-Flächen zwischen den Dummy-Gräben von der Source-Verbindung 312 isoliert wären.
  • 4A zeigt eine Abwandlung des Sync-FET in 3A, bei der sich Schottky-Gräben 407 tiefer in ein Siliziumgebiet 402 erstrecken als FET-Gräben 405. Ansonsten ist der Sync-FET in 4A ähnlich dem in 3A, und somit werden die Aufbaumerkmale des Sync-FET in 4A nicht beschrieben. 4B zeigt die Schaltungsdarstellung des Sync-FET in 4A mit seinen parasitären Eingangs- (CGD , CGS , RG ) und Ausgangselementen (CDS ). Die Tiefe der Schottky-Gräben 407 kann nach Bedarf angepasst werden, um den gewünschten Kapazitäts- und Widerstandswert für den RC-Snubber zu erhalten. Ähnlich wie bei der Ausführungsform in 3A können Gate-Elektroden 406 und Snubber-Elektroden 404 in den jeweiligen Gräben vertieft sein. Es kann auch eine Trench-Gate-FET-Abwandlung des Sync-FET erhalten werden, indem Dummy-Gräben mit einem Aufbau verwendet werden, der dem der Schottky-Gräben 407 ähnlich ist, und indem der Kontakt zwischen einer Source-Verbindung 412 und den Mesa-Flächen beseitigt wird.
  • 5 zeigt noch eine andere Abwandlung der Ausführungsform von 3A, bei der sich sowohl die FET- als auch Schottky-Gräben 505, 507 tiefer in ein Siliziumgebiet 502 erstrecken, jedoch ein dickeres Dielektrikum 522 entlang dem Boden der FET-Gräben 505 ausgebildet ist als ein Dielektrikum 520, das die Schottky-Gräben 507 auskleidet. Ansonsten ist der Sync-FET in 4A ähnlich dem in 3A, und somit werden die Aufbaumerkmale des Sync-FET in 4A nicht beschrieben. Diese Ausführungsform ermöglicht vorteilhaft das Anpassen der Tiefe der FET- und Schottky-Gräben, um die gewünschten RC-Werte für den RC-Snubber zu erhalten, ohne dass es notwendig ist, FET- und Schottky-Gräben verschiedener Tiefen auszubilden. In Abhängigkeit von der gewünschten Grabentiefe wird ein dickeres oder dünneres Dielektrikummaterial entlang dem Boden der FET-Gräben 505 ausgebildet. Ferner hilft das dicke Bodendielektrikum 522 entlang dem Boden der FET-Gräben 505 dabei, die Gate-Drain-Kapazität zu minimieren. Wieder können die leitenden Elektroden 504, 506 in den Gräben vertieft werden und können anstatt von Schottky-Gräben Dummy-Gräben verwendet werden.
  • 6 zeigt einen FET mit abgeschirmtem Gate mit integriertem RC-Snubber gemäß einer anderen Ausführungsform der Erfindung. Ein herkömmlicher Aufbau eines FET mit abgeschirmtem Gate (linke Seite von 6) ist mit einem Schottky-Aufbau und einem RC-Snubber (rechte Seite von 6) kombiniert. Der FET-Abschnitt des Sync-FET in 6 ist ähnlich dem in 3A, außer, dass sich alle Gräben tiefer in dem Siliziumgebiet 502 erstrecken und in jedem FET-Graben 605 unter einer Gate-Elektrode 606 eine Abschirmelektrode 621 angeordnet ist. Die Abschirmelektrode 621 ist von einem Siliziumgebiet 602 durch ein Abschirmdielektrikum 622 isoliert, das dicker ist als ein Gate-Dielektrikum 620, das die oberen Seitenwände der FET-Gräben 605 auskleidet. Schottky-Gräben 607 umfassen eine Snubber-Elektrode 604, die durch eine Snubber-Dielektrikumschicht 622 von den benachbarten Siliziumgebieten 602 isoliert ist. Die Snubber-Dielektrikumschicht 622 kann zur gleichen Zeit ausgebildet werden wie die Abschirmdielektrikumschicht 622 in den FET-Gräben 605 und weist somit die gleichen physikalischen Eigenschaften auf wie die Abschirmdielektrikumschicht. Die Snubber-Dielektrikumschicht 622 kann bei einer anderen Prozessstufe ausgebildet werden als das Abschirmdielektrikum, um eine Snubber-Dielektrikumdicke zu erhalten, die den gewünschten Snubber-Kapazitätswert bereitstellt (z.B. kann das Snubber-Dielektrikum gleichzeitig mit der Gate-Dielektrikumschicht 620 ausgebildet werden). Die Snubber-Elektrode 604 kann auch zur gleichen Zeit ausgebildet werden wie die Abschirmelektrode 621, oder wenn die Gate-Elektrode 606 ausgebildet wird. Wieder können die Schottky-Gräben 607 (oder Dummy-Gräben) und die Snubber-Elektrode und das Dielektrikum darin entworfen werden, um die gewünschten Snubber-RC-Werte zu erhalten.
  • Während in den verschiedenen hierin beschriebenen Ausführungsformen der RC-Snubber in dem aktiven Gebiet verteilt ist (d.h. in dem die aktiven Zellen ausgebildet sind), kann ein separater Abschnitt 704 des Chips lediglich dem RC-Snubber zugeordnet sein, wie es in 7 gezeigt ist. Dies kann in der Hinsicht vorteilhaft sein, dass der FET und der RC-Snubber unabhängig voneinander entworfen werden können, wodurch der möglicherweise nachteilige Einfluss konkurrierender Interessen beim Entwerfen des FET und RC-Snubber minimiert wird. Bei einer Alternative kann der RC-Snubber vorteilhaft unter dem Gate-Pad-Bereich oder anderen ähnlichen Bereichen ausgebildet werden, in die sich die aktiven Zellen nicht erstrecken, wodurch die Siliziumeinnahme minimiert wird.
  • 8 zeigt eine Ausführungsform, bei der Gräben, die als Ladungsausgleichsaufbauten dienen, vorteilhaft verwendet werden, um auch den RC-Snubber zu realisieren. Wie es gezeigt ist, ist der mittlere FET-Graben 809 von zwei tieferen Ladungsausgleichsgräben 807 umgeben. Die Snubber-Elektrode 804 (die z.B. Polysilizium umfasst) in den äußeren Ladungsausgleichsgräben kann entlang einer dritten Dimension derart an der Source-Verbindung angebunden werden, dass der gewünschte Snubber-Widerstand erhalten wird. Wie bei vorherigen Ausführungsformen kann ein Snubber-Dielektrikum 822 in Abhängigkeit von dem gewünschten Snubber-Kapazitätswert und den gewünschten Ladungsausgleichseigenschaften gleichzeitig mit einem Gate-Dielektrikum 820 oder bei einer anderen Stufe des Prozesses ausgebildet werden. Source-Gebiete 818, Body-Gebiete 808, Heavy-Body-Gebiete 810 und eine Source-Verbindung 812 werden auf eine ähnliche Weise wie bei vorherigen Ausführungsformen relativ zu dem FET-Graben 805 ausgestaltet.
  • 9 zeigt einen lateralen MOSFET, der monolithisch mit einem RC-Snubber integriert ist. Wie es zu sehen ist, ist eine sich lateral erstreckende Snubber-Elektrode 904 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfasst) zwischen zwei benachbarten sich lateral erstreckenden Gate-Elektroden 906 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfassen) umfasst. Die Snubber-Elektrode 904 bildet mit einer darunterliegenden Dielektrikumschicht 920 einen Snubber-Kondensator 909 mit einem LDD-Gebiet 924 und einem Drain-Sinker-Gebiet 926. Ferner ist die Snubber-Elektrode 904 entlang einer dritten Dimension derart mit einer Source-Verbindung 912 verbunden, dass der gewünschte Snubber-Widerstand erhalten wird. Die Source-Verbindung 912 ist als sich zwischen benachbarten Elektroden 904, 906 nach unten erstreckend, um die Gate-Elektroden 906 von der Drain abzuschirmen, gezeigt. Bei einer anderen Ausführungsform erstreckt sich die Source-Verbindung 912 nicht zwischen benachbarten Elektroden 904, 906 nach unten. Body-Gebiete 908 erstrecken sich in einem Siliziumgebiet 908, und Source-Gebiete 918 erstrecken sich in den Body-Gebieten 908 und überlappen die Gate-Elektroden 906. Heavy-Body-Gebiete 910 erstrecken sich in den Body-Gebieten 908 benachbart zu den Source-Gebieten 918. Das n-leitende LDD-Gebiet 924 erstreckt sich in dem Body-Gebiet 908 und überlappt die Gate-Elektroden 906. Der stark dotierte Drain-Sinker 926 erstreckt sich vertikal von dem LDD-Gebiet nach unten in ein Substrat 900. Die Gate- und Snubber-Elektroden 906, 904 sind durch eine Gate-Dielektrikumschicht 920 von darunterliegenden Gebieten isoliert und sind durch eine Dielektrikumschicht 922 von der Source-Verbindung 912 isoliert.
  • 10 zeigt einen anderen lateralen MOSFET, der monolithisch mit einem RC-Snubber integriert ist. Bei dieser Ausführungsform werden zwei mittlere Elektroden 1004 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfassen), die dazu dienen, das elektrische Feld in dem Driftgebiet zu beeinflussen, auch verwendet, um den RC-Snubber zu realisieren. Diese beiden Snubber-Elektroden 1004 werden derart an eine Source-Verbindung 1012 angebunden, dass der gewünschte Snubber-Widerstand 1011 erhalten wird, und auch derart, dass die gewünschte Snubber-Kapazität 1009 mit einem LDD- und einem Sinker-Gebiet 1024, 1026 über einer Dielektrikumschicht 1020 ausgebildet wird. Während 10 zwei Snubber-Elektroden, die zwischen Gate-Elektroden 1006 angeordnet sind, zeigt, können in Abhängigkeit von den gewünschten Snubber-RC-Werten mehr Snubber-Elektroden umfasst sein. Im Gegensatz zu dem lateralen MOSFET in 9 erreichen die Body-Gebiete 1008 in 10 die LDD-Gebiete 1024 nicht.
  • 11 zeigt einen Trench-MOS-Barrier-Schottky-Gleichrichter (TMBS-Gleichrichter) mit einem monolithisch integrierten RC-Snubber. Gräben 1107 erstrecken sich in ein Siliziumgebiet 1102 und umfassen eine Dielektrikumschicht 1120, die die Grabenseitenwände und eine vertiefte Snubber-Elektrode auskleidet, die in den Gräben 1107 angeordnet ist. Eine oberseitige Verbindung 1112 bildet Schottky-Kontakte mit den Siliziumgebieten 1102 entlang den Mesa-Flächen zwischen benachbarten Gräben aus. Die oberseitige Verbindung 1112 umfasst ein geeignetes bekanntes Material zum Ausbilden einer Schottky-Barriere mit dem Siliziumgebiet 1102. Die Betrachtungen beim Entwerfen der Snubber-Gräben 1107 und des Materials darin zum Erhalten der gewünschten Snubber-RC-Werte sind denen bei vorherigen Ausführungsformen ähnlich und werden daher hier nicht wiederholt.
  • Entwurfsfaktoren zum Auswählen des Widerstands- und Kapazitätswerts des monolithisch integrierten RC-Snubber
  • Bei allen hierin beschriebenen Ausführungsformen und ihren Äquivalenten können die folgenden Kriterien beim Ermitteln geeigneter Werte für den Snubber-Kondensator und den Snubber-Widerstand verwendet werden.
  • Widerstand: Im Fall eines typischen diskreten Snubber-Netzes (d.h. nicht monolithisch integriert) ist die Snubber-Schaltung relativ komplex (mindestens vierter Ordnung). Im Fall eines monolithisch integrierten Snubber-RC reduziert sich die Schaltung jedoch auf ein ideales Serien-RLC-Netz zweiter Ordnung. Daher können die klassischen Entwurfskriterien eines Netzes zweiter Ordnung als Leitlinie verwendet werden. Für ein effektives Dämpfen eines Netzes zweiter Ordnung muss der Dämpfungswiderstandswert für den Snubber R proportional zu L / C
    Figure DE102009030965B4_0002
    sein. In dieser Gleichung stellt C die Ausgangskapazität des FET (z.B. Coss in MOSFETs oder Coes in IGBTs), wenn er ausgeschaltet ist, dar und ist L die Summe von sowohl den parasitären Elementen der PCB als auch den parasitären Elementen des Vorrichtungs-Package. Die kombinierte Gesamtinduktivität über den Leistungsversorgungsentwürfen ist für einen gegebenen Package-Typ ziemlich konsistent. Dies ermöglicht das Auswählen eines festen Werts für R, der ein effektives Leistungsvermögen über einem Bereich von Entwürfen zeigt. Detaillierte Simulationen zeigten gemäß einigen Ausführungsformen, dass ein R-Wert von 0,5 bis 2,0 Ohm für einen typischen synchronen Buck-Leistungsstrang eine im Wesentlichen verbesserte Dämpfung für Anwendungen mit geringerer Spannung (z.B. weniger als 50 V) erzeugt. Für Anwendungen mit höherer Spannung liefern höhere R-Werte einen besseren Dämpfungseffekt. Somit ist zu sehen, dass die Weise, auf die die Snubber-Elektrode an die Source-Verbindung (oder Emitterverbindung) angebunden wird, sorgfältig betrachtet und entworfen werden muss, sodass der gewünschte Widerstandswert erhalten wird.
  • Kapazität: Um ein effektives Dämpfen zu erhalten, muss der Snubber-Zweig eine geringere Impedanz als die des FET aufweisen. Somit muss der Snubber-Kapazitätswert größer sein als die Ausgangskapazität des FET (z.B. Coss bei MOSFETs oder Coes bei IGBTs), wenn er ausgeschaltet ist. Bei einigen Ausführungsformen wird ein effektives Dämpfen mit einem Snubber-Kapazitätswert erhalten, der 2- bis 5-mal größer ist als die Ausgangskapazität des FET, wenn er ausgeschaltet ist.
  • 12 zeigt eine vereinfachte Draufsicht des Entwurfs eines Chips, bei dem eine Leistungsvorrichtung monolithisch mit einem RC-Snubber integriert ist. Zeilen 1204, die sich lateral durch das aktive Gebiet des Chips erstrecken, umfassen Zeilen von Zellen (die z.B. FET-Gräben umfassen) und Zeilen von Snubber-Elektroden (die z.B. in Snubber-Gräben oder über Mesa-Gebieten angeordnet sind), die unter den Zeilen von Zellen verteilt sind. Die Anzahl von Zeilen von Snubber-Elektroden relativ zu der Anzahl von Zeilen von Zellen ist teilweise durch den Ziel-Snubber-Kapazitätswert bestimmt. Das heißt, wenn ein größerer Snubber-Kapazitätswert erwünscht ist, wird eine größere Anzahl von Zeilen von Snubber-Elektroden verwendet, und umgekehrt.
  • In 12 erstrecken sich Kontaktgebiete 1206 vertikal durch das aktive Gebiet. An den Stellen, an denen sich die Kontaktgebiete 1206 mit sich lateral erstreckenden Zeilen von Snubber-Elektroden schneiden, werden Kontakte zwischen der oberseitigen Verbindung (z.B. der Source-Verbindung im Fall eines MOSFET), nicht gezeigt, und den Snubber-Elektroden ausgebildet. Es können mindestens zwei Spalten von Kontaktgebieten 1206 notwendig sein, um den Snubber-Widerstand auf einen Wert zu reduzieren, der die Ausgangsschwingung dämpfen würde. Natürlich können in Abhängigkeit von dem gewünschten Snubber-Widerstand mehr als zwei Spalten von Kontaktgebieten verwendet werden. Im Allgemeinen kann eine größere Anzahl von Spalten von Kontaktgebieten 1206 verwendet werden, um einen geringeren Snubber-Widerstand zu erhalten. 12 ist nur eine vieler möglicher Entwurfsausgestaltungen, bei denen verschiedene Aufbaumerkmale beeinflusst werden können, um die gewünschten Snubber-RC-Werte zu erhalten.
  • Der monolithisch integrierte RC-Snubber und FET zeigen im Vergleich zu herkömmlichen diskreten Lösungen eine erhebliche Dämpfungsreduzierung. 13A und 13B zeigen gemessene Ergebnisse für einen FET mit einem monolithisch integrierten RC-Snubber (linkes Diagramm) und für einen FET ohne RC-Snubber (rechtes Diagramm). Der Einfluss des RC-Snubber auf die Ausgangsschwingung ist für sowohl den HS_FET als auch den LS_FET deutlich erkennbar (herkömmliche diskrete Snubber-Techniken reduzieren nur ein Low-seitiges Schwingen). Somit stellt die monolithische Realisierung des RC-Snubber nicht nur eine weitaus verbesserte Schwingungseigenschaft im Vergleich zu herkömmlichen diskreten Lösungen bereit, sondern beseitigt sie auch die Notwendigkeit von externen diskreten Kondensatoren und Widerständen und reduziert sie somit die Kosten.
  • Die Erfindung ist nicht auf die hierin beschriebenen spezifischen Aufbauten beschränkt, und kann in vielen anderen FET- und IGBT-Aufbauten realisiert werden. Insbesondere kann der RC-Snubber in einem beliebigen Leistungstransistoraufbau realisiert werden, in dem Elektroden (andere als die Gate-Elektroden) verwendet werden, um die elektrischen Eigenschaften des Drift-Gebiets zu beeinflussen, z.B., um den Ladungsausgleich und/oder den Ein-Widerstand (Rdson) des Transistors zu verbessern. Diese Elektroden können modifiziert oder ausgestaltet werden, um den gewünschten Snubber-Widerstands- und -Kondensatorwert wie oben erläutert zu erhalten.

Claims (31)

  1. Halbleiteraufbau, aufweisend: einen Leistungstransistor beinhaltend: ein Body-Gebiet (408), das sich in einem Siliziumgebiet erstreckt; eine Gate-Elektrode (406), die durch ein Gate-Dielektrikum (420) von dem Body-Gebiet isoliert ist; ein Source-Gebiet (418), das sich in dem Body-Gebiet erstreckt, wobei das Source- und das Body-Gebiet einen entgegengesetzten Leitfähigkeitstyp aufweisen; eine Source-Verbindung (412), die das Source-Gebiet kontaktiert, und ein rückseitiges Drain; einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in einem Chip integriert ist, wobei der RC-Snubber beinhaltet: eine Snubber-Elektrode (404), die von dem Siliziumgebiet durch ein SnubberDielektrikum (420) derart isoliert ist, so dass die Snubber-Elektrode und das Siliziumgebiet einen Snubber-Kondensator (409) ausbilden, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, wobei die Snubber-Elektrode mit der Source-Verbindung derart verbunden ist, so dass ein Snubber-Widerstand (411) zwischen dem Snubber-Kondensator und der Source-Verbindung ausgebildet wird, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei der RC-Snubber ausgestaltet ist, um die Ausgangsschwingung zu dämpfen, wenn der Leistungstransistor seinen Zustand umschaltet.
  2. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen Snubber-Graben mit der darin angeordneten Snubber-Elektrode beinhaltet, und der Leistungstransistor einen Gate-Graben mit der darin angeordneten Gate-Elektrode beinhaltet, wobei der Snubber-Graben und der Gate-Graben parallel zueinander ausgerichtet sind, der Halbleiteraufbau ferner aufweisend: mindestens zwei Spalten von Kontakten in Kontakt mit der Source-Verbindung und der Snubber-Elektrode.
  3. Halbleiteraufbau nach Anspruch 1, wobei der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode unter der Gate-Elektrode beinhaltet.
  4. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen Snubber-Graben beinhaltet, welcher sich tiefer erstreckt als der in dem Leistungstransistor beinhaltete Gate-Graben.
  5. Halbleiteraufbau nach Anspruch 1, wobei die Snubber-Elektrode in einem Snubber-Graben des RC-Snubbers vertieft ist, der Halbleiteraufbau ferner aufweisend: eine Dielektrikumsdecke, welche Abschnitte der Snubber-Elektrode von der Source-Verbindung isoliert.
  6. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen Snubber-Graben beinhaltet und der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Snubber-Graben eine gleiche Tiefe wie eine Tiefe des Gate-Grabens aufweist, wobei der RC-Snubber eine Dielektrikumschicht beinhaltet, die sich entlang des Bodens des Snubber-Grabens erstreckt, wobei die Dielektrikumschicht des RC-Snubbers dünner ist als eine Dielektrikumschicht des Leistungstransistors.
  7. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen Snubber-Graben beinhaltet und der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Snubber-Graben in Zeilen von Snubber-Gräben beinhaltet ist, welche unter Zeilen von Gate-Gräben verteilt sind, die den Gate-Graben beinhalten.
  8. Halbleiteraufbau nach Anspruch 1, wobei der Leistungstransistor in einem aktiven Gebiet des Chips ausgebildet ist und der RC-Snubber in einem Gebiet ausgebildet ist, das sich unter einem Gate-Pad erstreckt, das elektrisch mit der Gate-Elektrode verbunden ist.
  9. Halbleiteraufbau nach Anspruch 1, wobei der Snubber-Widerstand einen Widerstand in einem Bereich von 0,5 bis 2,0 Ohm aufweist.
  10. Halbleiteraufbau nach Anspruch 1, wobei der Snubber-Widerstand einen Widerstandswert aufweist, der proportional zu L / C
    Figure DE102009030965B4_0003
    ist, wobei C eine Ausgangskapazität des Leistungstransistors, wenn der Leistungstransistor ausgeschaltet ist, darstellt, und L eine parasitäre Induktivität eines Package beinhaltet, in dem der Halbleiteraufbau untergebracht ist.
  11. Halbleiteraufbau nach Anspruch 1, wobei der Snubber-Kondensator einen Kapazitätswert aufweist, der größer als eine Ausgangskapazität des Leistungstransistors ist, wenn der Leistungstransistor ausgeschaltet ist.
  12. Halbleiterchip, aufweisend: einen Leistungstransistor beinhaltend eine Gate-Elektrode, eine Drain-Verbindung, welche ein Drain-Gebiet auf einer Rückseite des Halbleiterchips kontaktiert, und eine Source-Verbindung, welche ein Source-Gebiet kontaktiert; einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in dem Halbleiterchip integriert ist, wobei der RC-Snubber eine Snubber-Elektrode beinhaltet, welche parallel zur Gate-Elektrode ausgerichtet ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei die Snubber-Elektrode von dem Drain-Gebiet durch ein Snubber-Dielektrikum derart isoliert ist, so dass die Snubber-Elektrode und das Drain-Gebiet einen Snubber-Kondensator ausbilden, wobei das Snubber-Dielektrikum durch ein Body-Gebiet und durch ein Siliziumgebiet, in das sich das Body-Gebiet erstreckt, von einem Gate-Dielektrikum, durch das die Gate-Elektrode von dem Body-Gebiet isoliert ist, isoliert ist; und mindestens zwei Spalten von Kontakten in Kontakt mit der Source-Verbindung und in Kontakt mit der Snubber-Elektrode, um einen Snubber-Widerstand auszubilden.
  13. Halbleiterchip nach Anspruch 12, wobei der Snubber-Widerstand einen Widerstand in einem Bereich von 0,5 bis 2,0 Ohm aufweist.
  14. Halbleiterchip nach Anspruch 12, wobei der Snubber-Widerstand einen Widerstandswert aufweist, der proportional zu L / C
    Figure DE102009030965B4_0004
    ist, wobei C eine Ausgangskapazität des Leistungstransistors, wenn der Leistungstransistor ausgeschaltet ist, darstellt, und L eine parasitäre Induktivität eines Package beinhaltet, in dem der Halbleiterchip untergebracht ist.
  15. Halbleiteraufbau nach Anspruch 1, wobei der Snubber-Kondensator und der Snubber-Widerstand in einer verteilten Weise konfiguriert sind.
  16. Halbleiterchip nach Anspruch 12, wobei der Snubber-Kondensator und der Snubber-Widerstand wirken, um die Ausgangsschwingung zu dämpfen, wenn der Leistungstransistor seinen Zustand umschaltet.
  17. Halbleiterchip nach Anspruch 12, wobei der RC-Snubber einen Snubber-Graben und eine Dielektrikumsdecke, die über dem Snubber-Graben angeordnet ist, beinhaltet.
  18. Vorrichtung, aufweisend: einen High-seitigen Schalter, der einen High-seitigen Leistungstransistor und einen High-seitigen RC-Snubber beinhaltet, die monolithisch in einem Chip integriert sind, der High-seitige Leistungstransistor beinhaltend: ein Body-Gebiet in einem Siliziumgebiet, eine Gate-Elektrode, die in einem Gate-Graben angeordnet ist und durch ein Gate-Dielektrikum von dem Siliziumgebiet isoliert ist, ein Source-Gebiet, welches sich in dem Body-Gebiet erstreckt, eine Source-Verbindung, welche das Source-Gebiet kontaktiert, und ein rückseitiges Drain, der High-seitige RC-Snubber beinhaltend: einen Snubber-Kondensator, welcher durch eine Snubber-Elektrode ausgebildet wird, die in einem Snubber-Graben ausgebildet ist und durch ein Snubber-Dielektrikum von dem Siliziumgebiet isoliert ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, und einen Snubber-Widerstand, welcher dadurch ausgebildet ist, dass die Snubber-Elektrode mit der Source-Verbindung verbunden ist; und einen Low-seitigen Schalter, der einen Low-seitigen Leistungstransistor und einen Low-seitigen RC-Snubber beinhaltet.
  19. Vorrichtung nach Anspruch 18, wobei der Chip ein erster Chip ist, wobei der Low-seitige Leistungstransistor und der Low-seitige RC-Snubber monolithisch in einem zweiten Chip integriert sind.
  20. Vorrichtung nach Anspruch 18, wobei der High-seitige RC-Snubber ausgestaltet ist, um die Ausgangsschwingung zu dämpfen, wenn der Leistungstransistor seinen Zustand umschaltet.
  21. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen ersten Snubber-Graben und einen zweiten Snubber-Graben beinhaltet, wobei der Halbleiteraufbau ferner aufweist: einen Schottky-Kontakt, welcher zwischen dem ersten Snubber-Graben und dem zweiten Snubber-Graben ausgebildet ist.
  22. Halbleiteraufbau, aufweisend: einen Leistungstransistor beinhaltend: ein Body-Gebiet, das sich in einem Siliziumgebiet erstreckt, eine Gate-Elektrode, die durch ein Gate-Dielektrikum von dem Body-Gebiet isoliert ist, ein Source-Gebiet, das sich in dem Body-Gebiet erstreckt, wobei das Source- und das Body-Gebiet einen entgegengesetzten Leitfähigkeitstyp aufweisen, eine Source-Verbindung, die das Source-Gebiet kontaktiert, und ein rückseitiges Drain; und einen RC-Snubber, welcher monolithisch mit dem Leistungstransistor in einem einzigen Chip integriert ist, wobei der RC-Snubber beinhaltet: eine Snubber-Elektrode, die von dem Siliziumgebiet durch ein Snubber-Dielektrikum derart isoliert ist, so dass die Snubber-Elektrode und das Siliziumgebiet einen Snubber-Kondensator ausbilden, wobei das Snubber-Dielektrikum durch das Body-Gebiet und durch das Siliziumgebiet von dem Gate-Dielektrikum isoliert ist, wobei die Gate-Elektrode eine Bodenfläche bei einer geringeren Tiefe aufweist als eine Tiefe einer Bodenfläche der Snubber-Elektrode, wobei die Snubber-Elektrode mit der Source-Verbindung derart verbunden ist, so dass ein Snubber-Widerstand zwischen dem Snubber-Kondensator und der Source-Verbindung ausgebildet wird, wobei der Snubber-Kondensator einen Kapazitätswert aufweist, der größer ist als eine Ausgangskapazität des Leistungstransistors, wenn der Leistungstransistor ausgeschaltet ist.
  23. Halbleiteraufbau nach Anspruch 1, wobei der RC-Snubber einen Snubber-Graben beinhaltet, wobei der Snubber-Graben die Snubber-Elektrode beinhaltet, wobei das Body-Gebiet ein Source-Gebiet auf einer Seite des Body-Gebiets, welche den Snubber-Graben kontaktiert, ausschließt.
  24. Halbleiteraufbau nach Anspruch 1, wobei der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode unter der Gate-Elektrode beinhaltet, wobei die Abschirmelektrode durch ein Abschirmdielektrikum, welches dicker als ein Gate-Dielektrikum ist, das eine obere Seitenwand des Gate-Grabens auskleidet, von dem Siliziumgebiet isoliert ist, wobei die Snubber-Elektrode durch ein Snubber-Dielektrikum, welches eine Dicke aufweist, die gleich oder unterschiedlich zu einer Dicke des Abschirmdielektrikums ist, von dem Siliziumgebiet isoliert ist.
  25. Halbleiterchip nach Anspruch 12, wobei der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode beinhaltet.
  26. Halbleiterchip nach Anspruch 12, wobei der Leistungstransistor einen Gate-Graben mit der darin angeordneten Gate-Elektrode beinhaltet, wobei der RC-Snubber einen Snubber-Graben mit der darin angeordneten Snubber-Elektrode beinhaltet, wobei der Snubber-Graben eine tiefere Tiefe als eine Tiefe des Gate-Grabens aufweist.
  27. Halbleiterchip nach Anspruch 12, wobei die Snubber-Elektrode in einem Snubber-Graben des RC-Snubbers vertieft ist, und wobei die Gate-Elektrode in einem Gate-Graben des Leistungstransistors vertieft ist.
  28. Halbleiterchip nach Anspruch 12, wobei der RC-Snubber einen ersten Snubber-Graben und einen zweiten Snubber-Graben beinhaltet, wobei der Halbleiterchip ferner aufweist: einen Schottky-Kontakt zwischen dem ersten Snubber-Graben und dem zweiten Snubber-Graben.
  29. Vorrichtung nach Anspruch 18, wobei der High-seitige Leistungstransistor einen Gate-Graben beinhaltet, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode beinhaltet.
  30. Halbleiteraufbau nach Anspruch 22, wobei der Leistungstransistor einen Gate-Graben beinhaltet, wobei der Gate-Graben die Gate-Elektrode beinhaltet und eine Abschirmelektrode beinhaltet.
  31. . Halbleiteraufbau nach Anspruch 22, wobei der Leistungstransistor einen Gate-Graben mit der darin angeordneten Gate-Elektrode beinhaltet, wobei die Gate-Elektrode in dem Gate-Graben vertieft ist, wobei der RC-Snubber einen Snubber-Graben mit der darin angeordneten Snubber-Elektrode beinhaltet, wobei die Snubber-Elektrode in dem Snubber-Graben vertieft ist, wobei der Snubber-Graben eine tiefere Tiefe als eine Tiefe des Gate-Grabens aufweist.
DE102009030965.9A 2008-06-30 2009-06-29 Leistungsvorrichtung mit monolithisch integriertem RC-Snubber Expired - Fee Related DE102009030965B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7707008P 2008-06-30 2008-06-30
US61/077,070 2008-06-30
US12/492,101 US8829624B2 (en) 2008-06-30 2009-06-25 Power device with monolithically integrated RC snubber
US12/492,101 2009-06-25

Publications (2)

Publication Number Publication Date
DE102009030965A1 DE102009030965A1 (de) 2010-01-21
DE102009030965B4 true DE102009030965B4 (de) 2020-03-19

Family

ID=41427473

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009030965.9A Expired - Fee Related DE102009030965B4 (de) 2008-06-30 2009-06-29 Leistungsvorrichtung mit monolithisch integriertem RC-Snubber

Country Status (5)

Country Link
US (1) US8829624B2 (de)
KR (1) KR101619398B1 (de)
CN (1) CN101630681B (de)
DE (1) DE102009030965B4 (de)
TW (1) TWI513186B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP5422252B2 (ja) 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
JP2012204615A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
US8796745B2 (en) * 2011-07-05 2014-08-05 Texas Instruments Incorporated Monolithically integrated active snubber
KR101784799B1 (ko) * 2011-08-01 2017-10-12 삼성전자주식회사 스위칭 앰프, 음향 기기 및 음향 출력 방법
EP2555241A1 (de) 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US8981748B2 (en) 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
WO2013048475A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Apparatus and method to improve integrated voltage regulators
US8643071B2 (en) * 2012-06-14 2014-02-04 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
DE202014101188U1 (de) 2014-03-14 2015-06-17 Sma Solar Technology Ag Halbleitermodul und Wandler
US9413348B2 (en) 2014-07-29 2016-08-09 Semiconductor Components Industries, Llc Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
US9627328B2 (en) 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
US9692304B1 (en) 2015-01-30 2017-06-27 Fairchild Semiconductor Corporation Integrated power stage device with offset monitor current for sensing a switch node output current
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN106100323B (zh) * 2016-06-15 2019-06-04 维沃移动通信有限公司 开关电源电路、对开关电源电路进行调试的方法及装置
CN105958812B (zh) * 2016-06-15 2018-05-11 维沃移动通信有限公司 开关电源电路及对开关电源电路进行调试的方法
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
KR101955095B1 (ko) * 2017-06-20 2019-03-07 주식회사 케이이씨 전력 반도체 디바이스
DE102017211030B4 (de) * 2017-06-29 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische Schaltungsanordnung mit einer aktiven Entladeschaltung
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
DE102018219994B4 (de) * 2018-11-22 2020-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. RC-Snubberglied mit hoher Spannungsfestigkeit
KR20200099798A (ko) * 2019-02-15 2020-08-25 삼성전자주식회사 고조파들을 억압하는 전압 변환기
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061221A1 (en) * 2002-07-15 2004-04-01 International Rectifier Corporation High power MCM package
US20060072259A1 (en) * 2004-09-30 2006-04-06 Torrington Research Co. Snubber circuit
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102007013824A1 (de) * 2006-03-22 2007-11-29 Denso Corp., Kariya Schaltkreis und Ansteuerschaltung für einen Transistor
US20080017920A1 (en) * 2006-01-05 2008-01-24 Steven Sapp Structure and method for improving shielded gate field effect transistors
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455565A (en) 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4399449A (en) 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
US5179032A (en) 1990-02-01 1993-01-12 Quigg Fred L Mosfet structure having reduced capacitance and method of forming same
US5304831A (en) 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US20020036326A1 (en) 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
EP0925610A1 (de) 1996-07-16 1999-06-30 Siemens Aktiengesellschaft Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
US5898198A (en) 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US5912490A (en) 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US5918137A (en) 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
EP1170803A3 (de) 2000-06-08 2002-10-09 Siliconix Incorporated MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
AU2002230482A1 (en) 2000-11-16 2002-05-27 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
TW543146B (en) 2001-03-09 2003-07-21 Fairchild Semiconductor Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge
US6600182B2 (en) 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
DE10212144B4 (de) 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US6686244B2 (en) 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6970366B2 (en) * 2003-04-03 2005-11-29 Power-One As Phase-shifted resonant converter having reduced output ripple
DE10334780B3 (de) 2003-07-30 2005-04-21 Infineon Technologies Ag Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
US20060273379A1 (en) 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7589378B2 (en) 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061221A1 (en) * 2002-07-15 2004-04-01 International Rectifier Corporation High power MCM package
US20060072259A1 (en) * 2004-09-30 2006-04-06 Torrington Research Co. Snubber circuit
US20080017920A1 (en) * 2006-01-05 2008-01-24 Steven Sapp Structure and method for improving shielded gate field effect transistors
DE102007013824A1 (de) * 2006-03-22 2007-11-29 Denso Corp., Kariya Schaltkreis und Ansteuerschaltung für einen Transistor
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
KR101619398B1 (ko) 2016-05-10
US8829624B2 (en) 2014-09-09
TW201010283A (en) 2010-03-01
TWI513186B (zh) 2015-12-11
DE102009030965A1 (de) 2010-01-21
US20100163950A1 (en) 2010-07-01
CN101630681B (zh) 2013-10-23
KR20100003253A (ko) 2010-01-07
CN101630681A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
DE102009030965B4 (de) Leistungsvorrichtung mit monolithisch integriertem RC-Snubber
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE102008064686B4 (de) Halbleitervorrichtung
DE102007058726A1 (de) Leistungs-Management-Anordnung
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE102004059620A1 (de) Halbleitervorrichtung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102005047055A1 (de) Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102008056574A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102017103057A1 (de) Aktive Gate-Source-Kapazität-Klemme für einen selbstsperrenden HEMT
DE102014106102B4 (de) Leistungstransistor mit einer zumindest teilweise integrierten Treiberstufe
DE102011082986A1 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE10313712B4 (de) Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE3924930C2 (de) MOS Halbleitervorrichtung
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee