KR20100003253A - 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자 - Google Patents

모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자 Download PDF

Info

Publication number
KR20100003253A
KR20100003253A KR1020090059317A KR20090059317A KR20100003253A KR 20100003253 A KR20100003253 A KR 20100003253A KR 1020090059317 A KR1020090059317 A KR 1020090059317A KR 20090059317 A KR20090059317 A KR 20090059317A KR 20100003253 A KR20100003253 A KR 20100003253A
Authority
KR
South Korea
Prior art keywords
snubber
gate
low
electrodes
interconnect
Prior art date
Application number
KR1020090059317A
Other languages
English (en)
Other versions
KR101619398B1 (ko
Inventor
글래디쉬 존
블랙 아더
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20100003253A publication Critical patent/KR20100003253A/ko
Application granted granted Critical
Publication of KR101619398B1 publication Critical patent/KR101619398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 구조물은 다이(die)에 RC 스너버와 함께 모놀리식으로 집적된 전력 트랜지스터를 포함한다. 전력 트랜지스터는 실리콘 영역 내에 연장하는 바디 영역들, 게이트 유전체에 의해 상기 바디 영역과 절연된 게이터 전극들, 상기 바디 영역들 내에 연장하는 소스 영역들, 및 상기 소스 영역들을 콘택하는 소스 인터커넥트를 포함하며, 상기 소스 영역들 및 상기 바디 영역들은 반대 도전형을 갖는다. RC 스너버는 스너버 유전체에 의해 상기 실리콘 영역과 절연되는 스너버 전극들을 포함하며, 상기 스너버 전극들 및 상기 실리콘 영역들은 소정의 값을 갖는 스너버 커패시터를 형성한다. 상기 스너버 전극들은 상기 스너버 커패시터와 상기 소스 인터커넥트 사이에서 소정의 값의 스너버 저항을 형성하기 위한 방식으로 상기 소스 인터커넥트에 연결된다. 상기 스너버 커패시터와 상기 스너버 저항은 상기 전력 트랜지스터가 상태를 스위칭할 때 출력 링잉을 실질적으로 감쇠시키도록 구성된다.

Description

모놀리식으로 집적된 ＲＣ 스너버를 구비한 전력 소자{POWER DEVICE WITH MONOLITHICALLY INTEGRATED RC SNUBBER}
본원은 2008년 6월 30일에 출원된 미국 임시출원 제61/077,070호의 우선권을 주장하며, 그 개시사항 전체는 모든 점에서 참조로서 본 명세서에 통합된다.
본원은 RC 스너버가 다이에 모놀리식으로 집적된 전력 트랜지스터를 포함하는 반도체 소자에 관한 것이다.
RC 스너버는 스위칭 회로의 기본적인 빌딩 블록(building block)이다. 이것은 스위칭 동안 생성되는 과도한 피크 전압 스트레스 및 EMI를 제어하는데 일반적으로 사용된다. 예를 들면, RC 스너버는 많은 동기 벅 레귤레이터(synchronous buck regulator)들에서 표준 설계 요소이다. 이러한 어플리케이션들에서, 제어되지 않는 링잉(ringing)은 FET 항복 전압 정격을 초과할 수 있다.
도 1은 하이-사이드 FET(HS_FET)(110) 및 로우-사이드 FET(LS_FET)(108)를 포함하는 DrMOS(드라이버 MOS; driver MOS)의 회로 모델을 도시한다. LS_FET의 기생 요소들이 도시된다. HS_FET(110)도 유사한 기생 요소들(미 도시)을 갖는다. 인덕터들은 본딩 와이어들 및 패키지 핀들과 관련된 인덕턴스들을 나타낸다. 이러 한 어플리케이션들에서, 스위칭 이벤트 동안의 출력에서의 링잉은 과도한 전압 오버-슈트(over-shoot), 고 주파수 링잉, 및 회로로부터 방사되는 EMI 노이즈를 야기할 수 있다. 이러한 특정 예에서, LS_FET(108)는 25V VDSS가 정격이다. VSWH 노드에서 측정된, LS_FET(108) 양단의 피크 VDSS 링(ring) 전압은 24.5V이며 거의 FET의 정격 한계이다.
출력 링잉 특성은 FET 기생 커패시턴스 및 패키지로부터의 인덕턴스와 보드 인덕턴스의 합에 의해 결정된다. 이러한 결합은 매우 작게 감쇠(damping)시키는 LC 공진을 생성한다. DrMOS와 같은 컴팩트 폼 팩터 회로들(compact form factor circuits)에서, HS_FET의 턴 온 시 150MHz에 이르고, HS_FET의 턴 오프 시 300MHz에 이르는 HF 링잉을 보는 것은 일반적이다. 이러한 HF 노이즈는 회로가 과도하게 방사되는 EMI로 인해 표준이 될 수 없게끔 할 수 있다.
출력 링잉을 제어하기 위해서, 외부 RC 스너버(104)가 PCB에 통상적으로 부가된다. 스너버(104)는 개별 컴포넌트들로서 PCB에 연결되는 RC 컴포넌트들을 포함한다. RC 스너버(104)가 부가되어, FET를 통과하는 내부 경로(106)로부터 링 전류를 분기시키고 감쇠(damping)를 제공한다. 그러나 통상적인 FET 회로들에서, 내부 및 외부 기생 임피던스들의 결합으로 인해, 분기(shunt)는 오직 중간정도로 효과적이다. 대부분의 경우에, 링 전압은 여전히 소자 피크 전압 정격에 상대적으로 근사하다. 따라서 외부 스너버 성능은 FET의 출력 커패시턴스 양단에 RC 스너버를 정확하게 연결시키는 능력에 의해 제한된다. 이것은 동기 벅 레귤레이터 또는 모터 드라이버와 같은 고속 스위칭 동작을 하는 회로에서 특히 관심사이다. 통상적 인 해결방법은 HS_FET의 턴 온을 늦추는 것이지만, 감소된 회로 효율이라는 불이익을 초래할 것이며, 하이-사이드 링잉을 감소시키지도 못한다.
따라서 전력 트랜지스터들을 스위칭할 때 출력 링잉을 감쇠시키기 위한 저비용의 효과적인 기술에 대한 필요가 존재한다.
본 발명이 이루고자 하는 기술적 과제는, 전력 트랜지스터들을 스위칭할 때 출력 링잉을 감쇠시키기 위한 저비용의 효과적인 기술을 달성하는 반도체 구조물, 반도체 다이(die) 및 멀티-칩 모듈을 제공하는 것이다.
본 발명의 실시예에 따라서, 반도체 구조물을 다이(die) 내에 RC 스너버와 함께 모놀리식으로 집적된 전력 트랜지스터를 포함한다. 상기 전력 트랜지스터는, 실리콘 영역 내에 연장하는 바디 영역들, 게이트 유전체에 의해 상기 바디 영역들과 절연되는 게이트 전극들, 상기 바디 영역들 내에 연장하며 상기 바디 영역들과 반대의 도전형을 갖는 소스 영역들, 및 상기 소스 영역들과 콘택하는 소스 인터커넥트를 포함한다. 상기 RC 스너버는 스너버 유전체에 의해 상기 실리콘 영역과 절연되는 스너버 전극들을 포함하여, 상기 스너버 전극들과 상기 실리콘 영역이 소정의 값을 갖는 스너버 커패시터를 형성한다. 상기 스너버 전극들은 상기 스너버 커패시터와 상기 소스 인터커넥트 사이에서 소정의 값을 갖는 스너버 전극을 형성하기 위한 방식으로 상기 소스 인터커넥트에 연결된다. 상기 스너버 커패시터와 상기 스너버 저항은 상기 전력 트랜지스터가 상태를 스위칭할 때 출력 링잉(ringing)을 실질적으로 감쇠시키도록 구성된다.
일 실시예에서, 상기 반도체는 게이트 전극을 각각 포함하는 복수의 게이트 트렌치들, 및 스너버 전극을 각각 포함하는 복수의 스너버 트렌치들을 더 포함한 다.
다른 실시예에서, 상기 스너버 트렌치들 및 상기 게이트 트렌치들은 행들(rows)을 따라 서로 평행하게 연장하며, 상기 구조물은 상기 소스 인터커넥트와 상기 스너버 전극들을 서로 콘택시키는 콘택들의 열들을 적어도 2개 포함한다.
다른 실시예에서, 각각의 게이트 트렌치는 상기 게이트 전극 아래에 실드 전극(shield electrode)을 포함한다.
다른 실시예에서, 상기 스너버 트렌치들은 상기 게이트 트렌치들보다 깊이 연장한다.
다른 실시예에서, 상기 스너버 트렌치들과 상기 게이트 트렌치들은 동일한 깊이로 연장하며, 각각의 게이트 트렌치의 하부를 따라 연장하는 유전체층은 각각의 스너버 트렌치의 하부를 따라 연장하는 유전체층보다 두껍다.
다른 실시예에서, 상기 스너버 트렌치들과 상기 게이트 트렌치들은 평행한 행들(rows)을 따라 연장하며, 상기 스너버 트렌치들의 행들은 상기 게이트 트렌치들의 행들 사이에 분포(disperse)된다.
다른 실시예에서, 상기 전력 트랜지스터는 상기 다이의 상기 RC 스너버로부터 완전히 분리된 일부분에 형성된다.
다른 실시예에서, 상기 전력 트랜지스터는 상기 다이의 액티브 영역에 형성되며, 상기 RC 스너버는 상기 게이트 전극들에 전기적으로 연결된 게이트 패드 아래로 연장하는 영역에 형성된다.
다른 실시예에서, 상기 게이트 전극들과 상기 스너버 전극들은 상기 실리콘 영역의 상면 위에서 수평방향으로 연장하지만, 상기 실리콘 영역의 상면과는 절연된다.
다른 실시예에서, 상기 스너버 저항은 0.5 내지 2.0 Ω의 범위이다.
다른 실시예에서, 상기 스너버 저항은
Figure 112009040010053-PAT00001
에 비례하는 값을 가지며, 여기서 C는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시턴스를 나타내며, L은 상기 반도체 구조물이 하우징되는 패키지의 기생 인덕턴스를 포함한다.
다른 실시예에서, 상기 스너버 커패시터는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시턴스보다 큰 값을 갖는다.
본 발명의 다른 실시예에 따라서, 멀티-칩 모듈은 제 1 다이(die) 내에 모놀리식으로 집적된 하이-사이드 전력 트랜지스터와 하이-사이드 RC 스너버를 갖는 하이-사이드 스위치를 포함하며, 상기 하이-사이드 전력 트랜지스터는 하이-사이드 드레인 인터커넥트, 하이-사이드 소스 인터커넥트, 및 하이-사이드 게이트 인터커넥트를 포함하며, 상기 하이-사이드 RC 스너버는 상기 하이-사이드 스위치가 상태를 변경할 때 출력 링잉을 실질적으로 감쇠시키기 위해서 상기 하이-사이드 드레인 인터커넥트와 상기 하이-사이드 소스 인터커넥트 사이에서 직렬로 연결되는 하이-사이드 스너버 커패시터와 하이-사이드 스너버 저항을 포함한다. 상기 멀티-칩 모듈은 제 2 다이 내에 모놀리식으로 집적된 로우-사이드 전력 트랜지스터와 로우-사이드 RC 스너버를 가지며 상기 하이-사이드 스위치와 직렬로 연결되는 로우-사이드 스위치를 더 포함하며, 상기 로우-사이드 전력 트랜지스터는 로우-사이드 드레인 인터커넥트, 로우-사이드 소스 인터커넥트, 및 로우-사이드 게이트 인터커넥트를 포함하며, 상기 로우-사이드 RC 스너버는 상기 로우-사이드 전력 트랜지스터가 상태를 스위칭할 때 출력 링잉을 실질적으로 감쇠시키기 위해서 상기 로우-사이드 드레인 인터커넥트와 상기 로우-사이드 소스 인터커넥트 사이에서 직렬로 연결되는 로우-사이드 스너버 커패시터와 로우-사이드 스너버 저항을 포함한다.
일 실시예에서, 상기 하이-사이드 전력 트랜지스터는, 상기 하이-사이드 드레인 인터커넥트가 콘택하는 드레인 영역 내에 연장하는 바디 영역들; 게이트 유전체에 의해 상기 바디 영역들과 절연되며, 상기 하이-사이드 게이트 인터커넥트가 콘택하는 게이트 전극들; 및 상기 바디 영역들 내에 연장하며, 상기 바디 영역들과 반대의 도전형을 가지며, 상기 하이-사이드 소스 인터커넥트가 콘택하는 소스 영역들을 더 포함한다. 상기 하이-사이드 RC 스너버는 스너버 유전체에 의해 상기 드레인 영역과 절연되는 스너버 전극들을 더 포함하여, 상기 스너버 전극들과 상기 드레인 영역은 상기 하이-사이드 스너버 커패시터를 형성하며, 상기 스너버 전극들은 상기 하이-사이드 스너버 저항을 형성하기 위한 방식으로 상기 하이-사이드 소스 인터커넥트에 연결된다.
다른 실시예에서, 상기 로우-사이드 전력 트랜지스터는, 상기 로우-사이드 인터커넥트가 콘택하는 드레인 영역 내에 연장하는 바디 영역들; 게이트 유전체에 의해 상기 바디 영역들과 절연되며, 상기 로우-사이드 게이트 인터커넥트가 콘택하는 게이트 전극들; 및 상기 바디 영역들 내에 연장하며, 상기 바디 영역들과 반대의 도전형을 가지며, 상기 로우-사이드 소스 인터커넥트가 콘택하는 소스 영역들을 더 포함한다. 상기 로우-사이드 RC 스너버는 스너버 유전체에 의해 상기 드레인 영역과 절연되는 스너버 전극들을 더 포함하여, 상기 스너버 전극들과 상기 드레인 영역은 상기 로우-사이드 커패시터를 형성하며, 상기 스너버 전극들은 상기 로우-사이드 스너버 저항을 형성하기 위한 방식으로 상기 로우-사이드 소스 인터커넥트에 연결된다.
다음의 상세한 설명 및 첨부한 도면은 본 발명의 특징과 장점에 대한 더 나은 이해를 제공한다.
RC 스너버와 전력 트랜지스터를 함께 모놀리식으로 단일 다이에 집적함으로써, 전력 트랜지스터가 상태를 스위칭할 때 발생하는 출력 링잉을 개선시킬 수 있으며, 외부에 연결되는 커패시터들 및 저항들에 대한 필요를 제거하여 비용을 감소시킬 수 있다.
본 발명의 실시예들에 따라서, RC 스너버는 하나의 다이에 전력 트랜지스터와 함께 모놀리식으로 집적된다. 일 실시예에서, 전력 트랜지스터는 드레인 인터커넥트(interconnect), 소스 인터커넥트, 및 게이트 인터커넥트를 포함한다. RC 스너버는 드레인 인터커넥트와 소스 인터커넥트 사이에 직렬로 연결된 스너버 저항과 스너버 커패시터를 포함한다. 스너버 커패시터 및 스너버 저항은, 전력 트랜지스터가 상태를 스위칭할 때 발생하는 출력 링잉을 감쇠시키기 위해, 미리 선택된 값들을 갖도록 설계된다.
도 2는 본 발명의 실시예에 따라서, RC 스너버가 LS_FET 내에 모놀리식으로 집적된 DrMOS의 회로도를 도시한다. 도시되지는 않았지만, RC 스너버는 유사한 방식으로 HS_FET 내에도 집적될 수 있다. 블록(202)은 다수-다이(multi-die) DrMOS를 하우징하는 패키지를 나타낸다. 로우-사이드 FET(LS_FET)(208)는 이의 RC 스너버와 함께 하나의 다이에 모놀리식으로 형성되며, 하이-사이드 FET(HS_FET)(210) 및 이의 RC 스너버는 다른 다이에 모놀리식으로 형성된다. 출력 커패시턴스(C_DS_LS), 게이트-소스 커패시턴스(C_GS_LS) 및 게이트-드레인 커패시턴스(C_GD_LS)를 포함하는 LS_FET(208)의 기생 요소들이 도시된다. LS_FET(208)에 연결되는 인덕터들은 게이트, 소스 및 드레인 본딩 와이어들과 관련되는 인덕턴스를 나타낸다. LS_FET(208)의 RC 스너버는 LS_FET의 드레인과 소스 사이에서 직렬로 연결되는 R_스너버(218) 및 C_스너버(220)를 포함한다. 알 수 있다시피, RC 스너버의 모놀리식 집적은 LS_FET(208)의 출력 커패시턴스(C_DS_LS)의 양단에 직접 RC 스너버를 연결시키는 것을 가능하게 한다. 따라서, 모놀리식 RC 스너버는 모든 상당한 기생 패키지 인덕턴스를 유리하게 바이패스(bypass)시키며, 또한 외부 스너버를 구성할 수 있는 별도의 R 및 C 컴포넌트들에 대한 필요를 제거한다. 이것은 MCM(multi-chip module)들과 같이 알려진 LC가 존재하는 어플리케이션 및 환경에서 특히 유용한데, 알려진 LC는 RC 스너버가 출력 링잉을 더욱 효과적으로 제거하도록 미세 튜닝을 할 수 있기 때문이다. 다른 실시예에서, 로우-사이드 FET(LS_FET)(208)와 이의 RC 스너버, 및 하이-사이드 FET(HS_FET)(210)와 이의 RC 스너버 모두 하나의 다이 내에 모놀리식으로 형성된다.
도 3a는 본 발명의 실시예에 따라서, 모놀리식으로 집적된 RC 스너버를 구비 한 동기 FET(Sync FET)의 단면도를 도시한다. 도 3b는 도 3a의 Sync FET의 회로도를 도시하는데, 여기에 입력 기생 요소들(CGD, CGS, RG) 및 출력 기생 요소(CDS)가 함께 도시된다. 도 3a의 Sync FET는 도 2의 로우-사이드 FET 및/또는 하이-사이드 FET로 사용될 수 있다. 도 3a에서, 가장 좌측의 트렌치(305)는 FET 트렌치를 나타내며, 우측의 2개의 트렌치들(307)은 쇼트키(Schottky) 트렌치들을 나타낸다. 일반적으로 훨씬 더 많은 수의 이러한 트렌치들이 Sync FET가 형성되는 다이 내에 존재한다. FET 트렌치들(305) 및 쇼트키 트렌치들(307)은 유전체층(320)으로 라이닝(line)되고, 그 후, 폴리실리콘과 같은 도전성 전극으로 매립된다. 도전성 전극은 FET 트렌치들(305) 내에 게이트 전극(306)을 형성하고, 쇼트키 트렌치들(307) 내에 스너버 전극(304)을 형성한다.
트렌치들(305 및 307)은 기판(300) 위로 연장하는 n형 실리콘 영역(302) 안으로 연장한다. 실리콘 영역(302)은 기판(300) 상에 형성된 에피택셜 층일 수 있다. p형 바디 영역들(308)은 인접 FET 트렌치들(305) 사이에서 실리콘 영역(302) 안으로 연장한다. 알 수 있다시피, 바디 영역들이 인접한 쇼트키 트렌치들(307) 사이의 메사(mesa) 영역들로부터 생략되어, 소스 인터커넥트(312)와 실리콘 영역(302) 사이에 쇼트키 콘택들(316)의 형성을 가능하게 할 수 있다. 소스 인터커넥트(312)는 실리콘 영역(312)과의 쇼트키 콘택들을 형성하기에 적합한 공지된 물질을 포함한다. 소스 영역들(318)은 바디 영역들(308) 안으로 연장하며, 각각의 FET 트렌치(305)의 측면에 위치한다. 헤비 바디 영역들(heavy body regions; 310)은 인접한 소스 영역들(318) 사이에서 바디 영역들(308) 안으로 연장한다. 전 면(topside) 소스 인터커넥트(312)는 소스 영역들(318) 및 헤비 바디 영역들(310)과 콘택하지만, 게이트 전극들(306)과 스너버 전극들(304)과는 유전체 캡(314)에 의해 절연된다. 도시되지 않은 후면(backside) 드레인 인터커넥트(예컨대 금속을 포함함)는 기판(300)의 후면과 콘택한다.
도 3a에서, 각각의 스너버 전극(304)과 n형 실리콘 영역(302)은 이들 사이를 연장하는 유전체 층(320)과 함께 분포 스너버 커패시터(distributed snubber capacitor; 309)의 일부를 형성한다. 소스 인터커넥트(312)에 직접 결합된 종래 Sync Fet에서와는 달리, 쇼트키 트렌치들(307) 내의 스너버 전극(304)은 목적하는 저항 값을 갖는 스너버 저항(311)을 형성하기 위한 방식으로 3차원으로 소스 인터커넥트(312)에 연결된다. 따라서, 쇼트키 트렌치들(307)뿐만 아니라 유전체 층(320) 및 스너버 전극(304)은, 생성된 RC 스너버가 스위칭 동안 출력 링잉을 적절하게 감쇠시키는 것을 보장하도록 (예컨대, 스너버 트렌치들의 적절한 개수, 스너버 트렌치 폭/깊이 및 폴리실리콘 스너버 전극의 도핑 농도, 및 폴리실리콘 스너버 전극들이 소스 인터커넥트(312)에 연결되는 위치와 방식을 선택함으로써) 설계된다.
RC 스너버는 쇼트키 트렌치들(307) 대신에 더미 트렌치들을 이용함으로써 종래 트렌치 게이트 FET들(즉, 쇼트키 영역을 갖지 못한)에서 구현될 수 있다. 더미 트렌치들은, 더미 트렌치들 사이의 메사(mesa) 표면들이 소스 인터커넥트(312)와 절연될 것이라는 점을 제외하고는, 쇼트키 트렌치들(307)과 유사한 구조를 가질 것이다.
도 4a는 도 3a의 Sync FET의 변형을 도시하는데, 여기서 쇼트키 트렌치들(407)은 FET 트렌치들(405)보다 실리콘 영역(402) 안으로 더 깊이 연장된다. 그밖에는, 도 4a의 Sync FET가 도 3a의 Sync FET와 유사하며, 따라서 도 4a의 Sync FET의 구조적인 특징은 설명되지 않을 것이다. 도 4b는 도 4a의 Sync FET의 회로도를 도시하며, 이의 입력 기생 요소들(CGD, CGS, RG) 및 출력 기생 요소(CDS)가 함께 도시된다. 쇼트키 트렌치들(407)의 깊이는 RC 스너버를 위한 목적하는 커패시턴스 및 저항 값들을 얻기 위해 필요에 따라 조절될 수 있다. 도 3a 실시예와 유사하게, 게이트 전극들(406) 및 스너버 전극들(404)은 각각의 트렌치들에서 리세스(recess)될 수 있다. 또한, Sync FET의 트렌치 게이트 FET 변형은, 쇼트크 트렌치들(407)과 유사한 구조를 갖는 더미 트렌치들을 이용하고 소스 인터커넥트(412)와 메사(mesa) 표면들 간의 콘택을 제거함으로써 달성될 수 있다.
도 5는 도 3a 실시예의 또 다른 변형을 도시하는데, 여기서 FET 트렌치들(505)과 쇼트키 트렌치들(507) 모두 실리콘 영역(502) 안으로 더 깊이 연장되지만, 쇼트키 트렌치들(507)을 라이닝하는 유전체(520)보다 더 두꺼운 유전체(522)가 FET 트렌치들(505)의 하부를 따라 형성된다. 그밖에는 도 4a의 Sync FET와 도 3a의 Sync FET와 유사하며, 따라서 도 4a의 Sync FET의 구조적인 특징은 설명되지 않을 것이다. 이 실시예는 상이한 깊이를 갖는 FET 트렌치들과 쇼트키 트렌치들을 형성할 필요 없이, FET 트렌치들과 쇼트키 트렌치들의 깊이를 조절함으로써, RC 스너버의 목적하는 RC 값들을 얻을 수 있게 한다는 점이 유리하다. 목적하는 트렌치 깊이에 따라, 더 두껍거나 더 얇은 유전체 물질이 FET 트렌치들(505)의 하부를 따 라 형성된다. 또한, FET 트렌치들(505)의 하부를 따라 위치하는 두꺼운 하부 유전체(522)는 게이트-드레인 커패시턴스를 최소화시키는 것을 돕는다. 다시, 도전성 전극들(504, 506)은 트렌치들 안으로 리세스될 수 있으며, 더미 트렌치들이 쇼트키 트렌치들을 대신하여 사용될 수 있다.
도 6은 본 발명의 다른 실시예에 따라서 집적된 RC 스너버를 구비한 실드 게이트 FET(shielded gate FET)를 도시한다. 종래 실드 게이트 FET 구조(도 6의 좌측)는 쇼트키 구조 및 RC 스너버(도 6의 우측)와 결합된다. 도 6의 Sync FET의 FET 부분은, 모든 트렌치들이 실리콘 영역(502)으로 더 깊이 연장하고 실드 전극(621)이 각각의 FET 트렌치(605) 내의 게이트 전극(606) 아래에 위치된다는 점을 제외하고는, 도 3a의 Sync FET의 FET 부분과 유사하다. 실드 전극(621)은 FET 트렌치들(605)의 상부 측벽들을 라이닝하는 게이트 유전체(620)보다 더 두꺼운 실드 유전체(622)에 의해 실리콘 영역(602)과 절연된다. 쇼트키 트렌치들(607)은 스너버 유전체 층(622)에 의해 인접한 실리콘 영역들(602)과 절연되는 스너버 전극(604)을 포함한다. 스너버 유전체 층(622)은 FET 트렌치들(605) 내의 실드 유전체 층(622)과 동시에 형성될 수 있으며, 따라서 실드 유전체 층과 동일한 물리적 특성을 가질 수 있다. 스너버 유전체 층(622)은, 목적하는 스너버 커패시턴스 값을 제공하는 스너버 유전체 두께를 얻기 위해서, 실드 유전체가 형성되는 공정 단계와 다른 공정 단계에서 형성될 수 있다(예컨대, 스너버 유전체는 게이트 유전체 층(620)과 동시에 형성될 수 있다). 또한, 스너버 전극(604)은 실드 전극(621)과 동시에 형성될 수 있으며, 또는 게이트 전극(606)과 동시에 형성될 수 있다. 다 시, 쇼트키 트렌치들(607)(또는 더미 트렌치들) 및 스너버 전극 및 이 내부의 유전체는 목적하는 스너버 RC 값들을 얻도록 설계될 수 있다.
본원에 설명된 다양한 실시예들에서, RC 스너버가 액티브 영역(즉, 액티브 셀들이 형성되는) 전체에 걸쳐 분포되지만, 도 7에 도시된 바와 같이, 다이의 독립된 일부(704)를 RC 스너버에 단독으로 할당할 수 있다. 이것은, FET와 RC 스너버가 서로 독립적으로 설계될 수 있으며 그에 의해 FET와 RC 스너버를 설계할 때 상반되는 요소들의 잠재적인 악 영향을 최소화할 수 있다는 점에서 유리할 수 있다. 대안적으로, RC 스너버가 게이트 패드 영역 아래에, 또는 액티브 셀들이 내부로 연장하지 않는 다른 유사한 영역들 아래에 형성되는 것이 유리할 수 있으며, 그에 의해 실리콘 소비를 최소화할 수 있다.
도 8은 전하 균형 구조물들(charge balancing structures)로 기능하는 트렌치들이 RC 스너버를 구현하는 데에도 유리하게 사용되는 실시예를 도시한다. 도시된 바와 같이, 중앙 FET 트렌치(809)는 2개의 더 깊은 전하 균형 트렌치들(807)에 의해 둘러싸인다. 외부 전하 균형 트렌치들 내의 스너버 전극(804)(예컨대 폴리실리콘을 포함함)은 목적하는 스너버 저항을 얻기 위한 방식으로 3차원으로 소스 인터커넥트에 연결될 수 있다. 이전 실시예들에서와 같이, 스너버 유전체(822)는, 목적하는 스너버 커패시턴스 값과 목적하는 전하 균형 특성에 따라서, 게이트 유전체(820)와 동시에 형성되거나 다른 공정 단계에서 형성될 수 있다. 소스 영역들(818), 바디 영역들(808), 헤비 바디 영역들(810), 및 소스 인터커넥트(812)는 이전 실시예들에서와 유사한 방식으로 FET 트렌치(805)와 관련하여 구성될 수 있 다.
도 9는 RC 스너버와 함께 모놀리식으로 집적된 수평형 MOSFET(lateral MOSFET)을 도시한다. 알 수 있다시피, 수평으로 연장하는 스너버 전극(904)(예컨대, 도핑된 또는 도핑되지 않은 폴리실리콘을 포함함)은 2개의 인접한 수평으로 연장하는 게이트 전극들(906)(예컨대, 도핑된 또는 도핑되지 않은 폴리실리콘을 포함함) 사이에 포함된다. 하부 유전체 층(920)과 스너버 전극(904)은 LDD 영역(924) 및 드레인 싱커 영역(drain sinker region; 926)과 함께 스너버 커패시터(909)를 형성한다. 또한, 스너버 전극(904)은 목적하는 스너버 저항을 얻기 위한 방식으로 3차원으로 소스 인터커넥트(912)에 연결된다. 소스 인터커넥트(912)는 드레인으로부터 게이트 전극들(906)을 보호(shield)하기 위해서 인접하는 전극들(904, 906) 사이에서 아래로 연장하는 것으로 도시된다. 다른 실시예에서, 소스 인터커넥트(912)는 인접하는 전극들(904, 906) 사이에서 아래로 연장하지 않는다. 바디 영역들(908)은 실리콘 영역(902) 내에서 연장하며, 소스 영역들(918)은 바디 영역들(908) 내에서 연장하며 게이트 전극들(906)과 겹친다. 헤비 바디 영역들(910)은 소스 영역들(918)에 인접하며 바디 영역들(908) 내에서 연장한다. n형 LDD 영역(924)은 바디 영역(908) 내에서 연장하며 게이트 전극들(906)과 겹친다. 고도핑된 드레인 싱커(926)는 LDD 영역으로부터 기판(900) 안으로 수직으로 연장한다. 게이트 및 스너버 전극들(906, 904)은 게이트 유전체 층(920)에 의해 하부 영역들과 절연되며, 유전체 층(922)에 의해 소스 인터커넥트(912)와 절연된다.
도 10은 RC 스너버와 함께 모놀리식으로 집적된 다른 수평형 MOSFET을 도시 한다. 본 실시예에서, 드리프트 영역(drift region) 내의 전기장에 작용하는 기능을 하는 2개의 중앙 전극들(1004)(예컨대 도핑되거나 도핑되지 않은 폴리실리콘을 포함함)이 RC 스너버를 구현하는 데에도 사용된다. 이러한 2개의 스너버 전극들(1004)은 목적하는 스너버 저항(1011)을 얻기 위한 방식으로 소스 인터커넥트(1012)에 연결되며, 또한 유전체 층(1020)의 건너에 위치하는 LDD 영역들(1024) 및 싱커 영역(1026)과 함께 목적하는 스너버 커패시턴스를 형성한다. 도 10이 게이트 전극들(1006) 사이에 위치하는 2개의 스너버 전극들을 도시하였지만, 목적하는 스너버 RC 값들에 따라서 더 많은 스너버 전극들이 포함될 수 있다. 도 9의 수평형 MOSFET과는 달리, 도 10의 바디 영역들(1008)은 LDD 영역들(1024)과 닿지 않는다.
도 11은 모놀리식으로 집적된 RC 스너버를 구비하는 트렌치 MOS 배리어 쇼트키(TMBS; Trench MOS Barrier Schottky)를 도시한다. 트렌치들(1107)은 실리콘 영역(1102) 안으로 연장하며, 트렌치들(1107) 내에 위치하는 리세스된 스너버 전극 및 트렌치 측벽들을 라이닝하는 유전체 층(1120)을 포함한다. 상면 인터커넥트(1112)는 인접하는 트렌치들 사이의 메사(mesa) 표면들을 따라서 실로콘 영역들(1102)과 쇼트키 콘택을 형성한다. 상면 인터커넥트(1112)는 실리콘 영역(1102)과 쇼트키 배리어(barrier)를 형성하기에 적합한 공지된 물질을 포함한다. 목적하는 스너버 RC 값들을 얻기 위해 스너버 트렌치들(1107)과 이 내부의 물질을 설계하는데 고려해야할 사항은 이전 실시예들에서와 유사하며, 따라서 여기서 반복하지 않을 것이다.
모놀리식으로 집적된 RC 스너버의 저항 및 커패시턴스 값들을 선택하기 위한 설계 인자들
본원에 설명된 모든 실시예들 및 이들의 등가물에서, 다음의 기준은 스너버 커패시터 및 스너버 저항의 적절한 값들을 결정하는데 사용될 수 있다.
저항: 통상적인 독립 스너브 네트워크(즉, 모놀리식으로 집적되지 않은)의 경우에, 스너브 회로는 상대적으로 복잡하다(적어도 4차). 그러나 모놀리식으로 집적된 스너브 RC의 경우, 회로는 이상적인 직렬 RLC 2차 네트워크로 감소된다. 그러므로 전형적인 2차 네트워크 설계 기준이 참고로 사용될 수 있다. 2차 네트워크의 효과적인 감쇠(damping)의 경우, 스너브 R의 감쇠 저항 값은
Figure 112009040010053-PAT00002
에 비례하여야 한다. 이 식에서, C는 턴 오프된 경우의 FET의 출력 커패시턴스(예컨대, MOSFET에서 Coss, 또는 IGBT에서 Coes)를 나타내며, L은 PCB 기생성분과 소자 패키지 기생성분의 합이다. 결합된 총 인덕턴스는 주어진 패키지 타입에 대한 파워 서플라이(power supply) 설계들에 걸쳐 상당히 일관될 것이다. 이것은 다양한 설계들에 걸쳐 유효한 성능을 나타내는 R에 대해 고정된 값을 선택할 수 있게 한다. 일부 실시예들에 따른 시뮬레이션들은, 통상적인 동기 벅 파워 트레인(buck power train)의 경우에, 0.5 내지 2.0Ω의 R 값은 더 낮은 전압의 어플리케이션들(예컨대 50V 미만)에 대해 실질적으로 개선된 스너빙(snubbing)을 생성할 것이라는 것을 상세히 나타내었다. 더 높은 전압의 어플리케이션들의 경우, 더 높은 R 값들이 더 좋은 스너빙 효과를 제공한다. 따라서, 스너버 전극이 소스(또는 이미터) 인터커 넥트에 연결되는 방식은 목적하는 저항 값을 얻기 위해서 주의깊게 고려되고 설계되어야 한다는 것을 알 수 있다.
커패시턴스: 효과적인 스너빙을 얻기 위해서, 스너버 레그(leg)는 FET보다 낮은 임피던스를 가져야 한다. 따라서 스너버 커패시턴스 값은 턴 오프된 경우의 FET(예컨대, MOSFET에서 Coss, 또는 IGBT에서 Coes)의 출력 커패시턴스보다 커야 한다. 일부 실시예들에서, 효과적인 스너빙은 턴 오프된 경우의 FET의 출력 커패시턴스보다 2 내지 5 배 큰 스너버 커패시턴스 값으로 달성된다.
도 12는 전력 소자가 RC 스너버와 함께 모놀리식으로 집적되는 다이의 간략화한 상부 레이아웃 도를 도시한다. 다이의 액티브 영역을 통해 수평방향으로 연장하는 행들(rows; 1204)은 (예컨대 FET 트렌치들을 포함하는) 셀들의 행들, 및 상기 셀들의 행들 사이에 분포된 (예컨대, 스너버 트렝치들 내에 또는 메사 영역들 위에 위치되는) 스너버 전극들의 행들을 포함한다. 셀들의 행들의 개수에 대한 스너버 전극들의 행들의 개수는 목표 스너버 커패시턴스 값에 의해 부분적으로 결정된다. 다시 말하면, 만약 더 큰 스너버 커패시턴스 값이 요구된다면, 더 많은 수의, 스너버 전극들의 행들이 사용된다(역 또한 같음).
도 12에서, 콘택 영역들(1206)은 액티브 영역들을 통해 수직으로 연장한다. 콘택 영역들(1206)이 수평방향으로 연장하는 스너버 전극들의 행들과 교차하는 지점에서, 콘택들이 상면 인터커넥트(예컨대 MOSFET의 경우, 소스 인터커넥트)(미 도시)와 스너버 전그글 사이에서 형성된다. 적어도 2개의, 콘택 영역들(1206)의 열들은 출력 링잉을 감쇠시킬 값으로 스너버 저항을 감소시키는 것이 필요할 수 있 다. 물론, 셋 이상의, 콘택 영역들의 열들도 목적하는 스너버 저항에 따라서 사용될 수 있다. 일반적으로 더 낮은 스너버 저항을 얻기 위해서, 더 많은 개수의, 콘택 영역들(1206)의 열들이 사용될 수 있다. 도 12는 목적하는 스너버 RC 값들을 얻기 위해서 다양한 구조적 특징들이 조절될 수 있는, 수많은 가능한 레이아웃 구성들 중 오직 하나일 뿐이다.
모놀리식으로 집적된 RC 스너버와 FET는 종래 독립형 해결 방법들과 비교할 때 링잉이 현저하게 감소하였음을 나타낸다. 도 13a 및 13b는 모놀리식으로 집적된 RC 스너버를 구비한 FET(좌측 도면)와 RC 스너버를 구비하지 않은 FET(우측 도면)에 대한 측정 결과를 도시한다. RC 스너버가 출력 링잉에 끼치는 영향은 HS_FET와 LS_FET 모두에서 명확하게 관찰될 수 있다(종래 독립 스너버 기술들은 로우 사이드 링잉만을 감소시킨다). 따라서 RC 스너버의 모놀리식 구현은 종래 독립형 해결 방법과 비교할 때 더욱 개선된 링잉 특성을 제공할 뿐만 아니라, 외부의 독립 커패시터들 및 저항들에 대한 필요를 제거하여 비용을 감소시킨다.
본 발명은 본원에 설명된 특정 구조들로 한정되지 않으며, 많은 다른 FET 및 IGBT 구조들에서 실시될 수 있다. 구체적으로, RC 스너버는, (게이트 전극들 외의) 전극들이 드리프트 영역의 전기적 특성에 영향을 주기 위해, 예컨대 전하 균형 및/또는 트랜지스터 온-저항(Rdson)을 개선하기 위해서 사용되는 임의의 전력 트랜지스터 구조에서 실시될 수 있다. 이러한 전극들은 목적하는 스너버 저항 및 커패시터 값들을 얻기 위해서 상술한 바와 같이 변경 또는 구성될 수 있다. 따라서, 본 발명의 범위는 상기 설명을 참조로 결정되어야 하는 것이 아니라, 전체 등가 범 위와 함께, 첨부된 청구범위를 참조로 결정되어야 한다.
도 1은 외부에 제공된 RC 스너버를 갖는 DrMOS의 회로도를 도시한다.
도 2는 본 발명의 실시예에 따라서, RC 스너버가 LS_FET 내에 모놀리식으로 집적된 DrMOS의 회로도를 도시한다.
도 3a는 본 발명의 실시예에 따라서, 모놀리식으로 집적된 RC 스너버를 갖는 동기 FET(Sync FET)의 단면도를 도시한다.
도 3b는 도 3a의 Sync FET의 회로도를 도시한다.
도 4a는 도 3a의 Sync FET의 변형을 도시하는데, 여기서 쇼트키 트렌치들이 실리콘 영역 안으로 더 깊이 연장된다.
도 4b는 도 4a의 Sync FET의 회로도를 도시한다.
도 5는 도 3a 실시예의 또 다른 변형을 도시한다.
도 6은 본 발명의 다른 실시예에 따라서 집적 RC 스너버를 구비하는 실드 게이트 FET(shielded gate FET)를 도시한다.
도 7은 FET 영역과 RC 스너버가 다이(die)의 각각의 영역들에 형성된 변형을 도시하는 단면도이다.
도 8은 전하 균형 구조물들(charge balancing structures)로 기능하는 트렌치들이 RC 스너버를 구현하는 데에도 유리하게 사용되는 실시예를 도시한다.
도 9는 RC 스너버가 모놀리식으로 집적된 수평형 MOSFET(lateral MOSFET)을 도시한다.
도 10은 RC 스너버가 모놀리식으로 집적된 다른 수평형 MOSFET을 도시한다.
도 11은 모놀리식으로 집적된 RC 스너버를 구비하는 트렌치 MOS 배리어 쇼트키(TMBS; Trench MOS Barrier Schottky)를 도시한다.
도 12는 전력 소자가 RC 스너버와 함께 모놀리식으로 집적된 다이의 간략화한 상부 레이아웃 도를 도시한다.
도 13a 및 13b는 모놀리식으로 집적된 RC 스너버를 구비한 FET(좌측 도면)와 RC 스너버를 구비하지 않은 FET(우측 도면)에 대한 측정 결과를 도시한다.

Claims (21)

  1. 다이 내에 RC 스너버와 함께 모놀리식으로 집적된 전력 트랜지스터를 포함하며,
    (a) 상기 전력 트랜지스터는,
    실리콘 영역 내에 연장된 바디 영역들;
    게이트 유전체에 의해 상기 바디 영역들과 절연되는 게이트 전극들;
    상기 바디 영역들 내에 연장되며, 상기 바디 영역들과 반대의 도전형을 갖는 소스 영역들; 및
    상기 소스 영역들과 콘택하는 소스 인터커넥트를 포함하며,
    (b) 상기 RC 스너버는,
    스너버 유전체에 의해 상기 실리콘 영역들과 절연되는 스너버 전극들을 포함하여, 상기 스너버 전극들 및 상기 실리콘 영역은 소정의 값을 갖는 스너버 커패시터를 형성하고, 상기 스너버 전극들은 상기 스너버 커패시터와 상기 소스 인터커넥트 사이에 소정의 값을 갖는 스너버 저항을 형성하기 위한 방식으로 상기 소스 인터커넥트에 연결되며,
    상기 스너버 커패시터와 상기 스너버 저항은 상기 전력 트랜지스터가 상태를 스위칭할 때 출력 링잉(ringing)을 실질적으로 감쇠시키도록 구성되는 반도체 구조물.
  2. 제 1 항에 있어서,
    게이트 전극을 각각 포함하는 복수의 게이트 트렌치들, 및 스너버 전극을 각각 포함하는 복수의 스너버 트렌치들을 더 포함하는 것을 특징으로 하는 반도체 구조물.
  3. 제 2 항에 있어서,
    상기 스너버 트렌치들 및 상기 게이트 트렌치들은 행들(rows)을 따라 서로 평행하게 연장되며, 상기 구조물은 상기 소스 인터커넥트와 상기 스너버 전극들을 서로 콘택시키기 위한 콘택들의 열들을 적어도 2개 포함하는 것을 특징으로 하는 반도체 구조물.
  4. 제 2 항에 있어서,
    상기 게이트 트렌치들은 각각 상기 게이트 전극 아래에 실드(shield) 전극을 포함하는 것을 특징으로 하는 반도체 구조물.
  5. 제 2 항에 있어서,
    상기 스너버 트렌치들은 상기 게이트 트렌치들보다 깊이 연장된 것을 특징으로 하는 반도체 구조물.
  6. 제 2 항에 있어서,
    상기 스너버 전극은 각각 대응하는 상기 스너버 트렌치 내에 리세스되고, 유전체 층은 상기 소스 인터커넥트 층으로부터 각각의 상기 스너버 전극의 일부들을 절연시키는 것을 특징으로 하는 반도체 구조물.
  7. 제 2 항에 있어서,
    상기 스너버 트렌치들 및 상기 게이트 트렌치들은 동일한 깊이로 연장되며, 각각의 상기 게이트 트렌치의 하부를 따라 연장된 유전체 층은 각각의 상기 스너버 트렌치의 하부를 따라 연장된 유전체 층보다 더 두꺼운 것을 특징으로 하는 반도체 구조물.
  8. 제 2 항에 있어서,
    상기 스너버 트렌치들 및 상기 게이트 트렌치들은 평행한 행들을 따라 연장되며, 상기 스너버 트렌치들의 행들은 상기 게이트 트렌치들의 행들 사이에 분포(disperse)되는 것을 특징으로 하는 반도체 구조물.
  9. 제 1 항에 있어서,
    상기 전력 트랜지스터는 상기 다이의 상기 RC 스너버로부터 완전히 분리된 일부분에 형성되는 것을 특징으로 하는 반도체 구조물.
  10. 제 1 항에 있어서,
    상기 전력 트랜지스터는 상기 다이의 액티브 영역에 형성되며, 상기 RC 스너버는 상기 게이트 전극들에 전기적으로 연결된 게이트 패드 아래로 연장된 영역에 형성되는 것을 특징으로 하는 반도체 구조물.
  11. 제 1 항에 있어서,
    상기 게이트 전극들 및 상기 스너버 전극들은 상기 실리콘 영역의 상면 위에서 수평방향으로 연장되지만 상기 실리콘 영역의 상면과는 절연되는 것을 특징으로 하는 반도체 구조물.
  12. 제 1 항에 있어서,
    상기 스너버 저항은 0.5 내지 2.0 Ω의 범위 내인 것을 특징으로 하는 반도체 구조물.
  13. 제 1 항에 있어서,
    상기 스너버 저항은
    Figure 112009040010053-PAT00003
    에 비례하는 값을 가지며, C는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시턴스를 나타내며, L은 상기 반도체 구조물이 하우징되는 패키지의 기생 인덕턴스를 포함하는 것을 특징으로 하는 반도체 구조물.
  14. 제 1 항에 있어서,
    상기 스너버 커패시터는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시 턴스보다 큰 값을 갖는 것을 특징으로 하는 반도체 구조물.
  15. 반도체 다이(die)로서,
    상기 다이 내에 모놀리식으로 집적된 전력 트랜지스터 및 RC 스너버를 포함하며,
    상기 전력 트랜지스터는, 행들(rows)을 따라 배열된 게이터 전극들, 드레인 영역과 콘택하는 드레인 인터커넥트, 및 소스 영역들과 콘택하는 소스 인터커넥트를 포함하며,
    상기 RC 스너버는, 상기 게이트 전극들의 행들(rows)에 평행한 행들을 따라 배열되는 스너버 전극들을 포함하며, 상기 스너버 전극들은 스너버 유전체에 의해 상기 드레인 영역과 절연되어, 상기 스너버 전극들과 상기 드레인 영역은 소정의 커패시턴스 값을 갖는 스너버 커패시터를 형성하며,
    상기 구조물은 소정의 저항 값을 갖는 스너버 전극을 형성하기 위해서 상기 소스 인터커넥트와 상기 스너버 전극들을 서로 콘택시키는 콘택들의 열들을 적어도 2개 포함하며, 상기 서너버 커패시터와 상기 스너버 저항은 상기 전력 트랜지스터가 상태를 스위칭 할 때 출력 링잉(ringing)을 실질적으로 감쇠시키는 기능을 하는 반도체 다이.
  16. 제 15 항에 있어서,
    상기 스너버 저항은 0.5 내지 2.0 Ω의 범위 내인 것을 특징으로 하는 반도 체 다이.
  17. 제 15 항에 있어서,
    상기 스너버 저항은
    Figure 112009040010053-PAT00004
    에 비례하는 값을 가지며, C는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시턴스를 나타내며, L은 상기 반도체 구조물이 하우징되는 패키지의 기생 인덕턴스를 포함하는 것을 특징으로 하는 반도체 다이.
  18. 제 15 항에 있어서,
    상기 스너버 커패시터는 턴 오프 시의 상기 전력 트랜지스터의 출력 커패시턴스보다 큰 값을 갖는 것을 특징으로 하는 반도체 다이.
  19. 제 1 다이(die) 내에 모놀리식으로 집적된 하이-사이드(high-side) 전력 트랜지스터 및 하이-사이드 RC 스너버를 포함하는 하이-사이드 스위치로서, 상기 하이-사이드 전력 트랜지스터는 하이-사이드 드레인 인터커넥트, 하이-사이드 소스 인터커넥트, 및 하이-사이드 게이트 인터커넥트를 포함하며, 상기 하이-사이드 RC 스너버는 상기 하이-사이드 스위치가 상태를 변경할 때 출력 링잉을 실질적으로 감쇠시키도록 상기 하이-사이드 드레인 인터커넥트와 상기 하이-사이드 소스 인터커넥트 사이에서 직렬로 결합되는 하이-사이드 스너버 커패시터 및 하이-사이드 스너버 저항을 포함하는, 하이-사이드 스위치; 및
    제 2 다이 내에 모놀리식으로 집적된 로우-사이드(low-side) 전력 트랜지스 터 및 로우-사이드 RC 스너버를 포함하며, 상기 하이-사이드 스위치와 직렬로 연결되는 로우-사이드 스위치로서, 상기 로우-사이드 전력 트랜지스터는 로우-사이드 드레인 인터커넥트, 로우-사이드 소스 인터커넥트, 및 로우-사이드 게이트 인터커넥트를 포함하며, 상기 로우-사이드 RC 스너버는 상기 로우-사이드 전력 트랜지스터가 상태를 스위칭할 때 출력 링잉을 실질적으로 감쇠시키도록 상기 로우-사이드 드레인 인터커넥트와 상기 로우-사이드 소스 인터커넥트 사이에서 직렬로 연결되는 로우-사이드 스너버 커패시터 및 로우-사이드 스너버 저항을 포함하는, 로우-사이드 스위치
    를 포함하는 멀티-칩 모듈(multi-chip module).
  20. 제 19 항에 있어서,
    (a) 상기 하이-사이드 전력 트랜지스터는,
    상기 하이-사이드 드레인 인터커넥트가 콘택하는 드레인 영역 내에 연장된 바디 영역들;
    게이트 유전체에 의해 상기 바디 영역들과 절연되며, 상기 하이-사이드 게이트 인터커넥트가 콘택하는 게이트 전극들; 및
    상기 바디 영역들 내에 연장되며, 상기 바디 영역들과 반대의 도전형을 가지며, 상기 하이-사이드 소스 인터커넥트가 콘택하는 소스 영역들을 더 포함하며,
    (b) 상기 하이-사이드 RC 스너버는,
    스너버 유전체에 의해 상기 드레인 영역과 절연되는 스너버 전극들을 더 포함하여, 상기 스너버 전극들과 상기 드레인 영역은 상기 하이-사이드 스너버 커패시터를 형성하며, 상기 스너버 전극들은 상기 하이-사이드 스너버 저항을 형성하기 위한 방식으로 상기 하이-사이드 소스 인터커넥트에 연결되는 것을 특징으로 하는 멀티-칩 모듈.
  21. 제 19 항에 있어서,
    (a) 상기 로우-사이드 전력 트랜지스터는,
    상기 로우-사이드 드레인 인터커넥트가 콘택하는 드레인 영역 내에 연장된 바디 영역들;
    게이트 유전체에 의해 상기 바디 영역들과 절연되며, 상기 로우-사이드 게이트 인터커넥트가 콘택하는 게이트 전극들; 및
    상기 바디 영역들 내에 연장되며, 상기 바디 영역들과 반대의 도전형을 가지며, 상기 로우-사이드 소스 인터커넥트가 콘택하는 소스 영역들을 더 포함하며,
    (b) 상기 로우-사이드 RC 스너버는,
    스너버 유전체에 의해 상기 드레인 영역과 절연되는 스너버 전극들을 더 포함하여, 상기 스너버 전극들과 상기 드레인 영역은 상기 로우-사이드 커패시터를 형성하며, 상기 스너버 전극들은 상기 로우-사이드 스너버 저항을 형성하기 위한 방식으로 상기 로우-사이드 소스 인터커넥트에 연결되는 것을 특징으로 하는 멀티-칩 모듈.
KR1020090059317A 2008-06-30 2009-06-30 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자 KR101619398B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US7707008P 2008-06-30 2008-06-30
US61/077,070 2008-06-30
US12/492,101 US8829624B2 (en) 2008-06-30 2009-06-25 Power device with monolithically integrated RC snubber
US12/492,101 2009-06-25

Publications (2)

Publication Number Publication Date
KR20100003253A true KR20100003253A (ko) 2010-01-07
KR101619398B1 KR101619398B1 (ko) 2016-05-10

Family

ID=41427473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059317A KR101619398B1 (ko) 2008-06-30 2009-06-30 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자

Country Status (5)

Country Link
US (1) US8829624B2 (ko)
KR (1) KR101619398B1 (ko)
CN (1) CN101630681B (ko)
DE (1) DE102009030965B4 (ko)
TW (1) TWI513186B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018973A1 (en) * 2011-08-01 2013-02-07 Samsung Electronics Co., Ltd. Switching amplifier and audio device
KR20180137998A (ko) * 2017-06-20 2018-12-28 주식회사 케이이씨 전력 반도체 디바이스

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
JP5422252B2 (ja) 2009-04-23 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
JP2012204615A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
US8796745B2 (en) * 2011-07-05 2014-08-05 Texas Instruments Incorporated Monolithically integrated active snubber
EP2555241A1 (en) * 2011-08-02 2013-02-06 Nxp B.V. IC die, semiconductor package, printed circuit board and IC die manufacturing method
US8981748B2 (en) 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
US8604542B2 (en) * 2011-08-23 2013-12-10 Nan Ya Technology Corporation Circuit structure with conductive and depletion regions to form tunable capacitors and resistors
CN103827766B (zh) * 2011-09-30 2017-03-22 英特尔公司 改进集成电压调节器的设备和方法
US8643071B2 (en) * 2012-06-14 2014-02-04 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
DE202014101188U1 (de) 2014-03-14 2015-06-17 Sma Solar Technology Ag Halbleitermodul und Wandler
US9413348B2 (en) 2014-07-29 2016-08-09 Semiconductor Components Industries, Llc Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
US9627328B2 (en) * 2014-10-09 2017-04-18 Infineon Technologies Americas Corp. Semiconductor structure having integrated snubber resistance
US9692304B1 (en) 2015-01-30 2017-06-27 Fairchild Semiconductor Corporation Integrated power stage device with offset monitor current for sensing a switch node output current
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN106100323B (zh) * 2016-06-15 2019-06-04 维沃移动通信有限公司 开关电源电路、对开关电源电路进行调试的方法及装置
CN105958812B (zh) * 2016-06-15 2018-05-11 维沃移动通信有限公司 开关电源电路及对开关电源电路进行调试的方法
JP6635900B2 (ja) * 2016-09-13 2020-01-29 株式会社東芝 半導体装置
DE102017211030B4 (de) 2017-06-29 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische Schaltungsanordnung mit einer aktiven Entladeschaltung
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
DE102018219994B4 (de) 2018-11-22 2020-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. RC-Snubberglied mit hoher Spannungsfestigkeit
KR20200099798A (ko) * 2019-02-15 2020-08-25 삼성전자주식회사 고조파들을 억압하는 전압 변환기
US20230290773A1 (en) * 2022-03-11 2023-09-14 Infineon Technologies Ag Rc snubber with poly silicon resistor and capacitor formed from junction termination edge

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
US5179032A (en) * 1990-02-01 1993-01-12 Quigg Fred L Mosfet structure having reduced capacitance and method of forming same
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US20020036326A1 (en) * 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US6150675A (en) * 1996-07-16 2000-11-21 Siemens Aktiengesellschaft Semiconductor component with a control electrode for modulating the conductivity of a channel area by means of a magnetoresistor structure
US5898198A (en) * 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
EP1170803A3 (en) 2000-06-08 2002-10-09 Siliconix Incorporated Trench gate MOSFET and method of making the same
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6525372B2 (en) * 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
US6600182B2 (en) * 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
DE10212144B4 (de) * 2002-03-19 2005-10-06 Infineon Technologies Ag Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US6970366B2 (en) * 2003-04-03 2005-11-29 Power-One As Phase-shifted resonant converter having reduced output ripple
DE10334780B3 (de) * 2003-07-30 2005-04-21 Infineon Technologies Ag Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
US7190564B2 (en) * 2004-09-30 2007-03-13 The Bergquist Torrington Company Snubber circuit
US7112855B2 (en) * 2004-05-07 2006-09-26 Broadcom Corporation Low ohmic layout technique for MOS transistors
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
US20060273379A1 (en) * 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
DE102007063687B4 (de) * 2006-03-22 2013-03-14 Denso Corporation Schaltkreis mit einem Transistor
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018973A1 (en) * 2011-08-01 2013-02-07 Samsung Electronics Co., Ltd. Switching amplifier and audio device
US8760229B2 (en) 2011-08-01 2014-06-24 Samsung Electronics Co., Ltd. Switching amplifier and audio device
KR20180137998A (ko) * 2017-06-20 2018-12-28 주식회사 케이이씨 전력 반도체 디바이스

Also Published As

Publication number Publication date
US8829624B2 (en) 2014-09-09
US20100163950A1 (en) 2010-07-01
DE102009030965A1 (de) 2010-01-21
DE102009030965B4 (de) 2020-03-19
CN101630681B (zh) 2013-10-23
TW201010283A (en) 2010-03-01
KR101619398B1 (ko) 2016-05-10
TWI513186B (zh) 2015-12-11
CN101630681A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
KR101619398B1 (ko) 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자
JP5612268B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
CN106024854B (zh) 半导体装置及其制造方法
JP6425380B2 (ja) パワー回路およびパワーモジュール
JP4124981B2 (ja) 電力用半導体装置および電源回路
JP4602465B2 (ja) 半導体装置
KR101193904B1 (ko) 양방향 레벨 시프트 회로를 구비한 파워 소자
TWI493689B (zh) 半導體場效電晶體元件及用於製備含有主動半導體場效電晶體元件結構與減震器電路的半導體場效電晶體元件之方法
US20140220749A1 (en) A vertical mosfet transistor with a vertical capacitor region
JP6925250B2 (ja) 半導体装置およびその製造方法
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
JP2023036996A (ja) 半導体装置、半導体モジュールおよび半導体装置のターンオン方法
CN104362174A (zh) Soi动态阈值晶体管
KR20230170590A (ko) 집적 저항기-트랜지스터-커패시터 스너버
JP2012164851A (ja) 半導体装置
US8436428B2 (en) Integrated common source power MOSFET device, and manufacturing process thereof
CN104409503A (zh) 多叉指栅极结构mosfet的版图设计
JP2019071384A (ja) 半導体装置
CN104916691A (zh) 半导体装置
CN114188417A (zh) 用于抑制振荡的设备
CN103178113B (zh) 半导体器件及其制造方法
JP7366869B2 (ja) 半導体装置
CN106158738A (zh) 用于增强沟槽隔离集成电路中的带宽的装置和方法
CN115498864A (zh) 包括晶体管和缓冲器的电路、以及半导体器件
JP2014116631A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 4