CN103178113B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103178113B
CN103178113B CN201210295888.7A CN201210295888A CN103178113B CN 103178113 B CN103178113 B CN 103178113B CN 201210295888 A CN201210295888 A CN 201210295888A CN 103178113 B CN103178113 B CN 103178113B
Authority
CN
China
Prior art keywords
electrode
raised areas
grid
semiconductor body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210295888.7A
Other languages
English (en)
Other versions
CN103178113A (zh
Inventor
朴在勋
徐东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103178113A publication Critical patent/CN103178113A/zh
Application granted granted Critical
Publication of CN103178113B publication Critical patent/CN103178113B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了半导体器件及其制造方法，能够通过在电极与栅极的突起区域的侧面之间形成电容并增加栅源的电容来消除短路现象。该半导体器件可包括：半导体本体，具有预定的体积；源极，形成在半导体本体的上表面上；栅极，形成在半导体本体的沟槽中，并具有从半导体本体的上表面向上突起的突起区域，该沟槽其具有预定的深度并且该突起区域具有根据要设置的电容的水平而改变的突起高度；以及电极，电连接至源极，以与栅极的突起区域的侧面一起形成电容。

Description

半导体器件及其制造方法
相关申请的引用
本申请要求于2011年12月26日向韩国知识产权局提交的韩国专利申请第10-2011-0141939号的优先权，将其公开的内容通过引用结合于此。
技术领域
本发明涉及对电源装置中可能产生的直通短路(shoot-through)具有抗性(耐性)的半导体器件及其制造方法。
背景技术
通常，采用各种方案来实现满足各种用户需求的电子装置，并且这些电子装置可包括用于提供工作电力的电源装置以实现各种装置的功能。
由于电力转换效率、小型化等方面的优点，电源装置通常可采用开关模式电源类型。
图1是通常的电源装置的示意性电路图。
参考图1，通常的电源装置10可包括交替地开关输入电力的第一开关HS和第二开关LS、以及控制第一开关的开关和第二开关的开关的集成电路(IC)。
该通常的电源装置在随其采用同步降压转换器(synchronousbuckconverter)的情况下可能具有直通短路问题。
在这里，可以通过在第一开关HS和第二开关LS的交替开关周期之间强制分配死时间(deadtime)，解决该直通短路问题。
然而，在第一开关HS和第二开关LS的接触点处发生电压突变(dV/dt)的情况下，可能难以解决该直通短路问题。
换言之，在第一开关HS和第二开关LS的接触点发生电压突变(dV/dt)时，大位移电流(i)通过第二开关LS的栅漏电容部件(Cgd)流至第二开关LS的栅极端子。在这里，位移电流(i)的一部分(i1)流至串联连接栅极电阻部件(Rg)、栅极电感部件(Lg)和外部电阻器(Rext)的电路，然后流出至接地，而位移电流(i)的其他部分(i2)通过第二开关(LS)的栅源电容部件(Cg)流出至接地。
位移电流的一部分(i1)的剩余分量导致对于栅极电阻部件(Rg)和外部电阻器(Rext)的电位降。在这里，当该电位降大于第二开关LS的阈值电压时，第二开关被接通，因此，发生第二开关LS与先前已接通的第一开关HS一起被同时接通的直通短路现象。
因此，需要增加开关的栅源电容部件，其导致开关体积的增加。然而，可能难以在具有有限面积的半导体基底上制造期望数量的开关。
发明内容
本发明的一个方面提供了一种半导体器件及其制造方法，该半导体器件能够通过在连接至源极的电极和栅极的突起区域的侧面之间形成电容、并增大栅源电容来消除直通短路现象。
根据本发明的一个方面，提供了一种半导体器件，包括：半导体本体，具有预定的体积；源极，形成在半导体本体的上表面上；栅极，形成在半导体本体的沟槽中，并具有从半导体本体的上表面向上突起的突起区域，该沟槽其具有预定的深度并且该突起区域具有根据要设置的电容的水平而改变的突起高度；以及电极，电连接至源极，以与栅极的突起区域的侧面一起形成电容。
该半导体器件还可包括形成在半导体本体下表面上的漏极。
该半导体器件还可包括形成在栅极的突起区域和电极之间的电介质层。
源极、漏极和栅极可构成金属氧化物半导体场效应晶体管(MOSFET)。
栅极的突起区域的突起高度可比其宽度大至少0.5倍。
根据本发明的另一方面，提供了一种半导体器件的制造方法，该方法包括：制备具有预定的体积的半导体本体、在半导体本体上表面上形成的源极、在半导体本体的具有预定的深度的沟槽中形成并且具有从半导体本体的上表面向上突起的突起区域的栅极、以及覆盖栅极的突起区域的电极；磨削并去除用电极的被设置为覆盖栅极的突起区域的上表面的部分；并在栅极的突起区域的上表面上沉积氧化膜。
电极的制备可包括，通过改变栅极的突起区域的突起高度和电极的面向突起区域的侧面的长度，来设置期望的电容容量。
电极的制备可包括在半导体本体的下表面上形成漏极。
电极的制备可包括将电极电连接至源极。
栅极的制备可包括在栅极的突起区域和电极之间形成电介质层。
源极、漏极和栅极可构成金属氧化物半导体场效应晶体管(MOSFET)。
栅极的突起区域的突起高度可比其宽度大至少0.5倍。
附图说明
从下面结合附图的详细说明，将更清楚地理解本发明的以上和其他方面、特征以及其他优点，其中：
图1是通常的电源装置的示意性电路图；
图2是图1的电源装置的开关波形图；
图3是由于电压突变所导致的图1的电源装置的开关波形图；
图4是包括由于图3的电压突变而在图1的电源装置中采用的开关半导体器件的寄生电容的等效电路图；
图5是根据本发明实施方式的半导体器件示意图；
图6示出了根据本发明实施方式的半导体器件的制造方法；
图7示出了在制造半导体器件时可能发生的问题；以及
图8是根据本发明实施方式的半导体器件的局部放大图。
具体实施方式
下文中，将参考附图详细地描述实施方式，以使得它们能由本发明涉及的本领域中的技术人员容易地实施。
然而，为了不至于不必要地混淆本发明的主题，将省略涉及熟知的功能或构造的详细说明。
此外，全部附图中相似的参考标号将用以描述具有相同或相似功能的元件。
应理解，在整个该说明书中，当元件被称为“连接至”另一元件时，它可以是直接连接至其他元件，或者可以是中间介有一个或多个元件而间接连接至其他元件。
此外，除非有相反的明确描述，用词“包括”以及诸如“包含”或“含有”等变形，将被理解为意指包括所述元件，但不排除其他任何元件。
下文中，将参考附图详细描述本发明的实施方式。
图5示意地示出了根据本发明实施方式的半导体器件的构造。
参考图5，根据本发明实施方式的半导体器件100可包括半导体本体110、源极120、栅极130、电极140、电介质层150以及漏极160。
半导体本体110可具有预定的体积，并形成半导体器件100的本体。半导体本体110具有形成在其一部分中的沟槽，该沟槽具有预定的深度。在半导体器件100是N型金属氧化物半导体场效应晶体管(MOSFET)的情况下，半导体本体110可由P型杂质形成。
源极120可以形成在半导体本体110的上表面上，以被设置在半导体本体110中形成的沟槽周围的上表面上。在半导体器件100是N型MOSFET的情况下，源极120可由N型杂质形成。
栅极130可形成于半导体本体110的沟槽中，栅极130的至少一部分可以是半导体本体110的上表面上从沟槽内部突起的突起区域。突起区域131的高度可以根据要设置的期望电容容量而改变。通常，栅极130可由诸如多晶硅等的导体材料形成。
电极140可设置为面向栅极130的突起区域131的侧面，并可电连接至源极120，以与栅极130的突起区域131的侧面一起形成电容。电极可由诸如多晶硅等的导体材料组成。为了在电极140与栅极130的突起区域131的侧面之间形成电容，可以在电极140与栅极130的突起区域131之间形成电介质层150。图5示出了电极140和源极120在半导体器件内彼此电连接。然而，对其并没有限制，电极140和源极120可以通过诸如表面接触等各种方法在半导体器件的外部或内部彼此电连接。
漏极160可形成在半导体本体110的下表面上。在半导体器件100是N型MOSFET的情况下，漏极160可由N型杂质形成。
具有源极120、栅极130和漏极160的半导体器件100可以是金属氧化物半导体场效应晶体管(MOSFET)。
同样，用于半导体本体110、源极120和漏极160的杂质，已在半导体器件100是N型MOSFET的情况下描述过了。然而，在半导体器件100是P型MOSFET的情况下，用于半导体本体110、源极120和漏极160的杂质可以与在半导体器件100是N型MOSFET的情况下相反。
图6示意地示出了根据本发明实施方式的半导体器件的制造方法。
参考图5和图6，可制备具有预定的体积的半导体本体110；形成在半导体本体110的上表面上的源极120；形成在半导体本体110的具有预定的深度的沟槽中并且具有从半导体本体110的上表面向上突起的突起区域131的栅极130；以及覆盖栅极130的突起区域131的电极140(S1)。
接着，可通过磨削去除电极140的被设置为覆盖栅极130的突起区域131的上表面的部分(S2)。
最后，氧化膜可以是沉积氧化物(S3)。氧化膜可形成在栅极130的突起区域131的上表面和电极140上。
图7示出了在制造半导体器件时可能发生的问题。
参考图6和图7，可制备具有预定的体积的半导体本体110；形成在半导体本体110的上表面上的源极120；形成在半导体本体110的具有预定的深度的沟槽中并且具有从半导体本体110的上表面向上突起的突起区域131的栅极130；以及覆盖栅极130的突起区域131的电极140(S1)。在这里，因为栅极130的突起区域131的上表面和覆盖突起区域131的上表面的电极140的表面是粗糙的，所以难以精确地控制电极140和栅极130之间的电容。
因此，通过磨削和去除电极140的覆盖栅极130的突起区域131的上表面的部分，并调节突起区域131的高度，可控制电极140和栅极130之间的电容。
图8是根据本发明实施方式的半导体器件的局部放大图。
参考图8，栅极130的突起区域131可具有高度(H)和宽度(L)。
在这里，突起区域131的高度(H)可表示从突起区域131的上表面到突起区域131的侧面的面向电极140的部分的长度。
如上所述，可调节突起区域131的高度(H)，以控制电极140和栅极130之间的电容，并且在这里，可用图6的第一操作(S1)来调节突起区域131的高度(H)。
突起区域131的侧面与面向的电极形成电容，并基于面向的电极140的长度和面积、电极与突起区域131的侧面之间的距离等来控制电容。
例如，在电极140和突起区域131侧面之间的距离缩短时，或突起区域131的高度或电极140的长度增加时，电容可增大。
因此，能够提高栅源电容而不增加半导体器件100的宽度。
如图6中所示，多个半导体器件可配置在半导体基底上。当增加半导体器件的宽度以提高栅源电容时，因为半导体基底具有的面积有限，所以半导体器件之间的距离变得狭窄。因此，由于在半导体器件的制造过程中应当维持至少预定的半导体器件之间的距离，所以难以制造期望数量的半导体器件或获得优质的半导体器件。
与此同时，突起区域131的高度可设置成比其宽度大至少0.5倍，因此，与通过维持至少预定的半导体器件之间的距离并增加半导体器件的宽度而提高的栅源电容的量相比，能够进一步提高栅源电容而不增加半导体器件的宽度。
如上所述，根据本发明的实施方式，通过在电极与栅极的突起区域的侧面之间形成电容，然后改变突起区域的高度，以提高栅源电容而不增加半导体器件的宽度，可以消除直通短路现象而不增加半导体器件中的宽度。在这里，因为无论栅源电容如何增长，半导体器件的宽度不增加，所以能够在具有有限面积的半导体基底上获得期望数量的半导体器件。
此外，如上所述，提供MOSFET作为半导体器件100的实例，但是具有突起区域的栅极130和与突起区域的侧面一起形成电容的电极140，也可应用于绝缘栅双极晶体管(IGBT)。
如上所述，根据本发明的实施方式，通过在连接至源极的电极与栅极的突起区域的侧面之间形成电容并改变突起区域的高度以提高栅源电容而不增加半导体器件的宽度，这样，即使不增加半导体器件的宽度，也可以消除直通短路现象。
尽管已关于实施方式示出和描述了本发明，但对于本领域技术人员显而易见的是，在没有背离由所附权利要求限定的本发明精神和范围的情况下，能够进行修改和变形。

Claims (12)

1.一种半导体器件，包括：
半导体本体，具有预定的体积；
源极，形成在所述半导体本体的上表面上；
栅极，形成在所述半导体本体的沟槽中，并具有从所述半导体本体的上表面向上突起的突起区域，所述沟槽具有预定的深度，并且所述突起区域具有根据要设置的电容容量而改变的突起高度；以及
电极，电连接至所述源极，以与所述栅极的突起区域的侧面一起形成电容，
其中，所述电极不具有覆盖所述突起区域的上表面的区域。
2.根据权利要求1所述的半导体器件，还包括形成在所述半导体本体的下表面上的漏极。
3.根据权利要求1所述的半导体器件，还包括形成在所述栅极的突起区域与所述电极之间的电介质层。
4.根据权利要求2所述的半导体器件，其中，所述源极、所述漏极和所述栅极构成金属氧化物半导体场效应晶体管(MOSFET)。
5.根据权利要求1所述的半导体器件，其中，所述栅极的所述突起区域的突起高度比其宽度大至少0.5倍。
6.一种半导体器件的制造方法，所述方法包括：
制备具有预定的体积的半导体本体、形成在所述半导体本体的上表面上的源极、形成在所述半导体本体的具有预定的深度的沟槽中并且具有从所述半导体本体的上表面向上突起的突起区域的栅极、以及覆盖所述栅极的突起区域的电极；
磨削并去除所述电极的被设置为覆盖所述栅极的突起区域的上表面的部分；以及
在所述栅极的突起区域的上表面上沉积氧化膜。
7.根据权利要求6所述的方法，其中，所述电极的制备包括通过改变所述栅极的突起区域的突起高度和所述电极的面向所述突起区域的侧面的长度，来设置期望的电容容量。
8.根据权利要求6所述的方法，其中，所述电极的制备包括在所述半导体本体的下表面上形成漏极。
9.根据权利要求6所述的方法，其中，所述电极的制备包括将所述电极电连接至所述源极。
10.根据权利要求6所述的方法，其中，所述电极的制备包括在所述栅极的突起区域与所述电极之间形成电介质层。
11.根据权利要求8所述的方法，其中，所述源极、所述漏极和所述栅极构成金属氧化物半导体场效应晶体管(MOSFET)。
12.根据权利要求7所述的方法，其中，所述栅极的突起区域的突起高度比其宽度大至少0.5倍。
CN201210295888.7A 2011-12-26 2012-08-17 半导体器件及其制造方法 Expired - Fee Related CN103178113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110141939A KR101250649B1 (ko) 2011-12-26 2011-12-26 반도체 소자 및 이의 제조 방법
KR10-2011-0141939 2011-12-26

Publications (2)

Publication Number Publication Date
CN103178113A CN103178113A (zh) 2013-06-26
CN103178113B true CN103178113B (zh) 2016-06-08

Family

ID=48442319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210295888.7A Expired - Fee Related CN103178113B (zh) 2011-12-26 2012-08-17 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20130161737A1 (zh)
JP (1) JP5823371B2 (zh)
KR (1) KR101250649B1 (zh)
CN (1) CN103178113B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504306B (zh) * 2019-08-21 2022-11-04 江苏中科君芯科技有限公司 具有可调电容的沟槽栅igbt器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306910B1 (ko) 1999-08-25 2001-11-01 김영환 모스 트랜지스터 제조방법
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
JP4212551B2 (ja) * 2003-12-18 2009-01-21 株式会社東芝 半導体集積回路装置
JP2006114834A (ja) * 2004-10-18 2006-04-27 Toshiba Corp 半導体装置
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
US7786531B2 (en) * 2005-03-18 2010-08-31 Alpha & Omega Semiconductor Ltd. MOSFET with a second poly and an inter-poly dielectric layer over gate for synchronous rectification
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
KR20070073533A (ko) * 2006-01-05 2007-07-10 주식회사 케이이씨 트랜지스터 및 그 제조 방법
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
US7867852B2 (en) * 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
JP2011134985A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd トレンチゲート型半導体装置とその製造方法

Also Published As

Publication number Publication date
CN103178113A (zh) 2013-06-26
JP5823371B2 (ja) 2015-11-25
JP2013135222A (ja) 2013-07-08
KR101250649B1 (ko) 2013-04-03
US20130161737A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5612268B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
US8072028B2 (en) Method and device including transistor component having a field electrode
JP5385679B2 (ja) 横方向半導体デバイスおよびその製造方法
US8643071B2 (en) Integrated snubber in a single poly MOSFET
KR102238303B1 (ko) 고전압 접합 종단(hvjt) 디바이스와 고전압 금속 산화물 반도체(hvmos) 디바이스의 집적
CN100530653C (zh) 具有横向mos晶体管和齐纳二极管的半导体器件
US9960237B2 (en) Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET
JP4602465B2 (ja) 半導体装置
KR20100003253A (ko) 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자
US20160043213A1 (en) Semiconductor device
CN103872037A (zh) 在功率晶体管中集成自举电路元件的系统和方法
CN111211087B (zh) 具有改进的栅极电荷的功率半导体晶体管
WO2007073400A2 (en) Improved mosfet using gate work function engineering for switching applications
KR102169643B1 (ko) 고전압 ｍｏｓ(ｈｖｍｏｓ) 디바이스 및 고전압 접합 마감(ｈｖｊｔ) 디바이스와 함께 집적된 부트스트랩 금속 산화물 반도체(ｍｏｓ) 디바이스
CN107275402B (zh) 半导体器件及其制造方法
JP2007288774A (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
CN103178113B (zh) 半导体器件及其制造方法
US8436428B2 (en) Integrated common source power MOSFET device, and manufacturing process thereof
CN106298923A (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
JP2019071384A (ja) 半導体装置
CN104916691A (zh) 半导体装置
US20100308402A1 (en) 3d channel architecture for semiconductor devices
JP2014116631A (ja) 半導体装置
US20200251588A1 (en) Super-junction mosfet with integrated snubber circuit
CN105336780B (zh) 高压半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20210817