CN110504306B - 具有可调电容的沟槽栅igbt器件 - Google Patents
具有可调电容的沟槽栅igbt器件 Download PDFInfo
- Publication number
- CN110504306B CN110504306B CN201910773778.9A CN201910773778A CN110504306B CN 110504306 B CN110504306 B CN 110504306B CN 201910773778 A CN201910773778 A CN 201910773778A CN 110504306 B CN110504306 B CN 110504306B
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- region
- capacitor
- cell
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 22
- 230000001413 cellular effect Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 description 35
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种沟槽栅IGBT器件，尤其是一种具有可调电容的沟槽栅IGBT器件，属于沟槽栅IGBT器件的技术领域。在元胞沟槽内填充电容多晶硅体、电介质体以及栅极多晶硅，通过电容多晶硅体、栅极多晶硅以及电介质体能形成电容结构，电介质体的厚度可调，从而能调节得到不同大小的电容，即相当于在IGBT器件的栅电极与发射极之间串联一个电容，从而能降低电容Cge的大小；设计灵活，兼顾大电流密度和小寄生电容，有利于提高尤其是大功率IGBT的工作频率，降低开关损耗。
Description
技术领域
本发明涉及一种沟槽栅IGBT器件，尤其是一种具有可调电容的沟槽栅IGBT器件，属于沟槽栅IGBT器件的技术领域。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管，)的元胞有两种结构：平面型或沟槽型，根据元胞的类型，IGBT器件分为平面栅IGBT或沟槽栅IGBT。
沟槽栅IGBT优势是电流密度大，相同电流等级，沟槽栅IGBT芯片面积小，成本低。沟槽栅IGBT沟道是纵向的，无JFET效应，可有效降低导通压降，从而降低导通损耗。沟槽栅IGBT劣势是寄生栅电容大，电容Cge和电容Cgc较大，导致开关损耗大，频率低。尤其是大电流的沟槽栅IGBT，寄生电容对开关损耗影响较大。
随着IGBT技术的发展，沟槽工艺技术的提高，元胞沟槽的宽度逐渐减小，沟道密度增加，电容Cge和电容Cgc对小电流等级的IGBT开关特性影响越来越大。所以兼顾电流密度和降低寄生电容对设计提出更高的要求。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有可调电容的沟槽栅IGBT器件，其结构紧凑，能降低IGBT器件内电容Cge和电容Cgc，降低开关损耗，提高开关频率。
按照本发明提供的技术方案，所述具有可调电容的沟槽栅IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心的元胞区，所述元胞区的元胞包括元胞沟槽；
在IGBT器件的截面上，在所述半导体基板内的上部设置第二导电类型基区，所述第二导电类型基区贯穿元胞区，元胞沟槽设置于第二导电类型基区内，元胞沟槽的槽底位于第二导电类型基区的下方；在元胞沟槽内填充有栅极多晶硅以及电容多晶硅体，所述电容多晶硅体通过电介质体与栅极多晶硅绝缘隔离，电容多晶硅体、栅极多晶硅分别通过相应的绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离；电容多晶硅体、栅极多晶硅以及电介质体在元胞沟槽内沿所述元胞沟槽的长度方向分布；
在元胞沟槽的两侧设置第一导电类型发射区，所述第一导电类型发射区与元胞沟槽的外侧壁接触，在相邻的元胞沟槽间还设置第二导电类型发射区，所述第二导电类型发射区位于第二导电类型基区内且第二导电类型发射区与两侧的第一导电类型发射区接触；
在半导体基板的正面上还设置发射极金属，所述发射极金属与第一导电类型发射区以及第二导电类型发射区欧姆接触，且发射极金属通过覆盖元胞沟槽槽口的绝缘介质层与元胞沟槽内的栅极多晶硅以及电容多晶硅体绝缘隔离。
所述半导体基板包括第一导电类型漂移区以及邻接所述第一导电类型漂移区的第一导电类型场截止层，在第一导电类型场截止层上设置第二导电类型集电区，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区之间，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
所述半导体基板的材料包括硅。
所述绝缘氧化层为二氧化硅层，所述绝缘氧化层通过热氧化生长在元胞沟槽的侧壁以及底壁上。
所述电介质体包括二氧化硅，电容多晶硅体、栅极多晶硅为同一工艺步骤层。
所述“第一导电类型”和“第二导电类型”两者中，对于N型功率IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型功率IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本发明的优点：在元胞沟槽内填充电容多晶硅体、电介质体以及栅极多晶硅，通过电容多晶硅体、栅极多晶硅以及电介质体能形成电容结构，电介质体的厚度可调，从而能调节得到不同大小的电容，即相当于在IGBT器件的栅电极与发射极之间串联一个电容，从而能降低电容Cge的大小；设计灵活，兼顾大电流密度和小寄生电容，有利于提高尤其是大功率IGBT的工作频率，降低开关损耗。
附图说明
图1为本发明的示意图。
附图标记说明：1-N型漂移区、2-绝缘氧化层、3-P型基区、4-N+发射区、5-发射极金属、6-绝缘介质层、7-P+发射区、8-电容多晶硅体、9-栅极多晶硅、10-元胞沟槽、11-电介质体、12-N+场截止层以及13-P+集电区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能降低IGBT器件内电容Cge和电容Cgc，降低开关损耗，提高开关频率，以N型IGBT器件为例，本发明包括具有N导电类型的半导体基板以及设置于所述半导体基板中心的元胞区，所述元胞区的元胞包括元胞沟槽10；
在IGBT器件的截面上，在所述半导体基板内的上部设置P型基区3，所述P型基区3贯穿元胞区，元胞沟槽10设置于P型基区3内，元胞沟槽10的槽底位于P型基区3的下方；在元胞沟槽10内填充有栅极多晶硅9以及电容多晶硅体8，所述电容多晶硅体8通过电介质体11与栅极多晶硅9绝缘隔离，电容多晶硅体8、栅极多晶硅9分别通过相应的绝缘氧化层2与元胞沟槽10的侧壁以及底壁绝缘隔离；电容多晶硅体8、栅极多晶硅9以及电介质体11在元胞沟槽10内沿所述元胞沟槽10的长度方向分布；
在元胞沟槽10的两侧设置N+发射区4，所述N+发射区4与元胞沟槽10的外侧壁接触，在相邻的元胞沟槽10间还设置P+发射区7，所述P+发射区7位于P型基区3内且P+发射区5与两侧的N+发射区4接触；
在半导体基板的正面上还设置发射极金属5，所述发射极金属5与N+发射区4以及P+发射区7欧姆接触，且发射极金属1通过覆盖元胞沟槽10槽口的绝缘介质层6与元胞沟槽10内的栅极多晶硅9以及电容多晶硅体8绝缘隔离。
具体地，所述半导体基板的材料包括硅，当然，半导体基板还可以选用其他的半导体材料，具体类型可以根据需要进行选择，此处不再赘述。元胞区一般位于半导体基板的中心区，当然，对于IGBT器件，在元胞区的外圈还需要有终端保护区，利用终端保护区能提高元胞区的耐压，终端保护区的具体可以选用现有常用的结构形式，终端保护区、元胞区间的具体配合以及位置关系均与现有相一致，具体为本技术领域的技术人员所熟知，此处不再赘述。
本发明实施例中，元胞区的元胞采用沟槽结构，在半导体基板的元胞区内设置P型基区3，P型基区3贯穿半导体基板的元胞区，P型基区3的深度小于半导体基板的厚度。元胞沟槽10设置于P型基区3内，元胞沟槽10的槽底位于P型基区3的下方，元胞沟槽10的深度小于半导体基板的厚度，元胞沟槽10的槽口位于半导体基板的正面，P型基区3也是从半导体基板的正面向下延伸。
具体实施时，在元胞沟槽10内填充电容多晶硅体8、栅极多晶硅9以及电介质体11，电容多晶硅体8、栅极多晶硅9以及电介质体11全位于元胞沟槽11内，电容多晶硅体8以及栅极多晶硅9位于电介质体11的两侧，即通过电介质体11能将电容多晶硅体8以及栅极多晶硅9隔离，通过栅极多晶硅9能形成IGBT器件的栅电极。电容多晶硅体8通过绝缘氧化层2能与元胞沟槽10的侧壁以及底壁绝缘隔离，同理，栅极多晶硅9也通过绝缘氧化层2与元胞沟槽10的侧壁与底壁绝缘隔离，即不会影响通过栅极多晶硅9引出形成IGBT器件的栅电极。电容多晶硅体8、栅极多晶硅9均采用能导电的多晶硅制成，通过电绝缘的电介质体11间隔后，电容多晶硅体8、栅极多晶硅9与电介质体11间配合能形成电容结构。
本发明实施例中，在元胞沟槽10的两侧还设置N+发射区4，N+发射区4位于P型基区3内，N+发射区4与元胞沟槽10的外侧壁接触。此外，在P型基区3内还设置P+发射区7，P+发射区7与N+发射区4接触。为了能形成IGBT器的发射极，在半导体基板的正面上设置发射极金属5，发射极金属5与N+发射区4以及P+发射区7欧姆接触，且发射极金属1通过覆盖元胞沟槽10槽口的绝缘介质层6与元胞沟槽10内的栅极多晶硅9以及电容多晶硅体8绝缘隔离。P+发射区7的掺杂浓度大于P型基区3的掺杂浓度，绝缘介质层6可以采用二氧化硅层或氮化硅层，通过绝缘介质层6能实现发射极金属1与电容多晶硅体8以及栅极多晶硅9的绝缘隔离。
具体实施时，所述绝缘氧化层2为二氧化硅层，所述绝缘氧化层2通过热氧化生长在元胞沟槽10的侧壁以及底壁上，具体制备得到绝缘氧化层2的工艺过程为本技术领域的技术人员所熟知，此处不再赘述。所述电介质体11包括二氧化硅，电容多晶硅体8、栅极多晶硅9为同一工艺步骤层。电介质体11还可以采用其他的介质材料，只要能满足与电容多晶硅体8、栅极多晶硅9形成电容结构均可，此处不再赘述。电容多晶硅体8、栅极多晶硅9为同一工艺步骤层；具体实施时，在元胞沟槽10内的得到绝缘氧化层2后，在元胞沟槽10内淀积导电多晶硅，淀积的导电多晶硅填充在元胞沟槽10内。对元胞沟槽10内的导电多晶硅刻蚀后，能得到电容多晶硅8以及栅极多晶硅9。
进一步地，所述半导体基板包括N型漂移区1以及邻接所述N型漂移区1的N+场截止层12，在N+场截止层12上设置P+集电区13，N+场截止层12位于P+集电区13与N型漂移区1之间，在P+集电区13上设置集电极金属层，所述集电极金属层与P+集电区13欧姆接触。
本发明实施例中，N型漂移区1的掺杂浓度小于N+场截止层12的掺杂浓度，N型漂移区1的厚度大于N+场截止层12的厚度。元胞沟槽10、P型基区3均设置N型漂移区1内。N+场截止层12与N型漂移区1以及N+场截止层12邻接，P+集电区13位于N+场截止层12上，集电极金属层与P+集电区13欧姆接触，通过集电极金属层能形成IGBT器件的集电极。
本发明在元胞沟槽10内填充电容多晶硅体8、电介质体11以及栅极多晶硅9，通过电容多晶硅体8、栅极多晶硅9以及电介质体11能形成电容结构，电介质体11的厚度可调，从而能调节得到不同大小的电容，即相当于在IGBT器件的栅电极与发射极之间串联一个电容，从而能降低电容Cge的大小；设计灵活，兼顾大电流密度和小寄生电容，有利于提高尤其是大功率IGBT的工作频率，降低开关损耗。
Claims (5)
1.一种具有可调电容的沟槽栅IGBT器件，包括具有第一导电类型的半导体基板以及设置于所述半导体基板中心的元胞区，所述元胞区的元胞包括元胞沟槽；其特征是：
在IGBT器件的截面上，在所述半导体基板内的上部设置第二导电类型基区，所述第二导电类型基区贯穿元胞区，元胞沟槽设置于第二导电类型基区内，元胞沟槽的槽底位于第二导电类型基区的下方；在元胞沟槽内填充有栅极多晶硅以及电容多晶硅体，所述电容多晶硅体通过电介质体与栅极多晶硅绝缘隔离，电容多晶硅体、栅极多晶硅分别通过相应的绝缘氧化层与元胞沟槽的侧壁以及底壁绝缘隔离；电容多晶硅体、栅极多晶硅以及电介质体在元胞沟槽内沿所述元胞沟槽的长度方向分布；
在元胞沟槽的两侧设置第一导电类型发射区，所述第一导电类型发射区与元胞沟槽的外侧壁接触，在相邻的元胞沟槽间还设置第二导电类型发射区，所述第二导电类型发射区位于第二导电类型基区内且第二导电类型发射区与两侧的第一导电类型发射区接触；
在半导体基板的正面上还设置发射极金属，所述发射极金属与第一导电类型发射区以及第二导电类型发射区欧姆接触，且发射极金属通过覆盖元胞沟槽槽口的绝缘介质层与元胞沟槽内的栅极多晶硅以及电容多晶硅体绝缘隔离。
2.根据权利要求1所述的具有可调电容的沟槽栅IGBT器件，其特征是：所述半导体基板包括第一导电类型漂移区以及邻接所述第一导电类型漂移区的第一导电类型场截止层，在第一导电类型场截止层上设置第二导电类型集电区，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区之间，在第二导电类型集电区上设置集电极金属层，所述集电极金属层与第二导电类型集电区欧姆接触。
3.根据权利要求1所述的具有可调电容的沟槽栅IGBT器件，其特征是：所述半导体基板的材料包括硅。
4.根据权利要求1所述的具有可调电容的沟槽栅IGBT器件，其特征是：所述绝缘氧化层为二氧化硅层，所述绝缘氧化层通过热氧化生长在元胞沟槽的侧壁以及底壁上。
5.根据权利要求1所述的具有可调电容的沟槽栅IGBT器件，其特征是：所述电介质体包括二氧化硅，电容多晶硅体、栅极多晶硅为同一工艺步骤层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773778.9A CN110504306B (zh) | 2019-08-21 | 2019-08-21 | 具有可调电容的沟槽栅igbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773778.9A CN110504306B (zh) | 2019-08-21 | 2019-08-21 | 具有可调电容的沟槽栅igbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110504306A CN110504306A (zh) | 2019-11-26 |
| CN110504306B true CN110504306B (zh) | 2022-11-04 |
Family
ID=68588639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910773778.9A Active CN110504306B (zh) | 2019-08-21 | 2019-08-21 | 具有可调电容的沟槽栅igbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110504306B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178113A (zh) * | 2011-12-26 | 2013-06-26 | 三星电机株式会社 | 半导体器件及其制造方法 |
| CN104221153A (zh) * | 2012-10-17 | 2014-12-17 | 富士电机株式会社 | 半导体装置 |
| CN107068763A (zh) * | 2017-03-31 | 2017-08-18 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725040B2 (ja) * | 2004-06-17 | 2011-07-13 | 富士電機システムズ株式会社 | Ｓｏｉトレンチ横型ｉｇｂｔ |
-
2019
- 2019-08-21 CN CN201910773778.9A patent/CN110504306B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178113A (zh) * | 2011-12-26 | 2013-06-26 | 三星电机株式会社 | 半导体器件及其制造方法 |
| CN104221153A (zh) * | 2012-10-17 | 2014-12-17 | 富士电机株式会社 | 半导体装置 |
| CN107068763A (zh) * | 2017-03-31 | 2017-08-18 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110504306A (zh) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| JP2002110984A (ja) | 高周波ｍｏｓｆｅｔ及びその製造方法 | |
| CN111710723B (zh) | 横向双扩散晶体管及其制造方法 | |
| CN110649097B (zh) | 一种高压p沟道HFET器件 | |
| CN117712156B (zh) | 一种电容可调的sgt igbt结构及制备方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN112216745B (zh) | 高压非对称结构ldmos器件及其制备方法 | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN117637828A (zh) | 半导体装置 | |
| CN112864250A (zh) | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN113690303A (zh) | 半导体器件及其制备方法 | |
| CN110504306B (zh) | 具有可调电容的沟槽栅igbt器件 | |
| CN107731926B (zh) | 提高耐压范围的mosfet器件及其制备方法 | |
| CN114093930B (zh) | 能抑制开关震荡的功率半导体器件及其制备方法 | |
| CN113555414B (zh) | 沟槽型碳化硅场效应晶体管及其制备方法 | |
| CN114975621A (zh) | 能提升短路能力的igbt器件及制备方法 | |
| CN113690293B (zh) | Igbt器件及其制备方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN211265483U (zh) | 一种功率半导体器件 | |
| CN113097297A (zh) | 功率器件结构及制作方法 | |
| CN114512531A (zh) | 碳化硅器件 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| US20230197773A1 (en) | Semiconductor device and preparation method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |