CN114975621A - 能提升短路能力的igbt器件及制备方法 - Google Patents

能提升短路能力的igbt器件及制备方法 Download PDF

Info

Publication number
CN114975621A
CN114975621A CN202210608694.1A CN202210608694A CN114975621A CN 114975621 A CN114975621 A CN 114975621A CN 202210608694 A CN202210608694 A CN 202210608694A CN 114975621 A CN114975621 A CN 114975621A
Authority
CN
China
Prior art keywords
groove
cell
cellular
trench
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210608694.1A
Other languages
English (en)
Inventor
许生根
杨晓鸾
孔凡标
李哲锋
李磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu CAS IGBT Technology Co Ltd filed Critical Jiangsu CAS IGBT Technology Co Ltd
Priority to CN202210608694.1A priority Critical patent/CN114975621A/zh
Publication of CN114975621A publication Critical patent/CN114975621A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种能提升短路能力的IGBT器件及制备方法。其在沿元胞沟槽的长度方向上，在元胞沟槽内设置若干槽内介质块，所述槽内介质块从元胞沟槽的槽口向元胞沟槽的底部方向延伸，且槽内介质块与栅极导电多晶硅绝缘隔离；在元胞沟槽间相互邻近的外侧壁上设置第一导电类型源区，所述第一导电类型源区沿元胞沟槽的长度方向分布，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方；所述元胞沟槽内的栅极导电多晶硅与栅极金属层欧姆接触。本发明能降低短路电流，有效提升短路能力，安全可靠。

Description

能提升短路能力的IGBT器件及制备方法
技术领域
本发明涉及一种IGBT器件及制备方法，尤其是一种能提升短路能力的IGBT器件及制备方法。
背景技术
IGBT是功率半导体器件中具有代表性的一类器件，因其同时具有高耐压、低导通压降、易驱动、开关速度快等优点，在开关电源、变频调速、新能源电机驱动等许多功率领域有重要的应用。
随着IGBT技术的发展，沟槽栅IGBT器件逐渐成为主流的IGBT器件。为了提高沟槽栅IGBT芯片的电流密度，降低沟槽栅IGBT器件的损耗，沟槽栅IGBT器件的沟槽栅极密度越来越大。沟道栅极密度增大，IGBT的短路电流降增大，导致IGBT的短路能力降低。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能提升短路能力的IGBT器件及制备方法，其能降低短路电流，有效提升短路能力，安全可靠。
按照本发明提供的技术方案，所述能提升短路能力的IGBT器件，包括具有第一导电类型的半导体基板以及制备于所述半导体基板中心区的元胞区，所述元胞区内包括若干并联分布的元胞，元胞区内的元胞采用沟槽结构；
在所述IGBT器件的俯视平面上，对任一元胞，均包括两个呈长条状的元胞沟槽，在元胞沟槽内均设置栅极导电多晶硅，所述栅极导电多晶硅通过沟槽绝缘氧化层与所在元胞沟槽的内侧壁以及底壁绝缘隔离；
在沿元胞沟槽的长度方向上，在元胞沟槽内设置若干槽内介质块，所述槽内介质块从元胞沟槽的槽口向元胞沟槽的底部方向延伸，且槽内介质块与栅极导电多晶硅绝缘隔离；
在元胞沟槽间相互邻近的外侧壁上设置第一导电类型源区，所述第一导电类型源区沿元胞沟槽的长度方向分布，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方；所述元胞沟槽内的栅极导电多晶硅与栅极金属层欧姆接触。
在元胞沟槽间还设置第二导电类型基区，第一导电类型源区位于所述第二导电类型基区内，元胞沟槽的槽底位于所述第二导电类型基区的下方；槽内介质块的底部与第二导电类型基区对应，第二导电类型基区的底部位于槽内介质块底部的下方。
在第二导电类型基区内还设置第二导电类型发射极接触区，所述第二导电类型发射极接触区与第二导电类型基区内的第一导电类型源区接触，第一导电类型源区间位于发射极接触孔的两侧；
第二导电类型发射极接触区在第二导电类型基区内的长度小于两元胞沟槽相应外侧壁之间的距离。
所述槽内介质块包括二氧化硅层或氮化硅层。
在元胞沟槽内，槽内介质块直接与元胞沟槽上部的内侧壁接触，或者，槽内介质块与元胞沟槽上部内侧壁的沟槽绝缘氧化层接触。
一种能提升短路能力的IGBT器件的制备方法，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的半导体基板，并在半导体基板的正面制备得到所需的元胞沟槽；
步骤2、在上述元胞沟槽内制备沟槽绝缘氧化层，所述沟槽绝缘氧化层覆盖元胞沟槽的内侧壁以及底壁；
步骤3、在上述半导体基板的正面进行多晶硅淀积，以得到填充于元胞沟槽内的栅极导电多晶硅，元胞沟槽内的栅极导电多晶硅通过沟槽绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；
步骤4、选择性地掩蔽和刻蚀上述元胞沟槽内的栅极导电多晶硅，以在元胞沟槽内上部得到若干沟槽内槽体，所述沟槽内槽体从元胞沟槽槽口指向所述元胞沟槽槽底的方向垂直延伸；
步骤5、在上述沟槽内槽体内制备槽内介质块；
步骤6、在上述半导体基板内制备第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区，其中，元胞沟槽的槽底位于所述第二导电类型基区的下方；槽内介质块的底部与第二导电类型基区对应，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方，第二导电类型基区的底部位于槽内介质块底部的下方；
步骤7、在上述半导体基板正面上方进行正面电极工艺，以得到所需的正面元胞电极，所述正面元胞电极包括栅极金属层，其中，栅极金属层与元胞沟槽内的栅极导电多晶硅欧姆接触。
所述槽内介质块包括二氧化硅层或氮化硅层，所述槽内介质块的底部与第一导电类型源区底部之间的垂直距离为0.5μm。
所述元胞沟槽的宽度为0.5μm～1.5μm，元胞沟槽的深度为4μm～8μm；元胞内，两元胞沟槽之间的间距为1μm～5μm。
所述沟槽绝缘氧化层的厚度为800nm～1400nm。
所述元胞内的元胞沟槽呈长条形，元胞内的两个元胞沟槽相互平行。
所述“第一导电类型”和“第二导电类型”两者中，对于N型GBT器件，第一导电类型指N型，第二导电类型为P型；对于P型IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本发明的优点：当沿元胞沟槽的长度方向设置若干槽内介质块时，由于槽内介质块的存在，槽内介质块与N+源区交叠的区域不会形成电子流通沟道，从而降低了短路电流，提升了短路能力。栅极导电多晶硅在元胞沟槽深度与现有相一致，不会影响沟槽型IGBT器件的正常工作。
附图说明
图1为本发明IGBT器件的俯视图。
图2为图1中的A-A向剖视图。
图3为图1中的B-B向剖视图。
图4为图1中的C-C向剖视图。
附图标记说明：1-槽内介质块、2-元胞沟槽、3-N+源区、4-栅极导电多晶硅、5-发射极接触孔、6-沟槽绝缘氧化层、7-半导体基板、8-P型基区、9-P+发射极接触区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2、图3和图4所示：为了能降低短路电流，有效提升短路能力，以N型IGBT器件为例，本发明包括具有N型的半导体基板7以及制备于所述半导体基板7中心区的元胞区，所述元胞区内包括若干并联分布的元胞，元胞区内的元胞采用沟槽结构；
在所述IGBT器件的俯视平面上，对任一元胞，均包括两个呈长条状的元胞沟槽2，在元胞沟槽2内均设置栅极导电多晶硅4，所述栅极导电多晶硅4通过沟槽绝缘氧化层6与所在元胞沟槽2的内侧壁以及底壁绝缘隔离；
在沿元胞沟槽2的长度方向上，在元胞沟槽2内设置若干槽内介质块1，所述槽内介质块1从元胞沟槽2的槽口向元胞沟槽2的底部方向延伸，且槽内介质块2与栅极导电多晶硅4绝缘隔离；
在元胞沟槽2间相互邻近的外侧壁上设置N+源区3，所述N+源区3沿元胞沟槽2的长度方向分布，槽内介质块1在元胞沟槽2内的底部位于N+源区3的底部的下方；所述元胞沟槽2内的栅极导电多晶硅4与栅极金属层欧姆接触。
具体地，半导体基板7可以采用硅衬底等形式，具体可以根据需要选择，以能满足实际需求为准。元胞区一般制备于半导体基板7的正面，半导体基板7的正面为与所述半导体基板7背面相对应的表面，具体与现有相一致。元胞区内包括若干元胞，元胞区内的元胞并联分布，元胞区的具体作用与现有相一致。
本发明实施例中，元胞区内的元胞采用沟槽结构，即能形成沟槽型IGBT器件。如图1所示，在所述沟槽型IGBT器件的俯视平面上，任一元胞均采用相同的结构形式，具体地，任一元胞均包括两个元胞沟槽2，两个元胞沟槽2均呈长条状，当然，两个元胞沟槽2的长度方向相互平行。
在元胞沟槽2内填充有栅极导电多晶硅4，栅极导电多晶硅4均布在元胞沟槽2内，栅极导电多晶硅4通过元胞沟槽2内的沟槽绝缘氧化层6与所在元胞沟槽2的内侧壁以及底壁绝缘隔离，沟槽绝缘氧化层6一般可为通过热氧化工艺生长的热氧化层。
具体实施时，在沿元胞沟槽2的长度方向上，还设置若槽内介质块1，槽内介质块1全部位于元胞沟槽2内，具体地，槽内介质块1在元胞沟槽2内，从元胞沟槽2的槽口向所述元胞沟槽2的槽底方向延伸，槽内介质块1在元胞沟槽2内的深度小于元胞沟槽2的深度，槽内介质块1位于元胞沟槽2内上部。
在元胞沟槽2内设置槽内介质块1后，所述槽内介质块1与所在元胞沟槽2内的栅极导电多晶硅4绝缘隔离。元胞沟槽2内相邻的槽内介质块1通过栅极导电多晶硅4隔离。
具体实施时，所述槽内介质块1包括二氧化硅层或氮化硅层，当然，槽内介质块1还可以采用其他的形式，以能满足将槽内介质块1与栅极导电多晶硅4间绝缘均可，此处不再赘述。
具体实施时，为了能形成导电沟道，元胞内元胞沟槽2相互对应邻近的外侧壁设置N+源区3，N+源区3与邻近元胞沟槽2的外侧壁接触，且沿所述元胞沟槽2的长度方向分布。如图1所示，元胞1内的两个元胞沟槽2，一元胞沟槽2邻近另一元胞沟槽2的外侧壁与N+源区3接触。本发明实施例中，槽内介质块1在元胞沟槽2内的底部位于N+源区3的底部的下方，具体地，所述槽内介质块1的底部与N+源区3底部之间的垂直距离为0.5μm。。
为了能形成IGBT器件的栅电极，所述元胞沟槽2内的栅极导电多晶硅4与栅极金属层欧姆接触，以利用栅极金属层形成IGBT器件的栅电极。当然，在半导体基板正面上方还设置发射极金属，所述发射极金属与N+源区3欧姆接触，利用发射极金属层形成IGBT器件的发射极。所述栅极金属层、发射极金属层位于半导体基板7正面的上方，利用发射极金属层型层发射极、利用栅极金属层型层栅电极的具体情况与现有相一致，此处不再赘述。
进一步地，在元胞沟槽2间还设置P型基区8，N+源区3位于所述P型基区8内，元胞沟槽2的槽底位于所述P型基区8的下方；槽内介质块1的底部与P型基区8对应，P型基区8的底部位于槽内介质块1底部的下方。
具体实施时，在元胞沟槽2间还设置P型基区8，P型基区8的深度大于N+源区3在半导体基板7内的深度，一般地，先制备得到P型基区8，并在所述P型基区8内制备N+源区3。P型基区8一般横贯元胞区，元胞沟槽2贯穿P型基区8，即元胞沟槽2的槽底位于P型基区8的下方。槽内介质块1的底部与P型基区8对应，具体是指槽内介质块1的底部位于P型基区8的区间内，且P型基区8的底部位于槽内介质块1底部的下方，即槽内介质块1在元胞沟槽2内的底部，不会超过P型基区8的下方。
进一步地，在P型基区8内还设置P+发射极接触区9，所述P+发射极接触区9与P型基区8内的N+源区3接触，N+源区3间位于发射极接触孔5的两侧；
P+发射极接触区9在P型基区8内的长度小于两元胞沟槽2相应外侧壁之间的距离。
本发明实施例中，在P型基区8内还设置P+发射极接触区9，P+发射极接触区9连接元胞内与元胞沟槽2外侧壁接触的N+源区3。具体实施时，发射极金属还需要与N+源区3以及P+发射极接触区9欧姆接触。
为了能达到所需的连接配合，还包括发射极接触孔7，发射极接触孔7与P+发射极接触区9正对应，N+源区3位于发射极接触孔7的两侧；从而在发射极金属层填充在发射极接触孔7内时，发射极金属层能与元胞内P+发射极接触区9以及两侧的N+源区3欧姆接触。
P+发射极接触区9的掺杂浓度大于P型基区8的掺杂浓度。P+发射极接触区9位于两个元胞沟槽2之间，P+发射极接触区9在P型基区8内的长度小于两元胞沟槽2相应外侧壁之间的距离，一般地，P+发射极接触区9不与任一元胞沟槽2的外侧壁接触。
具体实施时，在元胞沟槽2内，槽内介质块1直接与元胞沟槽2上部的内侧壁接触，或者，槽内介质块1与元胞沟槽2上部内侧壁的沟槽绝缘氧化层6接触。
由上述说明可知，在沿元胞沟槽2的长度方向，元胞沟槽2内可设置一个或多个槽内介质块1。在沿元胞沟槽2的宽度方向上，槽内介质块1直接与元胞沟槽2上部的内侧壁接触，或者，槽内介质块1与元胞沟槽2上部内侧壁的沟槽绝缘氧化层6接触，槽内介质块1与所在元胞沟槽2上部侧壁之间的对应关系可以根据需要选择，此处不再赘述。
综上，当沿元胞沟槽2的长度方向设置若干槽内介质块1时，由于槽内介质块1的存在，槽内介质块1与N+源区3交叠的区域不会形成电子流通沟道，从而降低了短路电流，提升了短路能力。栅极导电多晶硅4在元胞沟槽2深度与现有相一致，不会影响沟槽型IGBT器件的正常工作。
上述能提升短路能力的IGBT器件，可以通过下述工艺方法制备得到，具体地，所述制备方法包括如下步骤：
步骤1、提供N型的半导体基板7，并在半导体基板7的正面制备得到所需的元胞沟槽2；
具体地，半导体基板7可选择所需的类型，在确定半导体基板7后，可以采用现有常用的技术手段在对半导体基板7进行沟槽刻蚀，以制备得到元胞沟槽2；当然，制备的元胞沟槽2以能满足所形成的元胞为准。由上述说明可知，任一元胞，均包括两个元胞沟槽2，且元胞沟槽2呈长条形，元胞内的两个元胞沟槽2相互平行。
具体实施时，所述元胞沟槽2的宽度为0.5μm～1.5μm，元胞沟槽2的深度为4μm～8μm；元胞内，两元胞沟槽2之间的间距为1μm～5μm。
步骤2、在上述元胞沟槽2内制备沟槽绝缘氧化层6，所述沟槽绝缘氧化层6覆盖元胞沟槽2的内侧壁以及底壁；
具体地，采用本技术领域常用的技术手段制备沟槽绝缘氧化层6，如采用热氧化工艺制备沟槽绝缘氧化层6，所制备得到的沟槽绝缘氧化层6覆盖元胞沟槽2的内侧壁以及底壁。具体实施时，所述沟槽绝缘氧化层6的厚度为800nm～1400nm。
步骤3、在上述半导体基板7的正面进行多晶硅淀积，以得到填充于元胞沟槽2内的栅极导电多晶硅4，元胞沟槽2内的栅极导电多晶硅4通过沟槽绝缘氧化层6与所在元胞沟槽2的侧壁以及底壁绝缘隔离；
具体地，采用本技术领域常用的技术手段进行多晶硅淀积，淀积多晶硅后，能将多晶硅填充于元胞沟槽2内，以形成栅极导电多晶硅4，元胞沟槽2内的栅极导电多晶硅4通过沟槽绝缘氧化层6与所在元胞沟槽2的侧壁以及底壁绝缘隔离。
步骤4、选择性地掩蔽和刻蚀上述元胞沟槽2内的栅极导电多晶硅4，以在元胞沟槽2内上部得到若干沟槽内槽体，所述沟槽内槽体从元胞沟槽2槽口指向所述元胞沟槽2槽底的方向垂直延伸；
具体地，步骤3中多晶硅淀积时，也会覆盖半导体基板的正面，在对元胞沟槽2内的栅极导电多晶硅4刻蚀时，也需要对半导体基板7正面上的多晶硅刻蚀去除。
刻蚀后，在元胞沟槽2内的上部得到若干沟槽内槽体，所述沟槽内槽体的深度小于元胞沟槽2的深度，多个沟槽内槽体沿元胞沟槽2的长度方向依次分布，沟槽内槽体的数量可以根据需要选择，此处不再赘述。得到沟槽内槽体后，相邻的沟槽内槽体通过栅极导电多晶硅4间隔。
步骤5、在上述沟槽内槽体内制备槽内介质块1；
具体实施时，采用本技术领域常用的技术手段制备槽内介质块1，槽内介质块1填满沟槽内槽体，槽内介质块1可以为二氧化硅或氮化硅，具体在沟槽内槽体内制备槽内介质块1的方式以及工艺可以根据需要选择，以能制备所需的槽内介质块1为准。
步骤6、在上述半导体基板7内制备P型基区8以及位于所述P型基区8内的N+源区3，其中，元胞沟槽2的槽底位于所述P型基区8的下方；槽内介质块1的底部与P型基区8对应，槽内介质块1在元胞沟槽2内的底部位于N+源区3的底部的下方，P型基区8的底部位于槽内介质块1底部的下方；
本发明实施例中，采用本技术领域常用的技术手段进行P型基区8、N+源区3的制备，即元胞沟槽2的槽底位于所述P型基区8的下方；槽内介质块1的底部与P型基区8对应，槽内介质块1在元胞沟槽2内的底部位于N+源区3的底部的下方，P型基区8的底部位于槽内介质块1底部的下方。
当然，具体实施时，在P型基区8内还制备P+发射极接触区9以及发射极接触孔，P型基区8、P+发射极接触区9以及N+源区3的具体情况可以参考上述说明，此处不再赘述。
步骤7、在上述半导体基板7正面上方进行正面电极工艺，以得到所需的正面元胞电极，所述正面元胞电极包括栅极金属层，其中，栅极金属层与元胞沟槽2内的栅极导电多晶硅4欧姆接触。
具体实施时，采用现有常用的技术手段制备正面元胞电极，其中，栅极金属层与元胞沟槽内的栅极导电多晶硅4欧姆接触；正面元胞电极还包括发射极金属层，所述发射极金属与N+源区3以及P+发射极接触区9欧姆接触。利用栅极金属层能型层栅电极，利用发射极金属层能型层发射极，通过栅极金属层、发射极金属层分别形成栅电极、发射极的具体方式与现有相一致，此处不再赘述。
进一步地，所述半导体基板7的材料包括硅；在所述半导体基板7的背面制备有背面电极结构。
本发明实施例中，所述背面电极结构，具体是指能形成IGBT器件所需的背面电极形式，背面电极结构的具体形式可以根据需要选择，此处不再赘述。

Claims (10)

1.一种能提升短路能力的IGBT器件，包括具有第一导电类型的半导体基板以及制备于所述半导体基板中心区的元胞区，所述元胞区内包括若干并联分布的元胞，元胞区内的元胞采用沟槽结构；其特征是：
在所述IGBT器件的俯视平面上，对任一元胞，均包括两个呈长条状的元胞沟槽，在元胞沟槽内均设置栅极导电多晶硅，所述栅极导电多晶硅通过沟槽绝缘氧化层与所在元胞沟槽的内侧壁以及底壁绝缘隔离；
在沿元胞沟槽的长度方向上，在元胞沟槽内设置若干槽内介质块，所述槽内介质块从元胞沟槽的槽口向元胞沟槽的底部方向延伸，且槽内介质块与栅极导电多晶硅绝缘隔离；
在元胞沟槽间相互邻近的外侧壁上设置第一导电类型源区，所述第一导电类型源区沿元胞沟槽的长度方向分布，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方；所述元胞沟槽内的栅极导电多晶硅与栅极金属层欧姆接触。
2.根据权利要求1所述能提升短路能力的IGBT器件，其特征是：在元胞沟槽间还设置第二导电类型基区，第一导电类型源区位于所述第二导电类型基区内，元胞沟槽的槽底位于所述第二导电类型基区的下方；槽内介质块的底部与第二导电类型基区对应，第二导电类型基区的底部位于槽内介质块底部的下方。
3.根据权利要求2所述能提升短路能力的IGBT器件，其特征是：在第二导电类型基区内还设置第二导电类型发射极接触区，所述第二导电类型发射极接触区与第二导电类型基区内的第一导电类型源区接触，第一导电类型源区间位于发射极接触孔的两侧；
第二导电类型发射极接触区在第二导电类型基区内的长度小于两元胞沟槽相应外侧壁之间的距离。
4.根据权利要求2所述能提升短路能力的IGBT器件，其特征是：所述槽内介质块包括二氧化硅层或氮化硅层。
5.根据权利要求1至4任一项所述能提升短路能力的IGBT器件，其特征是：在元胞沟槽内，槽内介质块直接与元胞沟槽上部的内侧壁接触，或者，槽内介质块与元胞沟槽上部内侧壁的沟槽绝缘氧化层接触。
6.一种能提升短路能力的IGBT器件的制备方法，其特征是，所述制备方法包括如下步骤：
步骤1、提供第一导电类型的半导体基板，并在半导体基板的正面制备得到所需的元胞沟槽；
步骤2、在上述元胞沟槽内制备沟槽绝缘氧化层，所述沟槽绝缘氧化层覆盖元胞沟槽的内侧壁以及底壁；
步骤3、在上述半导体基板的正面进行多晶硅淀积，以得到填充于元胞沟槽内的栅极导电多晶硅，元胞沟槽内的栅极导电多晶硅通过沟槽绝缘氧化层与所在元胞沟槽的侧壁以及底壁绝缘隔离；
步骤4、选择性地掩蔽和刻蚀上述元胞沟槽内的栅极导电多晶硅，以在元胞沟槽内上部得到若干沟槽内槽体，所述沟槽内槽体从元胞沟槽槽口指向所述元胞沟槽槽底的方向垂直延伸；
步骤5、在上述沟槽内槽体内制备槽内介质块；
步骤6、在上述半导体基板内制备第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源区，其中，元胞沟槽的槽底位于所述第二导电类型基区的下方；槽内介质块的底部与第二导电类型基区对应，槽内介质块在元胞沟槽内的底部位于第一导电类型源区的底部的下方，第二导电类型基区的底部位于槽内介质块底部的下方；
步骤7、在上述半导体基板正面上方进行正面电极工艺，以得到所需的正面元胞电极，所述正面元胞电极包括栅极金属层，其中，栅极金属层与元胞沟槽内的栅极导电多晶硅欧姆接触。
7.根据权利要求6所述低输入电容的沟槽型IGBT器件的制备方法，其特征是，所述槽内介质块包括二氧化硅层或氮化硅层，所述槽内介质块的底部与第一导电类型源区底部之间的垂直距离为0.5μm。
8.根据权利要求6所述低输入电容的沟槽型IGBT器件的制备方法，其特征是，所述元胞沟槽的宽度为0.5μm～1.5μm，元胞沟槽的深度为4μm～8μm；元胞内，两元胞沟槽之间的间距为1μm～5μm。
9.根据权利要求6至8任一项所述低输入电容的沟槽型IGBT器件的制备方法，其特征是，所述沟槽绝缘氧化层的厚度为800nm～1400nm。
10.根据权利要求6至8任一项所述低输入电容的沟槽型IGBT器件的制备方法，其特征是，所述元胞内的元胞沟槽呈长条形，元胞内的两个元胞沟槽相互平行。
CN202210608694.1A 2022-05-31 2022-05-31 能提升短路能力的igbt器件及制备方法 Withdrawn CN114975621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210608694.1A CN114975621A (zh) 2022-05-31 2022-05-31 能提升短路能力的igbt器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210608694.1A CN114975621A (zh) 2022-05-31 2022-05-31 能提升短路能力的igbt器件及制备方法

Publications (1)

Publication Number Publication Date
CN114975621A true CN114975621A (zh) 2022-08-30

Family

ID=82956985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210608694.1A Withdrawn CN114975621A (zh) 2022-05-31 2022-05-31 能提升短路能力的igbt器件及制备方法

Country Status (1)

Country Link
CN (1) CN114975621A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881776A (zh) * 2022-12-14 2023-03-31 上海功成半导体科技有限公司 功率器件及其制作方法和电子器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881776A (zh) * 2022-12-14 2023-03-31 上海功成半导体科技有限公司 功率器件及其制作方法和电子器件

Similar Documents

Publication Publication Date Title
CN110379852B (zh) 能降低米勒电容的沟槽型igbt器件
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN114823886A (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN111725306B (zh) 一种沟槽型功率半导体器件及其制造方法
CN117637828B (zh) 半导体装置
CN117316769B (zh) 一种自对准的碳化硅mosfet器件及其制备方法
CN213905364U (zh) 沟槽功率半导体器件
CN114975621A (zh) 能提升短路能力的igbt器件及制备方法
CN117747648A (zh) 半导体装置
CN110061047B (zh) 一种igbt结构及其制作方法
CN218069857U (zh) 具有倒t型埋层的深沟槽型功率器件
CN113555414B (zh) 沟槽型碳化硅场效应晶体管及其制备方法
CN114497188A (zh) 高可靠性上下结构的sgt器件
CN213459746U (zh) Mosfet晶体管
CN211265485U (zh) 屏蔽型igbt结构
CN210926026U (zh) 采用屏蔽栅的超结mosfet结构
CN209747516U (zh) 一种igbt结构
CN112420845A (zh) 沟槽功率半导体器件及制造方法
CN114975620B (zh) 低输入电容的沟槽型igbt器件及制备方法
CN113097297A (zh) 功率器件结构及制作方法
CN111341843A (zh) 复合沟道igbt器件及其制造方法
CN110739346A (zh) 具有屏蔽栅的sj mos器件终端结构及其制作方法
CN117497576B (zh) 具有异质结的沟槽型SiC功率器件及制备方法
CN113690301B (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220830

WW01 Invention patent application withdrawn after publication