CN115498864A - 包括晶体管和缓冲器的电路、以及半导体器件 - Google Patents

包括晶体管和缓冲器的电路、以及半导体器件 Download PDF

Info

Publication number
CN115498864A
CN115498864A CN202210691537.1A CN202210691537A CN115498864A CN 115498864 A CN115498864 A CN 115498864A CN 202210691537 A CN202210691537 A CN 202210691537A CN 115498864 A CN115498864 A CN 115498864A
Authority
CN
China
Prior art keywords
capacitor
diode
terminal
mosfet
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210691537.1A
Other languages
English (en)
Inventor
迪安·E·普罗布斯特
J·A·叶迪纳克
B·帕德玛纳伯翰
P·A·伯克
杰弗里·A·尼尔斯
阿肖克·沙拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN115498864A publication Critical patent/CN115498864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/344—Active dissipative snubbers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及包括晶体管和缓冲器的电路、以及半导体器件。在一些方面，本文描述的技术涉及一种电路，该电路包括：金属氧化物半导体场效应晶体管MOSFET，包括栅极、源极和漏极；以及缓冲电路，耦接在漏极和源极之间，缓冲电路包括：二极管，具有阴极和阳极，阴极与漏极耦接；电容器，具有与阳极耦接的第一端子以及与源极耦接的第二端子；和电阻器，具有与阳极和电容器的第一端子耦接的第一端子以及与源极耦接的第二端子。

Description

包括晶体管和缓冲器的电路、以及半导体器件
技术领域
本描述涉及包括晶体管和缓冲器的电路、以及半导体器件，更具体地，涉及晶体管器件，例如使用电阻器-二极管-电容器缓冲电路实现的金属氧化物场效应晶体管。
背景技术
功率晶体管用于多种应用，例如消费电子、汽车电子、工业电子等。例如，功率晶体管用于功率转换电路，例如直流到直流(DC到DC)功率转换器(例如，同步降压转换器)，其中，转换器的功率输出耦接到高侧(HS)晶体管和低侧(LS)晶体管之间的开关节点。HS晶体管和LS晶体管(例如，垂直金属氧化物半导体场效应晶体管(MOSFET))中和/或用于实现相关联的功率转换器的印刷电路板(PCB)中的寄生电感与LS晶体管的输出电容(Coss)相结合，可以在开关节点处引起过冲和/或振铃。这种过冲和/或振铃可引起开关节点上的电压超过LS晶体管的击穿电压，例如LS MOSFET的漏极-源极击穿电压(BVdss)。当超过BVdss时，相关联的功率转换器的功率转换效率可能降低和/或发生晶体管损坏。在包括栅极屏蔽式MOSFET的实现方式中，小的屏蔽电阻减少与屏蔽位移电流相关联的损耗，但是还可能增加，而导致过冲。
例如，对于给定的实现方式，一种用于防止这种功率效率损失和/或潜在的晶体管损坏的方法是增加LS晶体管的BVdss。然而，增加BVdss还会增加LS晶体管的导通电阻，例如漏极-源极导通电阻(Rdson)，这导致更高的电阻性损耗，而且还降低功率转换效率。
用于减少过冲和/或振铃的另一种方法是将附加电容器和/或电阻器耦接到相关联的功率转换器的开关节点。然而，根据开关节点上的电压对这种额外的电容器进行充电和放电，则会导致功率转换效率损失。此外，这种额外的电容器占用PCB空间(例如，增加生产成本)，还会给电路增加更多寄生电感，这可能不利于减少过冲和/或振铃。
发明内容
在一些方面，本文描述的技术涉及一种电路，该电路包括：金属氧化物半导体场效应晶体管(MOSFET)，包括栅极、源极和漏极；以及缓冲电路，耦接在漏极和源极之间，缓冲电路包括：二极管，具有阴极和阳极，阴极与漏极耦接；电容器，具有与阳极耦接的第一端子以及与源极耦接的第二端子；和电阻器，具有与阳极和电容器的第一端子耦接的第一端子以及与源极耦接的第二端子。
在一些方面，本文描述的技术涉及一种电路，其中，二极管的击穿电压小于MOSFET的击穿电压，缓冲电路配置为：当漏极上的电压超过二极管的击穿电压时，对电容器进行充电；以及当阳极上的电压大于漏极上的电压时，使电容器放电。
在一些方面，本文描述的技术涉及一种电路，其中，当漏极上的电压超过二极管的击穿电压时，对电容器进行充电包括：将电容器充电到等于MOSFET的漏极-源极电压减去二极管的击穿电压的电压。
在一些方面，本文描述的技术涉及一种电路，其中，使电容器放电包括：使电容器通过电阻器来放电。
在一些方面，本文描述的技术涉及一种电路，其中，二极管的击穿电压小于MOSFET的漏极-源极击穿电压。
在一些方面，本文描述的技术涉及一种电路，其中，MOSFET和缓冲电路以单片的形式包括在半导体管芯中。
在一些方面，本文描述的技术涉及一种电路，其中：MOSFET包括在第一半导体管芯中；以及缓冲电路包括在与第一半导体管芯共同封装的第二半导体管芯中。
在一些方面，本文描述的技术涉及一种电路，其中：MOSFET、二极管和电阻器包括在半导体管芯中；以及电容器是设置在半导体管芯上的表面安装电容器。
在一些方面，本文描述的技术涉及一种电路，其中：电路包括在功率转换器电路中；以及二极管的击穿电压大于功率转换器电路的电源电压。
在一些方面，本文描述的技术涉及一种半导体器件，该半导体器件包括：第一导电类型的半导体区域；第二导电类型的植入物，设置在半导体区域中，第二导电类型与第一导电类型相反；金属氧化物半导体场效应晶体管(MOSFET)，设置在半导体区域中，MOSFET包括：栅极；第一导电类型的源极；和包括在半导体区域中的漏极；电容器，具有：第一端子，设置成以下至少之一：至少部分地包括在植入物中，或者与植入物耦接；第二端子，与源极耦接；和电介质，设置在第一端子和第二端子之间；以及电阻器，具有：第一端子，与源极耦接；和第二端子，与植入物耦接，植入物包括二极管的阳极，且半导体区域包括二极管的阴极。
在一些方面，本文描述的技术涉及一种半导体器件，其中，MOSFET的漏极-源极击穿电压大于二极管的击穿电压。
在一些方面，本文描述的技术涉及一种半导体器件，其中：电介质设置在位于半导体区域的表面上的植入物上；以及电容器的第二端子包括设置在电容器的电介质上的金属层，该金属层与源极耦接。
在一些方面，本文描述的技术涉及一种半导体器件，其中：电容器是金属-绝缘体-金属(MIM)电容器；电容器的第一端子包括设置在植入物上的第一金属层；以及电容器的第二端子包括设置在电介质上的第二金属层。
在一些方面，本文描述的技术涉及一种半导体器件，其中，MIM电容器是垂直的蜿蜒形MIM电容器。
在一些方面，本文描述的技术涉及一种半导体器件，其中：电容器是金属-绝缘体-金属(MIM)电容器；电容器的第二端子包括：设置在MOSFET上的第一金属层，电介质设置在第一金属层上；以及设置在电介质上的第二金属层，第二金属层设置在电介质上并通过穿过电介质形成的至少一个通孔而与第一金属层耦接；以及电容器的第二端子设置在电介质内。
在一些方面，本文描述的技术涉及一种半导体器件，其中：电介质设置在植入物上；金属层设置在电介质上，金属层通过穿过电介质形成的至少一个触点而与植入物耦接；以及电容器的第二端子设置在电介质内，电容器包括与第二电容器并联地耦接的第一电容器。
在一些方面，本文描述的技术涉及一种半导体器件，其中：电容器的第二端子设置在具有介电内衬的沟槽中，该沟槽设置在半导体区域中，沟槽的介电内衬包括电容器的电介质；以及植入物设置在半导体区域的、与具有介电内衬的沟槽相邻的台面中。
在一些方面，本文描述的技术涉及一种半导体器件，该半导体器件包括：第一半导体管芯，包括金属氧化物半导体场效应晶体管(MOSFET)，第一半导体管芯包括：第一表面，其上设置有MOSFET的栅极端子和MOSFET的源极端子；第二表面，其上设置有MOSFET的漏极端子，第二表面与第一表面相对；第二半导体管芯，包括：第一表面，其上设置有第一端子；与第一表面相对的第二表面，其上设置有第二端子；和缓冲电路，包括：二极管，具有与第二半导体管芯的第二端子耦接的阴极；电容器，耦接在二极管的阳极和第二半导体管芯的第一端子之间；和电阻器，耦接在阳极和第二半导体管芯的第一端子之间，使得电阻器与电容器并联地耦接；管芯附接盘，第一半导体管芯的第二表面和第二半导体管芯的第二表面设置在管芯附接盘上，使得管芯附接盘将MOSFET的漏极端子与第二半导体管芯的第二端子耦接；以及电连接器，将MOSFET的源极端子与第二半导体管芯的第一端子耦接。
在一些方面，本文描述的技术涉及一种半导体器件，其中，MOSFET的漏极-源极击穿电压大于二极管的击穿电压。
在一些方面，本文描述的技术涉及一种半导体器件，其中，缓冲电路配置为：当MOSFET的漏极端子上的电压超过二极管的击穿电压时，对电容器进行充电；以及当阳极上的电压大于漏极端子上的电压时，使电容器放电。
附图说明
图1是示出包括电阻器-二极管-电容器(RDC)缓冲电路的功率转换器的框图。
图2是示出可以在图1的功率转换器中实现的低侧(LS)晶体管和集成的RDC缓冲电路的电路的示意图。
图3是示意性地示出包括图2的RDC缓冲电路的实现方式的功率转换器的输出电容的曲线图。
图4是示出电容对图2的RDC缓冲电路的实现方式的操作的影响的曲线图。
图5是示出二极管击穿电压对图2的RDC缓冲电路的实现方式的操作的影响的曲线图。
图6是示出可包括在RDC缓冲电路中的二极管和电容器集成的横截面图的图。
图7是示出可包括在RDC缓冲电路中的二极管和并联电容器集成的横截面图的图。
图8是示出可包括在RDC缓冲电路中的二极管和沟槽电容器集成的横截面图的图。
图9是示出可包括在RDC缓冲电路中的另一二极管和沟槽电容器集成的横截面图的图。
图10是示出可包括在RDC缓冲电路中的二极管和金属-绝缘体-金属(MIM)电容器集成的图。
图11A是可包括在RDC缓冲电路中的MIM电容器的横截面图。
图11B是示出图11A的MIM电容器的俯视(平面)图的图。
图12A是可包括在RDC缓冲电路中的沟槽电阻器的横截面图。
图12B是图12A的沟槽电阻器的另一横截面图。
图13是可包括在RDC缓冲电路中的平面电阻器的横截面图。
图14是示出MOSFET和RDC缓冲电路的实现方式的图。
图15是示出MOSFET和RDC缓冲电路的另一实现方式的图。
在各个附图中，相同的参考符号表示相同和/或相似的元件。
具体实施方式
本公开涉及可以在功率转换器(例如直流到直流(DC-DC)功率转换器)中实现的电路和器件，例如半导体器件。与之前的方法相比，本文描述的电路和器件可减少相关联的功率转换器的开关节点上的过冲和/或振铃，同时还减少功率转换效率损失。例如，本文描述的电路和器件包括或者可用于实现电阻器-二极管-电容器(RDC)缓冲电路，RDC缓冲电路可与晶体管例如金属氧化物半导体场晶体管(MOSFET)集成。这种RDC缓冲电路和MOSFET(或其它晶体管)集成可以在功率转换器中实现低侧(LS)晶体管。在本文描述的方法中，RDC缓冲器可配置为操作，使得当相关联的功率转换器的开关节点电压(例如，MOSFET漏极上的电压)超过二极管的击穿电压时，RDC缓冲器的电容器充电，以及当二极管的阳极上的电压大于开关节点上的电压时，RDC缓冲器的电容器放电。在这种方法中，通过设计，二极管的击穿电压可小于LS晶体管的击穿电压，例如LS MOSFET的漏极-源极击穿电压(BVdss)。
例如，在示例性实现方式中，RDC缓冲电路可配置为使得当开关节点电压超过二极管的击穿电压时，RDC缓冲电路缓冲开关节点上的电压和/或电流(例如，通过对电容器进行充电来缓冲)以防止过冲和/或振铃，以及当二极管的阳极上的电压大于漏极上的电压(例如，开关节点上的电压)时，RDC缓冲电路使电容器放电和/或防止电容器的充电。在这种实现方式中，当开关节点电压小于二极管的击穿电压时，电阻器可传导二极管的漏电流，以减少或防止电容器的充电和/或使电容器放电。此外，当电容器存储的电压与开关节点的电压之间的电压差超过二极管的正向(导通)电压时，可以将存储在RDC缓冲电路的电容器上的电荷回传送到开关节点。
因为，在本文描述的方法中，当RDC缓冲电路的电压高于二极管的击穿电压时，RDC缓冲电路激活(缓冲开关节点上的电压和/或电流)，因此，如同之前的方法，可减少与根据开关节点电压对电容器持续进行充电和放电相关联的效率损失。此外，在本文描述的方法中，所实现的二极管的击穿电压小于相关联的LS晶体管的击穿电压，这允许选择(例如，通过设计来选择)相应的击穿电压。因此，使用如本文描述的RDC缓冲电路来减少过冲和/或振铃，则可允许使用具有较小击穿电压(BVdss)和较小导通电阻(Rdson)的LS晶体管(MOSFET)。与使用了具有更高击穿电压的晶体管的现有方法相比，这还可以减少效率损失。
图1是示出根据实现方式的功率转换器100的框图。功率转换器100通过示例的方式并出于说明的目的而示出。在一些实现方式中，功率转换器100可包括未具体示出的其它元件，例如控制电路和/或无源电路元件。
在该示例中，功率转换器100包括高侧(HS)晶体管110、LS晶体管120、RDC缓冲电路130和输出电路140。在一些实现方式中，HS晶体管110和LS晶体管可使用相应的功率MOSFET(例如在相应的半导体器件中实现的垂直功率MOSFET)来实现。例如，可以在半导体衬底(半导体区域)中实现这种垂直功率MOSFET。端子112可配置为接收用于控制HS晶体管110的信号(例如，来自功率转换器控制电路)。例如，端子112可以是HS功率MOSFET的栅极端子(例如，设置在介电层上的导电电极)。同样，端子122可配置为接收用于控制LS晶体管120的信号(例如，来自功率转换器控制电路)。例如，端子122可以是LS功率MOSFET的栅极端子。虽然图1的RDC缓冲电路130示出为与LS晶体管120相关联，但是在一些实现方式中，这种RDC缓冲电路还可与HS晶体管110相关联。
如图1所示，HS晶体管110和LS晶体管120与功率转换器100的开关节点124耦接。例如，在包括功率MOSFET的功率转换器100的实现方式中，HS晶体管110的源极和LS晶体管120的漏极可与开关节点124耦接。此外，在图1的示例中，RDC缓冲电路130和输出电路140与开关节点124耦接。在一些实现方式中，RDC缓冲电路130可使用本文描述的电路和/或器件来实现。输出电路140可以是配置为调节功率转换器的输出电压的电路，且输出电压可提供给端子142上的相应电路负载。在一些实现方式中，输出电路140可以是电感器-电容器(LC)电路。
在图1的功率转换器100中，电源电压可提供给HS晶体管110(例如，通过HS MOSFET的漏极端子)。在这种实现方式中，RDC缓冲电路130的二极管可具有大于电源电压且小于LS晶体管120的击穿电压的击穿电压。例如在本文描述的示例中，这种配置可提供RDC缓冲电路130的电容器的期望充电和放电。
图2是示出电路200的示意图，电路200包括与RDC缓冲电路230集成的LS MOSFET晶体管220，LS MOSFET晶体管220和RDC缓冲电路230可分别用于实现图1的功率转换器100的LS晶体管120和RDC缓冲电路130。如图2所示，LS MOSFET晶体管220包括栅极222(栅极端子、栅极连接等)、漏极224(漏极端子、漏极连接等)和源极226(源极端子、源极连接等)。在一些实现方式中，LS MOSFET晶体管220可以是在半导体区域和/或半导体衬底(在下文中称为“半导体区域”)中实现的垂直功率MOSFET，其中漏极224包括在半导体区域中(例如，背面侧漏极)，此外例如，通过金属化在半导体区域的正面侧(顶侧)上提供通向栅极222和源极226的连接。在该示例中，漏极224可与相关联的功率转换器的开关节点例如图1的开关节点124耦接，且源极226可与电接地耦接。
如图2所示，RDC缓冲电路230包括电阻器232、二极管234和电容器236。在RDC缓冲电路230中，二极管234的阳极与节点233耦接，而二极管234的阴极与节点235耦接。此外在RDC缓冲电路230中，电容器236的第一端子与节点233耦接，或者与二极管234的阳极耦接，而电容器236的第二端子与节点237耦接。虽然在图2中电容器236示出为单个电容器，但是在一些实现方式中，电容器236可表示集总电容，例如其中，使用彼此并联地耦接的多个电容器来实现电容器236，例如如同图7、图9、图11A和图11B的示例。RDC缓冲电路230的电阻器232耦接在节点233(二极管234的阳极)和节点237(电容器236的第二端子)之间。如图2进一步所示，RDC缓冲电路230可通过将节点235与LS MOSFET晶体管220的漏极224耦接(例如，耦接到功率转换器的开关节点)且将节点237与LS MOSFET晶体管220的源极226耦接(例如，耦接到电接地)而与LS MOSFET晶体管220集成。
在实现方式中，LS MOSFET晶体管220和二极管234可设计和/或生产成使得LSMOSFET晶体管220的BVdss大于二极管234的击穿电压(BV二极管)。因此，当RDC缓冲电路230在诸如功率转换器100的功率转换器中实现时，RDC缓冲电路230可操作，使得当相应开关节点的电压超过BV二极管时，RDC缓冲电路230激活(例如，通过对电容器236进行充电来缓冲开关节点上的电压和/或电流)，以防止过冲和/或振铃。当开关节点上的电压小于BV二极管时，电阻器232可以使电容器236放电，和/或可通过传导二极管234的漏电流来防止电容器236的充电。此外，当电容器236上存储的电压与开关节点上的电压之间的电压差大于二极管234的正向电压时，电容器236上存储的电荷可回传送到开关节点。如上所讨论的，与之前的方法相比，RDC缓冲电路230的这种操作可减少相关联的功率转换器的功率转换效率损失。
图3是示意性地示出包括图2的RDC缓冲电路230的实现方式的功率转换器(例如功率转换器100的实现方式)的输出电容的曲线图300，其中RDC缓冲电路230用于实现RDC缓冲电路130。因此，为了说明的目的，将进一步参考图1和图2来描述曲线图300。在图3中，迹线310示出了输出电容(Coss)(在开关节点上LS MOSFET和RDC缓冲电路的组合电容)作为LSMOSFET的漏极-源极电压(VDS)的函数，Coss在y轴上，VDS在x轴上。如迹线310所示，当LSMOSFET晶体管220的VDS(开关节点124上的电压)增加到大于或等于二极管234的BV二极管的电压时，RDC缓冲电路230激活，如迹线310所示的Coss的阶跃增加320所示。该阶跃增加320是二极管234的击穿导致电容器236对Coss产生贡献的结果。因此，在这种实现方式中，当VDS小于BV二极管时，缓冲不起作用，以及当VDS处于或高于BV二极管时，缓冲起作用。
图4是示出电容(例如，电容值)对图2的RDC缓冲电路230的实现方式的操作的影响的曲线图400，例如，当RDC缓冲电路230在诸如功率转换器100的功率转换器中实现时。因此，与曲线图300的讨论一样，将进一步参考图1和图2来描述曲线图400。在曲线图400中，示出了在二极管234的BV二极管固定的情况下在电容器236的任意电容值的范围内，作为功率转换器100的操作时间的函数的相应电压迹线。具体地，迹线410示出了电容值为X时的开关节点电压，迹线420示出了电容值为3X时的开关节点电压，迹线430示出了电容值为5X时的开关节点电压，以及迹线440示出了电容值为7X时的开关节点电压。时间、电容和BV二极管的具体值可以变化，且将取决于具体实现方式。
如图4所示，当相应的开关节点电压大于或等于二极管234的BV二极管时，迹线410-440的斜率发生相应的变化，在该示例中BV二极管固定。斜率的这种变化指示已发生二极管234的击穿，且由RDC缓冲电路230对开关节点124上的电压(和/或电流)的缓冲起作用，例如，已发生与电容器236对应的Coss的阶跃增加。还如图4所示，当开关节点电压小于BV二极管且RDC缓冲电路230的缓冲不起作用时，迹线410-440具有相同的斜率，原因是通过二极管234使电容器236与开关节点124隔离。然而，当开关节点电压处于或高于BV二极管且RDC缓冲电路230的缓冲起作用时，迹线410-440的斜率以及迹线410-440的峰值电压根据电容器236的相应电容值而变化。具体地，如迹线410-440所示，随着电容器236的电容值增加，斜率和峰值电压减小。因此，对于在给定LS MOSFET晶体管220的BVdss和给定二极管234的BV二极管的情况下RDC缓冲电路230的实现方式，可(通过设计)选择电容器236的值，以实现减少过冲和/或振铃的开关节点电压特征，从而防止功率效率损失和/或防止对LS MOSFET晶体管220的损坏。
图5是示出BV二极管对图2的RDC缓冲电路230的实现方式的操作的影响的曲线图，例如，当RDC缓冲电路230在诸如功率转换器100的功率转换器中实现时。因此，与曲线图300和曲线图400的讨论一样，将进一步参考图1和图2来描述曲线图500。在曲线图500中，示出了在电容器236的电容值固定的情况下在二极管234的任意BV二极管值的范围内，作为功率转换器100的操作时间的函数的相应电压迹线。具体地，迹线510示出了BV二极管e值为Y时的开关节点电压，迹线520示出了BV二极管值为1.5Y时的开关节点电压，迹线530示出了BV二极管值为2Y时的开关节点电压，以及迹线540示出了BV二极管值为2.5Y时的开关节点电压。时间、电容和BV二极管的具体值可以变化，且将取决于具体实现方式。
如图5所示，当相应的开关节点电压大于或等于二极管234的相应BV二极管值时，迹线510-540的斜率发生变化。斜率的这种变化指示已发生二极管234的击穿，且由RDC缓冲电路230对开关节点124上的电压(和/或电流)的缓冲起作用，例如，已发生与电容器236对应的Coss的阶跃增加。还如图5所示，当开关节点电压小于BV二极管且RDC缓冲电路230的缓冲不起作用时，迹线510-540具有相同的斜率，原因是通过二极管234使电容器236与开关节点124隔离。如迹线510-540所示，随着二极管234的BV二极管增加，激活RDC缓冲电路230的缓冲所需的电压增加。因此，对于在给定LS MOSFET晶体管220的BVdss和给定电容器236的电容值的情况下RDC缓冲电路230的实现方式，可(通过设计)选择二极管234的BV二极管，以实现减少过冲和/或振铃的开关节点电压特征。
图6至图13示出了二极管、电容器和/或电阻器的示例，二极管、电容器和/或电阻器可用于在一个或多个半导体器件中实现RDC缓冲电路，例如图2的RDC缓冲电路230。也就是说，在一些实现方式中，二极管、电容器和电阻器，例如图6至图13所示的二极管、电容器和电阻器，可互连以产生RDC缓冲电路。在一些实现方式中，图6至图13的二极管、电容器和电阻器可与LS MOSFET或其它晶体管器件结合地实现，以产生晶体管和RDC缓冲电路集成，例如图2的电路200的实现方式。在图6至图13中，为了说明的目的，示出了示例结构的相应部分。在一些实现方式中，图6至图13所示的结构(例如，横截面图)可延伸到页面内和页面外，例如，以创建期望尺寸的结构。此外，图6至图13所示的结构在其左侧和/或右侧进行扩展、镜像和/或复制，以产生更大的结构(器件)。
虽然下面进一步讨论图6至图13，但是简要地说，图6至图10示出了可以在半导体器件中作为RDC缓冲电路的一部分实现的组合式二极管和电容器的相应示例。在一些实现方式中，图6至图10以及图11A至图11B的结构的二极管和电容器可彼此分开地实现，然后适当地互连。图11A和图11B示出了可包括在RDC缓冲电路中的金属-绝缘体-金属(MIM)电容器的示例，而图12A、图12B和图13示出了可包括在RDC缓冲电路中的示例性电阻器。
在一些实现方式中，RDC缓冲电路的电容器、二极管和/或电阻器中的至少一个可实现为分立元件(例如，如图14所示的表面安装电容器)、与包括其它电路元件的半导体器件耦接，以产生晶体管和RDC缓冲电路集成。在一些实现方式中，可使用第一半导体管芯和第二半导体管芯来实现晶体管和RDC缓冲电路集成，第一半导体管芯包括晶体管例如LSMOSFET，第二半导体管芯包括RDC缓冲电路例如RDC缓冲电路230。在这种实现方式中，第一半导体管芯和第二半导体管芯可包括在单个半导体器件封装中并在单个半导体器件封装中互连，例如图15的示例。
在图6至图13的示例中，电容器、二极管和电阻器的操作特征可通过设计和/或工艺来确定。即，可通过布局和确定尺寸，以及通过选择半导体处理参数(例如掺杂浓度)和/或材料，来实现适合于特定实现方式的相应电容值、BV二极管值和电阻值。虽然图6至图13示出了具体示例，但是在一些实现方式中，可使用其它电容器、二极管和/或电阻器实现方式。例如，作为一些示例，二极管可实现为齐纳二极管，电阻器可实现为扩散电阻器或金属电阻器，以及电容器可使用低k和/或高k电介质实现，以实现期望的电容值。
图6是示出可包括在RDC缓冲电路中的二极管和电容器集成600的横截面图的图。例如，二极管和电容器集成600可以在电路200的实现方式中实现RDC缓冲电路230的二极管234和电容器236。如图6所示，二极管和电容器集成600包括p型区域602、n型区域604、电介质606和金属层608。在该示例中，二极管和电容器集成600的二极管634包括p型区域602和n型区域604，其中p型区域602定义(包括、充当等等)二极管634的阳极，而n型区域604定义(包括、充当等等)二极管634的阴极。
此外在该示例中，二极管和电容器集成600的电容器636包括p型区域602、电介质606和金属层608。p型区域602可以是重掺杂p型区域、定义(包括、充当等等)电容器636的第一端子或板，而金属层608定义(包括、充当等等)电容器636的第二端子，其中电介质606充当电容器636的电介质。
在该示例中，p型区域602可设置在n型区域604中，其中n型区域是n型半导体区域，例如外延半导体层和/或半导体衬底。n型区域604可以是轻掺杂n型区域、重掺杂n型区域或二者的组合。当n型区域604包括在电路200的实现方式中时，n型区域604还可定义(包括、充当等等)在半导体区域中包括的相关联的LS MOSFET晶体管的漏极，而金属层608可与LSMOSFET的源极耦接。也就是说，在这种实现方式中，金属层608可被称为源极金属。
图7是示出可包括在RDC缓冲电路中的二极管和并联电容器集成700的横截面图的图。例如，二极管和并联电容器集成700可以在电路200的实现方式中实现RDC缓冲电路230的二极管234和电容器236。如图7所示，二极管和并联电容器集成700包括p型区域702、n型区域704、电介质706、金属层708以及设置在电介质706内的电极709。在该示例中，与二极管和电容器集成600一样，二极管和并联电容器集成700的二极管734包括p型区域702和n型区域704，其中p型区域702定义(包括、充当等等)二极管734的阳极，而n型区域704定义(包括、充当等等)二极管734的阴极。p型区域702可以是重掺杂p型区域。n型区域704可以是轻掺杂n型区域、重掺杂n型区域或二者的组合。
此外在该示例中，二极管和并联电容器集成700的并联电容器736包括p型区域702、电介质706、金属层708和电极709。p型区域702可以是重掺杂p型区域、定义(包括、充当等等)并联电容器736的第一电容器的第一端子或板，而金属层708定义(包括、充当等等)并联电容器736的第二电容器的第一端子或板。在该示例中，电极709可以是掺杂多晶硅电极、可定义(包括、充当等等)第一电容器和第二电容器两者的第二端子或板，而电介质706充当两个并联电容器的电介质。如图7所示，金属层708可接触p型区域702，使得金属层708与二极管734的阳极耦接。与电容器636相比，并联电容器736可增加电容密度(与并联电容器736相关联的每单位半导体区域面积上的电容)，这可允许使用更少的半导体区域面积来实现给定的电容值。
在该示例中，与二极管和电容器集成600一样，p型区域702可设置在n型区域704中，其中n型区域是半导体区域，例如外延半导体层和/或半导体衬底。当n型区域704包括在电路200的实现方式中时，n型区域704还可定义(包括、充当等等)在半导体区域中包括的相关联的LS MOSFET晶体管的漏极，而电极709可与LS MOSFET的源极耦接。也就是说，在这种实现方式中，电极709可被称为源极多晶硅。
图8是示出可包括在RDC缓冲电路中的二极管和沟槽电容器集成800的横截面图的图。例如，二极管和沟槽电容器集成800可以在电路200的实现方式中实现RDC缓冲电路230的二极管234和电容器236。如图8所示，二极管和沟槽电容器集成800包括p型区域802，p型区域802具有重掺杂p型区域802a和轻掺杂p型区域802b。二极管和沟槽电容器集成800还包括n型区域804、电介质806、金属层808和沟槽电极809。沟槽电极809可以是掺杂多晶硅电极、设置在以电介质806为内衬的相应沟槽中。在该示例中，二极管和沟槽电容器集成800的二极管包括p型区域802和n型区域804，其中p型区域802定义(包括、充当等等)二极管的阳极，而n型区域804定义(包括、充当等等)二极管的阴极。如图8所示，p型区域802可设置在半导体区域的、位于具有介电内衬的沟槽之间的台面中，且设置在包括沟槽电极809的具有介电内衬的沟槽下方(在图8的方向上)。n型区域804可以是轻掺杂n型区域、重掺杂n型区域或二者的组合。
此外在该示例中，二极管和沟槽电容器集成800的电容器包括p型区域802、电介质806和沟槽电极809。p型区域802定义(包括、充当等等)电容器的第一端子或板，而沟槽电极809定义(包括、充当等等)电容器的第二端子，其中电介质806充当电容器836的电介质。与诸如图6和图7所示的平面电容器相比，在图8的电容器(以及图9的沟槽电容器)中使用沟槽电极809，则可增加电容密度(与沟槽电容器相关联的每单位半导体区域面积上的电容)，这可允许使用更少的半导体区域面积来实现给定的电容值。
在该示例中，p型区域802可设置在n型区域804中(例如如上所述)，其中n型区域是n型半导体区域，例如外延半导体层和/或半导体衬底。当n型区域804包括在电路200的实现方式中时，n型区域804还可定义(包括、充当等等)在半导体区域中包括的相关联的LSMOSFET晶体管的漏极。金属层808可与LS MOSFET的源极耦接，且与沟槽电极809接触，以将沟槽电极809耦接到源极电位，例如在电路200中的电容器236的布置中耦接。也就是说，在这种实现方式中，金属层808可被称为源极金属。
图9是示出可包括在RDC缓冲电路中的另一二极管和沟槽电容器集成900的横截面图的图。二极管和沟槽电容器集成900是对图8的二极管和沟槽电容器集成800的修改。在图9中，二极管和沟槽电容器集成900的元件以系列号900来编号，其对应于图8中它们的类似元件的系列号800。例如，二极管和沟槽电容器集成900包括p型区域902、n型区域904、电介质906、金属层908和沟槽电极909。为了简洁起见，这里不再详细描述这些元件与图8中的元件类似的方面，下面讨论二极管和沟槽电容器集成800与二极管和沟槽电容器集成900之间的区别。
如图9所示，与图8的p型区域802的多个部分相比，p型区域902包括单个部分，其可以是重掺杂p型区域。此外，与p型区域802相比，p型区域902没有设置在具有介电内衬的沟槽下方，其中沟槽电极909设置在具有介电内衬的沟槽中。在这种布置中，当沟槽电极909在具有相应的LS MOSFET的半导体器件中实现时，沟槽电极909的下部可以给LS MOSFET提供漏极-源极电容(例如，在金属层908和n型区域904之间提供)。可通过设计来调节该附加电容，以进一步调节相应的功率转换器中的开关操作(例如，开关节点电压特征)。
图10是示出可包括在RDC缓冲电路中的二极管和金属-绝缘体-金属(MIM)电容器集成1000的图。例如，二极管和MIM电容器集成1000可以在电路200的实现方式中实现RDC缓冲电路230的二极管234和电容器236。如图10所示，二极管和MIM电容器集成1000包括p型区域1002、n型区域1004、电介质1006(包括部分1006a和1006b)、金属层1008和金属层1009。在二极管和MIM电容器集成1000中，金属层1009被图案化以包括多个部分。在一些实现方式中，金属层1009可以是连续金属层。在该示例中，二极管和MIM电容器集成1000的二极管1034包括p型区域1002和n型区域1004，其中p型区域1002定义(包括、充当等等)二极管1034的阳极，而n型区域1004定义(包括、充当等等)二极管1034的阴极。
此外在该示例中，二极管和MIM电容器集成1000的MIM电容器1036包括金属层1008、电介质1006和金属层1009。金属层1009与p型区域1002(例如，二极管1034的阳极)接触、定义(包括、充当等等)MIM电容器1036的第一端子或板，而金属层1008定义(包括、充当等等)MIM电容器1036的第二端子或板，其中电介质1006充当MIM电容器1036的电介质。如图10所示，电介质1006、金属层1008和金属层1009可被配置(图案化)，使得MIM电容器1036形成垂直的蜿蜒形MIM电容器。与例如图6和图7中的平面电容器相比，这种蜿蜒形状可增加电容密度(与MIM电容器1036相关联的每单位半导体区域面积上的电容)，这可允许使用更少的半导体区域面积来产生给定电容值的电容器。
在该示例中，p型区域1002可设置在n型区域1004中，其中n型区域是n型半导体区域，例如外延半导体层和/或半导体衬底。n型区域1004可以是轻掺杂n型区域、重掺杂n型区域或二者的组合。当n型区域1004包括在电路200的实现方式中时，n型区域1004还可定义(包括、充当等等)在半导体区域中包括的相关联的LS MOSFET晶体管的漏极，而金属层1008可与LS MOSFET的源极耦接。也就是说，在这种实现方式中，金属层1008可被称为源极金属。
图11A是可包括在RDC缓冲电路中的MIM电容器1100(其实现并联电容器)的横截面图。例如，MIM电容器1100可以在电路200的实现方式中实现RDC缓冲电路230的电容器236。图11B是示出图11A的MIM电容器1100的实现方式的俯视(平面)图的图。如上文所述，图11A和图11B示出了MIM电容器的多个部分，以示出示例性MIM电容器1136的结构。在示例性实现方式中，图11A和图11B所示的MIM电容器1136的结构可进行扩展、复制和/或镜像，以产生MIM电容器。
如图11A和图11B所示，MIM电容器1100包括金属层1108a、金属层1108b、通孔1108c、电介质1106以及设置在电介质1106内的电极1109。在一些实现方式中，金属层1108a、金属层1108b和通孔1108c可与相关联的LS MOSFET的源极耦接，例如在电路200中耦接，这可允许MIM电容器1136设置在LS MOSFET的有源区上。这种方法可节省半导体管芯面积，原因是由MIM电容器1136占据的半导体管芯面积还由LS MOSFET占据。即，MIM电容器1136可以不占据专用半导体管芯区域。同样地，图6至图10以及图11A至图11B的二极管和电容器集成结构可类似地节省半导体管芯面积。
在该示例中，金属层1108a定义(包括、充当等等)并联电容器的第一电容器的第一端子或板，而金属层1108b定义(包括、充当等等)并联电容器的第二电容器的第一端子或板。在该示例中，电极1109可定义(包括、充当等等)第一电容器和第二电容器两者的第二端子或板，而电介质1106充当两个并联电容器的电介质。在一些实现方式中，电极1109上方的电介质1106的厚度可以不同于电极1109下方的电介质1106的厚度。在一些实现方式中，在电介质1106中可包括不同的介电材料。电极1109可以是金属电极或掺杂多晶硅电极、耦接到相关联的二极管的阳极，例如图2中的二极管234的阳极。如图11A所示，金属层1108a(例如，MIM电容器1100的顶部金属层)可以是点阵形状的，且使用通孔1108c与金属层1108b(在图11B中不可见)接触(例如，在点阵的交叉点处接触)。在示例性实现方式中，金属层1108b也可以是点阵形状的，例如与金属层1108a垂直对应。即，金属层1108b具有与金属层1108a相同的布置，且与金属层1108a垂直对准。在其它实现方式中，金属层1108a和/或金属层1108b可以是使用通孔1108c周期性接触的连续金属板。
图12A是可包括在RDC缓冲电路中的沟槽电阻器1200的横截面图，例如沟槽电阻器1200用于实现电路200的电阻器232。图12B是图12A的沟槽电阻器1200的另一横截面图。在该示例中，图12A中的沟槽电阻器1200的横截面图沿着图12B中的剖面线12A-12A截取，而图12B中的沟槽电阻器1200的横截面图沿着图12A中的剖面线12B-12B截取。如上文所述，如图12A和图12B所示，沟槽电阻器1200可延伸到页面外，和/或可延伸到左侧和/或右侧，以产生期望电阻值的电阻器。在一些实现方式中，可通过修改沟槽1202的宽度、沟槽1202的长度和/或用于实现电阻器的沟槽的数量来实现期望的电阻。
如图12A和图12B所示，沟槽电阻器1200可包括设置在沟槽1202中的电阻元件1232。在该示例中，沟槽1202以电介质1206为内衬，且电阻元件1232设置在电介质1206中。在一些实现方式中，电阻元件1232可包括掺杂多晶硅、金属或其它电阻材料。在一些实现方式中，可使用扩散电阻元件来实现电阻元件1232。如图12B所示，电阻器可包括位于电阻元件1232的第一端的触点1208和位于电阻元件1232的第二端的触点1209。在图12A中没有具体示出触点1208和1209。当触点1208和1209包括在电路200的实现方式中，例如作为电阻器232时，触点1208可与二极管234的阳极耦接，而触点1209可与LS MOSFET晶体管220的源极耦接。在一些实现方式中，这些触点可以互换。
图13是可包括在RDC缓冲电路中的平面电阻器1300的横截面图，例如平面电阻器1300用于实现电路200的电阻器232。如上文关于沟槽电阻器1200所述的，如图13所示，平面电阻器1300可延伸到页面外，和/或可延伸到左侧和/或右侧，以产生期望电阻值的电阻器。如图13所示，平面电阻器1300包括电阻元件1332、衬底1306、电介质1306a、电介质1307、触点1308和触点1309。与电阻元件1232一样，电阻元件1332可包括掺杂多晶硅、金属或其它电阻材料。如图13所示，触点1308可以在第一端接触电阻元件1332，且触点1309可以在第二端接触电阻元件1332。电阻元件1332可设置在电介质1306a上，电介质1306a又设置在衬底1306上。当触点1308和1309包括在电路200的实现方式中，例如作为电阻器232时，触点1308可与二极管234的阳极耦接，而触点1309可与LS MOSFET晶体管220的源极耦接。在一些实现方式中，这些触点可以互换。
图14是示出MOSFET和RDC缓冲电路(电路1400)的实现方式的图，电路1400可用于实现图2的电路200。如图14所示，电路1400包括半导体区域1404(衬底)，半导体区域1404可包括轻掺杂n型半导体区域、重掺杂n型半导体区域或二者的组合。例如，半导体区域1404可包括设置在重掺杂半导体层上的轻掺杂(例如外延)半导体层。电路1400包括栅极连接焊盘(connection pad)1422和源极金属1426。栅极连接焊盘1422可与包括在半导体区域1404中的MOSFET(例如LS MOSFET 220)的栅极端子耦接，而源极金属1426可与MOSFET的源极端子耦接。用于MOSFET的漏极端子连接可包括在半导体区域1404的底侧上，半导体区域1404的底侧在图14中不可见。
在该示例中，电路1400还包括阳极连接焊盘1433，阳极连接焊盘1433可耦接到包括在半导体区域1404中的二极管的阳极。例如，二极管可设置在阳极连接焊盘1433之下，且使用诸如在本文中至少关于例如图6和图7描述的那些二极管来实现。如图14进一步所示，电阻器1432可耦接在阳极连接焊盘1433和源极金属1426之间。电路1400进一步包括表面安装帽1436，表面安装帽1436设置在半导体区域1404上，并使用例如焊料、烧结和/或导电粘合剂与阳极连接焊盘1433和源极金属1426耦接，以给电路1400(例如电路200的电容器236)提供缓冲电容。
图15是示出MOSFET和RDC缓冲电路(电路1500)的另一实现方式的图，电路1500可用于实现图2的电路200。如图15所示，电路1500可包括半导体管芯1504a和半导体管芯1504b。半导体管芯1504a和半导体管芯1504b中的每一个可包括轻掺杂n型半导体区域、重掺杂n型半导体区域或二者的组合。例如，半导体管芯1504a和半导体管芯1504b中的每一个可包括设置在重掺杂半导体层上的轻掺杂(例如外延)半导体层。
在该示例中，半导体管芯1504a可包括MOSFET，例如电路200的LS MOSFET晶体管220，而半导体管芯1504b可包括RDC缓冲电路，例如RDC缓冲电路230。如图15所示，半导体管芯1504a包括栅极连接焊盘1522和源极金属1526。栅极连接焊盘1522可与LS MOSFET的栅极端子耦接，而源极金属1526可与LS MOSFET的源极端子耦接。用于MOSFET的漏极端子连接可包括在半导体管芯1504a的底侧上，半导体管芯1504a的底侧在图15中不可见。
在电路1500中，半导体管芯1504b可包括RDC缓冲电路，例如电路200的RDC缓冲电路230。半导体管芯1504b可包括连接焊盘1537，连接焊盘1537耦接到RDC缓冲电路的电阻器和电容器(或并联电容器)，例如耦接到图2的电路200中的节点237。与RDC缓冲电路的二极管的阴极的连接(例如，与电路200的节点235的连接)可包括在半导体管芯1504b的底侧上，半导体管芯1504b的底侧在图15中不可见。半导体管芯1504a和半导体管芯1504b可耦接到管芯附接盘(die attach paddle)1505，其中管芯附接盘1505将半导体管芯1504a的底侧与半导体管芯1504b的底侧耦接。例如，在通过电路1500实现电路200时，管芯附接盘1505将LSMOSFET 220的漏极224与节点235耦接(例如，与二极管234的阴极耦接)。
电路1500还可包括用于将源极金属1526与连接焊盘1537耦接的至少一个电连接器1507。即，在通过电路1500实现电路200时，电连接器1507将LS MOSFET 220的源极226与节点237耦接(例如，将LS MOSFET晶体管220的源极226与电阻器232和电容器236耦接，如图2所示)。在一些实现方式中，电路1500可包括在半导体器件封装中，例如使用环氧树脂模制化合物或其它保护结构来保护电路1500。
本文描述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施例可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)和/或等等。
还应理解，当诸如层、区域或衬底之类的元件被称为位于另一元件上、连接到另一元件、电连接到另一元件、耦接到另一元件或电耦接到另一元件时，该元件可直接位于另一元件上、直接连接到或直接耦接到另一元件，或者可存在一个或多个中间元件。相反，当一个元件被称为直接位于另一个元件或层上、直接连接到或直接耦接到另一元件或层时，不存在中间元件或层。如本文所使用的，耦接到……或与……耦接可以指电耦接到……、与……电耦接、物理耦接到……和/或与……物理耦接。
虽然在整个详细描述中可能不使用术语直接位于……上、直接连接到……或直接耦接到……，但是可以这样称呼被示出为直接位于……上、直接连接到……或直接耦接到……的元件。可修改本申请的权利要求书以列举在说明书中描述或在附图中示出的示例性关系。
如在本说明书中所使用的，单数形式可包括复数形式，除非根据上下文明确指示特殊情况。空间上相对的术语(例如，之上、上方、上、之下、下面、下方、下等等)旨在涵盖除了图中描绘的方位之外的、器件在使用或操作时的不同方位。在一些实现方式中，相对的术语-上方和下方可分别包括垂直上方和垂直下方。在一些实现方式中，术语相邻可包括横向相邻或水平相邻。
虽然已如本文所描述的，说明了所描述的实现方式的某些特征，但是本领域技术人员现在将想到许多修改、替换、改变和等效物。因此，应当理解，所附的权利要求旨在涵盖落入实施例的范围内的所有此类修改和改变。应当理解，实施例仅通过示例的方式呈现，而非作为限制，且可以在形式和细节上进行各种改变。本文所描述的装置和/或方法的任何部分可以以任何组合来组合，除了互斥组合之外。本文描述的实施例可包括所描述的不同实施例的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种电路，包括：
金属氧化物半导体场效应晶体管MOSFET，包括栅极、源极和漏极；以及
缓冲电路，耦接在所述漏极和所述源极之间，所述缓冲电路包括：
二极管，具有阴极和阳极，所述阴极与所述漏极耦接；
电容器，具有与所述阳极耦接的第一端子以及与所述源极耦接的第二端子；和
电阻器，具有与所述阳极和所述电容器的所述第一端子耦接的第一端子以及与所述源极耦接的第二端子。
2.根据权利要求1所述的电路，其中，所述二极管的击穿电压小于所述MOSFET的击穿电压，所述缓冲电路配置为：
当所述漏极上的电压超过所述二极管的击穿电压时，对所述电容器进行充电；以及
当所述阳极上的电压大于所述漏极上的电压时，使所述电容器放电，
其中：
当所述漏极上的电压超过所述二极管的击穿电压时，对所述电容器进行充电，包括：将所述电容器充电到等于所述MOSFET的漏极-源极电压减去所述二极管的击穿电压的电压，以及
使所述电容器放电，包括：使所述电容器通过所述电阻器来放电。
3.根据权利要求1所述的电路，其中，所述二极管的击穿电压小于所述MOSFET的漏极-源极击穿电压。
4.根据权利要求1所述的电路，其中，所述MOSFET和所述缓冲电路以单片的形式包括在半导体管芯中。
5.根据权利要求1所述的电路，其中：
所述MOSFET包括在第一半导体管芯中；以及
所述缓冲电路包括在与所述第一半导体管芯共同封装的第二半导体管芯中。
6.根据权利要求1所述的电路，其中：
所述MOSFET、所述二极管和所述电阻器包括在半导体管芯中；以及
所述电容器是设置在所述半导体管芯上的表面安装电容器。
7.根据权利要求1所述的电路，其中：
所述电路包括在功率转换器电路中；以及
所述二极管的击穿电压大于所述功率转换器电路的电源电压。
8.一种半导体器件，包括：
第一导电类型的半导体区域；
第二导电类型的植入物，设置在所述半导体区域中，所述第二导电类型与所述第一导电类型相反；
金属氧化物半导体场效应晶体管MOSFET，设置在所述半导体区域中，所述MOSFET包括：
栅极；
所述第一导电类型的源极；和
包括在所述半导体区域中的漏极；
电容器，具有：
第一端子，设置成以下至少之一：
至少部分地包括在所述植入物中；或者
与所述植入物耦接；
第二端子，与所述源极耦接；和
电介质，设置在所述第一端子和所述第二端子之间；以及
电阻器，具有：
第一端子，与所述源极耦接；和
第二端子，与所述植入物耦接，
所述植入物包括二极管的阳极，且所述半导体区域包括所述二极管的阴极。
9.根据权利要求8所述的半导体器件，其中，所述MOSFET的漏极-源极击穿电压大于所述二极管的击穿电压。
10.根据权利要求8所述的半导体器件，其中：
所述电容器包括以下至少之一：
平面电容器；
沟槽电容器；或
金属-绝缘体-金属电容器；以及
所述电阻器包括以下至少之一：
沟槽电阻器；或
平面电阻器。
11.一种半导体器件，包括：
第一半导体管芯，包括金属氧化物半导体场效应晶体管MOSFET，所述第一半导体管芯包括：
第一表面，其上设置有所述MOSFET的栅极端子和所述MOSFET的源极端子；和
第二表面，其上设置有所述MOSFET的漏极端子，所述第二表面与所述第一表面相对；
第二半导体管芯，包括：
第一表面，其上设置有第一端子；
与所述第一表面相对的第二表面，其上设置有第二端子；和
缓冲电路，包括：
二极管，具有与所述第二半导体管芯的第二端子耦接的阴极；
电容器，耦接在所述二极管的阳极和所述第二半导体管芯的第一端子之间；和
电阻器，耦接在所述阳极和所述第二半导体管芯的第一端子之间，使得所述电阻器与所述电容器并联地耦接；
管芯附接盘，所述第一半导体管芯的第二表面和所述第二半导体管芯的所述第二表面设置在所述管芯附接盘上，使得所述管芯附接盘将所述MOSFET的漏极端子与所述第二半导体管芯的第二端子耦接；以及
电连接器，将所述MOSFET的源极端子与所述第二半导体管芯的第一端子耦接。
12.根据权利要求11所述的半导体器件，其中：
所述MOSFET的漏极-源极击穿电压大于所述二极管的击穿电压；以及
所述缓冲电路配置为：
当所述MOSFET的漏极端子上的电压超过所述二极管的击穿电压时，对所述电容器进行充电；以及
当所述阳极上的电压大于所述漏极端子上的电压时，使所述电容器放电。
CN202210691537.1A 2021-06-17 2022-06-17 包括晶体管和缓冲器的电路、以及半导体器件 Pending CN115498864A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163202619P 2021-06-17 2021-06-17
US63/202,619 2021-06-17
US17/806,597 US12051967B2 (en) 2021-06-17 2022-06-13 Integrated transistor and resistor-diode-capacitor snubber
US17/806,597 2022-06-13

Publications (1)

Publication Number Publication Date
CN115498864A true CN115498864A (zh) 2022-12-20

Family

ID=84464405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210691537.1A Pending CN115498864A (zh) 2021-06-17 2022-06-17 包括晶体管和缓冲器的电路、以及半导体器件

Country Status (2)

Country Link
US (1) US12051967B2 (zh)
CN (1) CN115498864A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233507B2 (en) * 2005-05-18 2007-06-19 Optimum Power Conversion, Inc. Non dissipative snubber circuit with saturable reactor
US8829624B2 (en) 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US9230957B2 (en) 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
JP6471550B2 (ja) * 2015-03-17 2019-02-20 サンケン電気株式会社 スナバ回路
WO2016155737A1 (en) * 2015-03-31 2016-10-06 Linak A/S A flyback converter with a snubber circuit
US9917184B2 (en) 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
US10539667B2 (en) * 2017-01-06 2020-01-21 General Electric Company High power, high frequency pulser for use in ultrasound
CN112689946A (zh) * 2018-09-13 2021-04-20 Abb电网瑞士股份公司 使用两个电压电平生成脉冲列的电压源转换器
US11901822B2 (en) * 2019-05-31 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11621331B2 (en) 2020-09-10 2023-04-04 Semiconductor Components Industries, Llc Electronic device including a charge storage component
US11552549B2 (en) * 2020-10-06 2023-01-10 Virginia Tech Intellectual Properties, Inc. Short pulse gate signal voltage balancing in series-connected MOSFETs
US20230046316A1 (en) * 2021-08-10 2023-02-16 Jian Liu Single passive gate-driver for series connected power devices in dc circuit breaker applications
US20230403003A1 (en) * 2022-06-10 2023-12-14 Semiconductor Components Industries, Llc Integrated resistor-transistor-capacitor snubber

Also Published As

Publication number Publication date
US20220407411A1 (en) 2022-12-22
US12051967B2 (en) 2024-07-30

Similar Documents

Publication Publication Date Title
US10749520B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
KR101619398B1 (ko) 모놀리식으로 집적된 ｒｃ 스너버를 구비한 전력 소자
JP4124981B2 (ja) 電力用半導体装置および電源回路
JP6158210B2 (ja) 半導体モジュール及びその製造方法
JP5612268B2 (ja) 半導体装置及びｄｃ−ｄｃコンバータ
US8643071B2 (en) Integrated snubber in a single poly MOSFET
US20140220749A1 (en) A vertical mosfet transistor with a vertical capacitor region
JP4602465B2 (ja) 半導体装置
CN110337724B (zh) 用于集成的横向扩散场效应晶体管的连接布置
US9536871B2 (en) Integrated switch devices
US12021516B2 (en) Semiconductor device
JP2019017112A (ja) パワー回路
US20230403003A1 (en) Integrated resistor-transistor-capacitor snubber
CN109309087B (zh) 具有在场电极和源极电极之间的整流器元件的晶体管器件
JP2012164851A (ja) 半導体装置
US10403768B2 (en) Semiconductor device
US8436428B2 (en) Integrated common source power MOSFET device, and manufacturing process thereof
US12051967B2 (en) Integrated transistor and resistor-diode-capacitor snubber
CN117220489A (zh) 集成的电阻器-晶体管-电容器缓冲器
US20240250678A1 (en) Electronic circuit with a transistor device and a protection circuit
JP2014116631A (ja) 半導体装置
CN115377096A (zh) 具有垂直晶体管器件的半导体管芯
CN111697082A (zh) 屏蔽栅极沟槽半导体装置及其制造方法
JP2011009767A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination