CN117220489A - 集成的电阻器-晶体管-电容器缓冲器 - Google Patents

Abstract

本公开涉及集成的电阻器‑晶体管‑电容器缓冲器。一种电路包括金属氧化物半导体场效应晶体管(MOSFET)和耦合在该MOSFET的漏极和源极之间的缓冲器电路。该缓冲器电路包括与该MOSFET并联设置的晶体管。该晶体管具有浮动栅极。该电路还包括与该晶体管串联的电容器和与该电容器并联设置的电阻器。

Description

集成的电阻器-晶体管-电容器缓冲器

相关申请

本申请要求于2022年6月10日提交的美国临时申请63/366,198号的优先权和权益，该美国临时申请全文以引用方式并入本文。

技术领域

本说明书涉及半导体器件，并且更具体地涉及晶体管器件，诸如用缓冲器电路实现的金属氧化物半导体场效应晶体管。

背景技术

功率晶体管用于消费电子产品、汽车电子产品、工业电子产品等中。例如，功率晶体管用于功率转换电路，诸如直流转直流(DC转DC)功率转换器(例如，同步降压转换器)，其中该转换器的功率输出耦合到高侧(HS)晶体管与低侧(LS)晶体管之间的开关节点。该HS和LS晶体管(例如，垂直沟槽金属氧化物半导体场效应晶体管(MOSFET))中和/或用于实现功率转换器的印刷电路板(PCB)中的寄生电感与该LS晶体管的输出电容(C_oss)组合可导致该开关节点处的过冲和/或振铃。这种过冲和/或振铃可能导致该开关节点上的电压超过该LS晶体管的击穿电压，诸如LS MOSFET的漏极到源极击穿电压(BV_dss)。当BV_dss被超过时，可能会降低该功率转换器的功率转换效率和/或可能会损坏该晶体管。在MOSFET包括屏蔽栅极的具体实施中，低屏蔽电阻可减少与屏蔽位移电流相关联的损耗，但也可增加对过冲的贡献。

发明内容

一种电路包括金属氧化物半导体场效应晶体管(MOSFET)和耦合在该MOSFET的漏极和源极之间的缓冲器电路。该缓冲器电路包括与该MOSFET并联设置的晶体管。该晶体管具有浮动栅极。该电路还包括与该晶体管串联的电容器和与该电容器并联设置的电阻器。

半导体管芯包括金属氧化物半导体场效应晶体管(MOSFET)，该MOSFET包括栅极、源极和漏极。该半导体管芯还包括缓冲器电路，该缓冲器电路包括在该MOSFET的源极和漏极之间与该MOSFET并联设置的晶体管。该晶体管具有浮动栅极。

一种方法包括设置与开关元件并联的缓冲器电路。该缓冲器电路包括具有浮动栅极的缓冲器晶体管。该方法还包括将该缓冲器电路与该开关元件集成在半导体管芯上，并且将该开关元件的漏极上的电压电容耦合到该缓冲器晶体管的浮动栅极。

附图说明

图1是示出了包括电阻器-晶体管-电容器(RTC)缓冲器电路的功率转换器的框图。

图2是示出了电路的示意图，该电路示出了可在图1的功率转换器中实现的低侧(LS)晶体管和集成RTC缓冲器电路。

图3示出了包括MOSFET和缓冲器晶体管的半导体管芯的平面图。

图4以截面图示出了示例性器件的一部分。

图5至图7是与RTC缓冲器集成的MOSFET的示意性电路图。

图8是示意性地示出了示例性转换器电路中的电压浪涌的缓冲和衰减的曲线图。

图9示出了一种用于缓冲开关电路中的电压浪涌的示例性方法。

各个附图中的相同参考标号指示相同和/或类似的元件。

具体实施方式

本公开涉及可在功率转换器(诸如直流转直流(DC-DC)功率转换器)中实现的电路和器件(例如，半导体器件)。与以前的方法相比，本文所述的电路和器件可减少开关节点上(例如，在关联的功率转换器中)的过冲和/或振铃，同时还减少功率转换效率损失。例如，本文所述的电路和器件包括或可用于实现电阻器-晶体管-电容器(RTC)缓冲器电路，该RTC缓冲器电路可与晶体管集成，诸如该功率转换器中的开关电路的金属氧化物半导体场效应晶体管(MOSFET)。

本文所述的具体实施相对于例如针对给定具体实施的用于通过增加LS晶体管的BV_dss来防止功率效率损失和/或潜在晶体管损坏的此类降低的方法具有优点。增加BV_dss还增高了该LS晶体管的导通状态电阻，诸如漏极到源极导通状态电阻(Rdson)，这导致了更高的电阻损耗，并且降低了功率转换效率。

本文所述的具体实施具有优于通过将额外电容器和/或电阻器耦合到关联的功率转换器的开关节点来减少过冲和/或减少振铃的方法的优点。对应于该开关节点上的电压对此类额外的电容器进行充电和放电导致功率转换效率损失。另外，此类额外的电容器占据PCB空间(例如，增加生产成本)并且向该电路增添更多寄生电感，这可对减少过冲和/或振铃起反作用。

该RTC缓冲器电路的部件在本文中可由前缀“缓冲器”表示，例如，该RTC电路中的晶体管在本文中被称为缓冲器晶体管，该RTC电路中的电容器在本文中被称为缓冲器电容器，并且该RTC电路中的电阻器在本文中被称为缓冲器电阻器。该RTC缓冲器电路可包括串联连接到该缓冲器晶体管的缓冲器电容器和并联连接到该电容器的缓冲器电阻器(例如，泄放电阻器)。在示例性具体实施中，至少RTC缓冲器电路的缓冲器晶体管可与形成功率转换器中的开关晶体管(例如，低侧(LS)晶体管或高侧(HS)晶体管)的MOSFET(LS晶体管、HS晶体管或其他晶体管)集成(即，形成在同一半导体管芯中)。在一些示例性具体实施中，该缓冲器电容器和该缓冲器电阻器还可作为该缓冲器晶体管集成在同一半导体管芯上。在一些示例性具体实施中，该缓冲器电容器和/或该缓冲器电阻器可不作为开关晶体管集成在同一半导体管芯上，而是可例如形成在附接到该功率转换器中的开关晶体管的单独的器件电路(例如，金属-绝缘体-金属(MIM)器件电路)中。

在示例性具体实施中，该RTC缓冲器电路可并联连接到形成功率转换器中的开关晶体管(例如，低侧(LS)晶体管或高侧(HS)晶体管)的MOSFET(LS晶体管、HS晶体管或其他晶体管)。在示例性具体实施中，该缓冲器晶体管本身可以为具有浮动栅极(即，不存在连接到该栅极的驱动器)的MOSFET。在示例性具体实施中，该缓冲器晶体管本身可以为具有浮动栅极(即，不存在连接到该栅极的驱动器)的场效应晶体管(FET或MOSFET)。在示例性具体实施中，该缓冲器晶体管的浮动栅极可电容耦合(例如，通过该半导体管芯的材料)到形成该功率转换器中的开关晶体管(例如，低侧(LS)晶体管或高侧(HS)晶体管)的MOSFET(LS晶体管、HS晶体管或其它晶体管)的漏极。该功率转换器中的开关节点电压(例如，该MOSFET(LS晶体管)的漏极上的电压)可电容耦合到该浮动栅极并且导致较小的电压a(耦合栅极电压)出现在该浮动栅极上。当该耦合栅极电压(即，栅极到源极电压Vgs)超过最小Vgs(即，该缓冲器晶体管的阈值电压Vth)时，该晶体管可开始通过该晶体管的漏极与源极之间的沟道进行传导。

在本文所述的方法中，RTC缓冲器可被配置为进行操作，使得当该功率转换器中的开关节点电压(例如，该MOSFET(LS晶体管或HS晶体管)的漏极上的电压)导致该缓冲器晶体管的浮动栅极上的耦合栅极电压超过该缓冲器晶体管的最小Vgs(即，阈值电压Vth)时，该RTC缓冲器的电容器充电。该耦合栅极电压大于该晶体管阈值电压会导通该缓冲器晶体管以通过该晶体管沟道将电流(电荷)供应到该缓冲器电容器。当该功率转换器中的开关节点电压(例如，该MOSFET(LS晶体管或HS晶体管)的漏极上的电压)降低(下降)从而导致低于该缓冲器晶体管的栅极到源极阈值电压的耦合栅极电压时，该缓冲器电容器放电(通过该缓冲器电阻器)。当该耦合栅极电压(栅极-源极电压)低于该缓冲器晶体管阈值电压(Vth)时，该缓冲器晶体管关断并且停止向该缓冲器电容器供应电流(电荷)。在此类方法中，通过设计，该缓冲器晶体管阈值电压可小于对应于该LS晶体管或HS晶体管的击穿电压(例如，LSMOSFET的漏极到源极击穿电压(BV_dss))的(在该浮动栅极上)电容耦合电压。

例如，在示例性具体实施中，该RTC缓冲器电路可被配置为使得其缓冲该开关节点上的电压和/或电流(例如，通过对该缓冲器电容器充电)以在该开关节点电压导致浮动栅极-源极电压超过该缓冲器晶体管的阈值电压时防止过冲和/或振铃，并且在该开关节点电压导致浮动栅极-源极电压低于该缓冲器晶体管的阈值电压时放电和/或防止该缓冲器电容器的充电。在此类具体实施中，当该开关节点电压对应于小于该缓冲器晶体管的阈值电压的电容耦合栅极电压时，该缓冲器电阻器可传导泄漏电流以减少或防止该电容器的充电和/或使该电容器放电。此外，当该RTC缓冲器电路的电容器的存储电压和该开关节点的电压之间的电压差超过该缓冲器晶体管的正向(导通)电压时，存储在该电容器上的电荷可被传送回该开关节点。

在本文所述的方法中，当该开关节点电压对应于高于该缓冲器晶体管阈值Vth的该缓冲器晶体管的浮动栅极上的电容耦合电压时，该RTC缓冲器电路激活(缓冲在该开关节点上的电压和/或电流)。因此，可减少与对应于循环开关节点电压的连续电容器充电和放电相关联的效率损失。

图1为示出了根据一个具体实施的功率转换器电路100的框图。功率转换器电路100通过示例并且出于说明目的而给出。在一些具体实施中，功率转换器电路100可包括未具体示出的其他元件，诸如控制电路和/或无源电路元件。

在该示例中，功率转换器电路100包括高侧(HS)晶体管110、LS晶体管120、RTC缓冲器电路130和输出电路140。在一些具体实施中，HS晶体管110和LS晶体管120可使用各自的功率MOSFET来实现，诸如在对应的半导体器件中实现的垂直功率MOSFET、半导体器件等。例如，此类垂直功率MOSFET可在半导体衬底(半导体区)中实现。端子112可被配置为(例如，从功率转换器控制电路)接收信号用于控制HS晶体管110。例如，端子112可以为HS功率MOSFET的栅极端子(例如，设置在介电层上的导电电极)。同样，端子122可被配置为(例如，从功率转换器控制电路)接收信号用于控制LS晶体管120。例如，端子122可以为LS功率MOSFET的栅极端子。虽然图1的RTC缓冲器电路130被示为与LS晶体管120相关联，但是在一些具体实施中，此类RTC缓冲器电路也可与HS晶体管110相关联。

如图1所示，HS晶体管110和LS晶体管120在功率转换器电路100的开关节点124处耦合。例如，在包括功率MOSFET的功率转换器电路100的具体实施中，HS晶体管110的源极和LS晶体管120的漏极可由开关节点124耦合。此外，在图1的示例中，RTC缓冲器电路130和输出电路140在开关节点124处耦合。在一些具体实施中，RTC缓冲器电路130可使用本文所述的电路和/或器件来实现。输出电路140可以是被配置为调节该功率转换器的输出电压的电路，并且该输出电压可被提供给端子142上的对应电路负载。在一些具体实施中，输出电路140可以为电感器-电容器(LC)电路。

图2是示出了功率转换器电路200的示意图，该功率转换器电路包括与RTC缓冲器电路230集成的LS MOSFET 220，该LS MOSFET和该RTC缓冲器电路可分别用于实现例如功率转换器电路100(图1)的LS晶体管120和RTC缓冲器电路130。在示例性具体实施中，LS晶体管120可以为在半导体管芯(图3)中的沟槽中制作的垂直沟槽屏蔽栅极MOSFET器件。

如图2所示，LS MOSFET 220包括栅极G(例如，栅极节点222)(栅极端子、栅极连接等)、漏极D(例如，漏极节点224)(漏极端子、漏极连接等)和源极S(例如，源极节点226)(源极端子、源极连接等)。在一些具体实施中，LS MOSFET 220可以为在半导体区和/或半导体衬底(下文中称为“半导体区”)中实现的垂直功率MOSFET，其中漏极节点224包括在该半导体区(例如，背侧漏极)中，而到栅极节点222和源极节点226的连接例如通过金属化(未示出)在该半导体区的前侧(顶侧)上提供。在该示例中，漏极节点224可与关联的功率转换器的开关节点(例如，功率转换器电路100(图1)的开关节点124)耦合，并且源极节点226可与电接地GND1耦合。

如图2所示，RTC缓冲器电路230包括缓冲器电阻器232、缓冲器晶体管234和缓冲器电容器236。在RTC缓冲器电路230中，缓冲器晶体管234的源极SS耦合到漏极节点233，而缓冲器晶体管234的漏极DS耦合到节点235。缓冲器晶体管234可包括浮动栅极FG(例如，缓冲器栅极238)，该浮动栅极FG不直接耦合到电路节点但可电容耦合到LS MOSFET 220的漏极D(漏极节点224)(例如，通过在其中制作LS MOSFET 220和缓冲器晶体管234的该半导体管芯的材料)。在图2中，LS MOSFET 220与缓冲器晶体管234的浮动栅极FG(缓冲器栅极238)之间的电容耦合由在漏极节点224与浮动栅极238之间连接的电容器239象征性地表示。

而且，在RTC缓冲器电路230中，缓冲器电容器236的第一端子耦合到源极节点233(缓冲器晶体管234的源极SS)，而缓冲器电容器236的第二端子耦合到节点237。虽然在图2中将缓冲器电容器236示出为单个电容器，但在一些具体实施中，电容器236可表示集总电容，例如，其中使用彼此并联和/或串联耦合的多个电容器来实现电容器236(图7等)。RTC缓冲器电路230的缓冲器电阻器232在节点233(缓冲器晶体管234的源极SS)和节点237(缓冲器电容器236的第二端子)之间并联地耦合到缓冲器电容器236。如图2中进一步所示，RTC缓冲器电路230可通过将漏极节点235与LS MOSFET 220的漏极节点224耦合(例如，耦合到功率转换器的开关节点)并且将节点237与LS MOSFET 220的源极S(源极节点226)耦合(例如，耦合到电接地)而与LS MOSFET 220集成。

如前所述，在示例性具体实施中，LS MOSFET 220和缓冲器晶体管234可制作为同一半导体管芯中的屏蔽栅极垂直沟槽MOSFET。例如，图3示出了在其中形成了LS MOSFET220和缓冲器晶体管234的半导体管芯300(例如，半导体衬底)的平面图。

在半导体管芯300中，LS MOSFET 220可形成在半导体管芯300的顶表面上的有源区310中，并且缓冲器晶体管234可形成在半导体管芯300(例如，半导体衬底)的顶表面TS上的有源区320中。在一些示例性具体实施中，RTC缓冲器电路130的其他元件(例如，缓冲器电容器236和缓冲器电阻器232)也可在该半导体管芯中集成(即，制作)。图3示意性地示出了可在例如该半导体管芯的区域236A和区域232A中制作的缓冲器电容器236和缓冲器电阻器232。例如，可通过在两个导电板之间设置介电层(例如，氧化物)来形成缓冲器电容器236。例如，可通过在两个导电端子之间设置电阻元件来形成缓冲器电阻器232。

在示例性具体实施中，在其中制作了缓冲器晶体管234的有源区320可具有比在其中制作了LS MOSFET 220的有源区310的面积的百分之十五更小(例如，10％)的面积。在示例性具体实施中，在其中制作了LS MOSFET 220的有源区310可在0.2mm2至1.0mm2的范围内(例如，0.5mm2)。在示例性具体实施中，在该半导体管芯中制作(集成)的缓冲器电容器236可具有小于几纳法拉(例如，小于3nF)的值(例如，1.2nF)。

在示例性具体实施中，其中该MOSFET在半导体管芯的第一有源区中制作，并且该晶体管在该半导体管芯的第二有源区中制作，该第二有源区具有比该第一有源区的面积的百分之十五更小的面积。

在示例性具体实施中，LS MOSFET 220可具有击穿电压BV_dss，该击穿电压BV_dss在约8伏至20伏的范围内(例如，12伏)并且被配置用于在2A至40A的范围内(例如，15A)的电流负载(Iload)。

为了便于描述，本文可参考例如图3的页面上所示的x轴和y轴来描述所公开的沟槽MOSFET器件的特征(例如，沟槽101、台面102、沟槽103、台面104等)的相对朝向或坐标。垂直于该页面的x-y平面的方向(例如，z轴)可被称为垂直方向或垂直轴。该z方向可以为向下进入该半导体衬底的深度的方向，并且可与例如在该半导体衬底中制作的MOSFET器件中的沟槽的深度的方向对准。此外，为了视觉清晰，图3中示出了沟槽/器件单元阵列的有限数量的沟槽/器件单元(例如，3-5个沟槽/器件单元)。如前所述，实际的MOSFET器件可包括数百或数千个沟槽/器件单元的阵列，这可例如通过重复(例如，在x方向上)图3中的示例平面图中所示的有限阵列结构来获得。

如图3中所示，半导体管芯300包括器件彼此平行(例如，基本上平行)延长(例如，在y方向上)的多个有源沟槽(即，纵向沟槽101、103)。例如，台面102可在纵向沟槽101对之间形成，并且台面104可在纵向沟槽103对之间形成。沟槽101及沟槽103可为线性沟槽(例如，在y方向上延长)，并且台面102及台面104可为线性台面(例如，也在y方向上延长)。沟槽101和台面102可分别具有均匀宽度Wt和Wm(例如，在x方向上的水平宽度)。沟槽103及台面104可分别具有均匀宽度W1t及W1m(例如，在x方向上的水平宽度)。有源区310中的沟槽和台面的宽度Wt和宽度Wm可与有源区320中的沟槽和台面的宽度W1t和宽度W1m相同或不同。

LS MOSFET 220和缓冲器晶体管234的器件元件(例如，源极区和主体区(未示出))可在台面102、104中形成，并且例如通过源极接触区处的源极金属(未示出)接触。该器件元件(例如，源极区和主体区)可例如通过在p型半导体衬底中的n型源极和漏极(NSD)注入来形成。

虽然在图3中仅示出了有源区310中的几个沟槽101和台面102(例如，五个沟槽和四个台面)以及有源区320中的几个沟槽103和台面104(例如，两个沟槽和两个台面)，但是应当注意，实际的MOSFET器件可包括数百或数千个沟槽/器件单元的阵列，这可例如通过重复(例如，在x方向上)该图中所示的沟槽和台面结构或图案来获得。

在该MOSFET器件(例如，LS MOSFET 220、缓冲器晶体管234)中，响应于所施加的栅极电压，栅极电极提供该器件的导通和关断控制。例如，在N型增强型MOSFET中，响应于超过固有阈值电压的正栅极电压，当在p型主体区中形成导电性N型反型层(即沟道区)时，发生导通。反型层将N型源极区连接到N型漏极区，并且允许这些区之间的多数载流子传导。

在沟槽MOSFET器件(例如，LS MOSFET 220、缓冲器晶体管234)中，栅极电极在从诸如硅的半导体材料(也可称为半导体区)的主表面向下(例如，垂直向下)延伸的沟槽(例如，针对有源区310中的沟槽101中的LS MOSFET 220以及针对有源区320中的沟槽103中的缓冲器晶体管234)中形成。此外，屏蔽电极(或屏蔽板)可在该沟槽中的栅极电极下方形成(并经由电极间或多晶硅层间介电质而绝缘)。沟槽MOSFET器件中的电流流动主要是垂直的(例如，在N掺杂漂移区中)，并且因此，器件单元可以更密集地进行封装。器件单元可例如包括包含该栅极电极和屏蔽电极的沟槽和包含器件的漏极、源极、主体和沟道区的邻接台面。

将几个器件单元封装在一起增加了电流承载能力并降低了器件的导通电阻。示例性沟槽MOSFET器件可包括数百或数千个器件单元(各自包括沟槽和邻接台面)的阵列。器件单元在本文可称为沟槽-台面单元，因为每个器件单元在几何上包括沟槽和台面(或两个半边台面)结构。屏蔽电极和栅极电极可在沿台面(例如，台面102)而延长(例如，沿其对准)的线性沟槽(例如，沟槽101)之内形成。该屏蔽电极和栅极电极可由多晶硅(例如，“n+屏蔽多晶硅”和“n+栅极多晶硅”)制成并且通过介电层(例如，多晶硅层间介电(IPD)层)彼此隔离。例如，该IPD层可以为氧化物层。该屏蔽电极和栅极电极也通过介电层(例如，屏蔽介电层和栅极介电层)与台面中的硅隔离。

为了确保每个单元适当的电接触，“平面条纹”结构通常用于在半导体管芯表面上制作的沟槽MOSFET。在平面条纹结构中，将沟槽(例如，线性沟槽)内的栅极电极(“栅极”)和屏蔽电极(“屏蔽板”)设置为：在纵向条纹中，沿沟槽的长度延长(例如，沿其对准)。包括栅极电极和屏蔽电极的沟槽可被称为有源沟槽。该栅极电极(例如，由栅极多晶硅制成)沿有源沟槽的长度而设置在屏蔽电极(例如，由屏蔽多晶硅制成)的顶部(或上方)。该有源沟槽中的栅极多晶硅通过栅极流道(例如，栅极金属)暴露并接触于条纹端部，并且沟槽中的屏蔽电极(屏蔽多晶硅)在沿该有源沟槽长度的一定位置处暴露并被带到表面(通过掩蔽步骤)而用于通过源极金属接触。在图3中，在有源区310中形成的LS MOSFET 220的栅极触点、源极触点和屏蔽触点由半导体管芯300的表面上的栅极接触区312、源极接触区314和屏蔽接触区316示意性地表示。此外，在图3中，在有源区320中形成的缓冲器晶体管234的栅极触点、源极触点和屏蔽触点由半导体管芯300的表面上的栅极接触区322、源极接触区324和屏蔽接触区326示意性地表示。可在半导体管芯300的背面上形成的器件(LS MOSFET 220、缓冲器晶体管234)的漏极触点在图3所示的半导体管芯300的俯视平面图中不可见。

图4以截面图示出了示例性器件400(例如，LS MOSFET 220或缓冲器晶体管234)的一部分，该示例性器件在跨过例如有源区310中的三个沟槽101的Z-Y平面中(沿图3中的线B-B截取)。如图4所示，在器件400中，沟槽101可包括栅极电极G(例如，栅极101G)和屏蔽电极SH(例如，屏蔽板101SH)。沟槽101可填充有绝缘材料101a，该绝缘材料围绕栅极电极G(栅极101G)和屏蔽电极SH(例如，屏蔽板101SH)。此外，例如在器件400的有源区310中的台面102(在沟槽101对之间形成)可包括MOSFET器件区，诸如N漂移区401a、P主体区401b和源极区401c。台面102可包括器件400暴露的源极接触区或元件401s，该源极接触区或元件与源极接触层150电接触。如图4所示，沟槽101可具有宽度W1t，并且台面102可具有宽度W1m。

在示例性具体实施中，半导体管芯300可包括在功率转换器(例如，图1的功率转换器电路100和图2的功率转换器电路200)中，该功率转换器具有与LS MOSFET 220集成的RTC缓冲器电路230。

在上文中，该缓冲器电路主要描述为与LS MOSFET器件集成在半导体管芯上。在示例性具体实施中，该缓冲器电路可与HS MOSFET器件集成在半导体管芯上，或者与功率开关电路(例如，图1的功率转换器电路100)中的LS MOSFET器件和HS MOSFET器件两者集成在同一半导体管芯上。

图5至图7是具有集成的RTC缓冲器(例如，MOSFET-RTC缓冲器电路500、600和700)的功率晶体管(MOSFET)的示意性电路图，该功率晶体管可用于功率转换器电路中。MOSFET-RTC缓冲器电路500、600和700可通过与缓冲器晶体管234集成在半导体管芯300上的功率晶体管(例如，LS MOSFET 220)来实现。在图5至图7中，器件(例如，LS MOSFET 220和缓冲器晶体管234)由相应器件的半个器件单元的截面图来图示。需要注意的是，图5至图7中的z轴方向与图4中的z轴方向相反。因此，图5至图7中所示的LS MOSFET 220和缓冲器晶体管234的截面图以漏极侧向上朝向图5至图7中的页面顶部的方式出现。

图5示出了示例性MOSFET-RTC缓冲器电路500，该MOSFET-RTC缓冲器电路包括与LSMOSFET晶体管(例如，LS MOSFET 220)集成的RTC缓冲器电路(例如，图2的RTC缓冲器电路230)。MOSFET-RTC缓冲器电路500可基于半导体管芯300，其中LS MOSFET 220在有源区310中形成，并且缓冲器晶体管234在有源区320中形成(图3)。在MOSFET-RTC缓冲器电路500中，LS MOSFET 220可以为功率器件(例如，n型屏蔽栅极垂直MOSFET)。屏蔽栅极(板)SH可连接到LS MOSFET 220的源极S。LS MOSFET 220的源极S可连接到转换器电路的源极节点226、237。LS MOSFET 220的栅极G可连接到驱动器电路(例如，开关信号)(未示出)。

LS MOSFET 220的漏极D和缓冲器晶体管234的漏极DS可耦合到该转换器电路中的开关节点(例如，漏极节点224、235)。缓冲器晶体管234的栅极(例如，栅极FG 238)和屏蔽电极(例如，板FSH)可以是浮动(即，电浮动)的。缓冲器晶体管234的浮动栅极(例如，栅极FG238)和浮动屏蔽板或电极(例如，屏蔽板FSH)可仅电容耦合(例如，通过图2的电容器239)到LS MOSFET 220的漏极D。缓冲器晶体管234的源极SS可通过缓冲器电容器236和缓冲器电阻器232的并联组合连接到该转换器电路的源极节点226、237。

在示例性具体实施中，LS MOSFET 220可具有击穿电压BVdss，该击穿电压BVdss在约8伏至20伏的范围内(例如，10伏)并且被配置用于在2A至40A的范围内(例如，15A)的电流负载(Iload)。缓冲器电容器236可具有在1nF至5nF的范围内的值(例如，1.2nF)。

响应于LS MOSFET 220的漏极D处的电压浪涌，该浮动栅极(例如，栅极FG 238)处的电容性耦合电压可在MOSFET关断期间由漏极电位上拉。

当该浮动栅极处的电容耦合电压超过该缓冲器晶体管的栅极-源极阈值电压Vth时，该缓冲器晶体管可通过晶体管沟道传导电流，以对缓冲器电容器236充电并且减小LSMOSFET 220的漏极D处的电压过冲。与缓冲器电容器236并联的缓冲器电阻器232可放出二极管泄漏电流以将该电容器钉扎在低电压Vcap(否则，该电容器将充电到漏极电位)。在示例性具体实施中，缓冲器电容器236可充电到较低电压：Vcap＝Vds_MOSFET-Vds_transistor，其中Vds_MOSFET为该LS MOSFET上的漏极到源极电压，并且Vds_transistor为该缓冲器晶体管上的漏极到源极电压。存储在该电容器中的电荷通过该缓冲器晶体管被传送回到该开关节点(例如，漏极节点224、235)。

当耦合到该浮动栅极的电压值超过该栅极阈值时，该晶体管导通以对该电容器充电。在示例性具体实施中，该电容器充电到电压(Vcap)，该电压高至该MOSFET的漏极到源极电压与该晶体管的漏极到源极电压之间的差值。

当耦合到该浮动栅极的电压值下降到该栅极阈值以下时，该晶体管关断以停止对该电容器充电。

本文所论述的示例性电路中的电容器、晶体管及电阻器的操作特性可通过设计和/或工艺来确定。即，适于特定具体实施的相应电容值、晶体管击穿(例如，BVdss)值和电阻值可通过布局和定型实现以及通过半导体处理参数(例如，掺杂浓度)和/或材料的选择来实现。

在具体实施中，LS MOSFET 220和缓冲器晶体管234可设计和/或生产成使得大于LS MOSFET 220的BVdss的电压引起该缓冲器晶体管的浮动栅极处的电容耦合电压，该电容耦合电压大于该缓冲器晶体管的阈值电压。因此，当在功率转换器(例如，功率转换器电路100、200、500、600或700)中实现时，RTC缓冲器电路230可进行操作，使得其通过对电容器236充电来激活(例如，缓冲该开关节点上的电压和/或电流)，以使当对应的开关节点电压的电压超过LS MOSFET 220的漏极到源极击穿电压(BVdss)时，防止过冲和/或振铃。当该开关节点上的电压低于BVdss时，缓冲器电阻器232可使电容器236放电，和/或可通过传导来自电容器236的泄漏电流来防止电容器236的充电。与以前的方法相比，RTC缓冲器电路230的这种操作可降低关联的功率转换器中的功率转换效率损失。

在一些示例性具体实施中，制作工艺变化(例如，屏蔽多晶硅沉积、栅极多晶硅沉积、蚀刻工艺变化等)可导致LS MOSFET 220与缓冲器晶体管234的浮动栅极FG(缓冲器栅极238)之间的电容耦合的变化。在示例性具体实施中，为了更好地控制缓冲器晶体管234的浮动栅极上的耦合电压的值，可将电容器分压器或电阻器分压器包括在与该LS MOSFET晶体管(例如，LS MOSFET 220)集成的RTC缓冲器电路(例如，图2的RTC缓冲器电路230)中。

图6示出了示例性转换器电路600，其中一个电阻器R(例如，电阻器R)跨RTC缓冲器电路230中的缓冲器晶体管234的浮动栅极(例如，栅极FG)和屏蔽电极(例如，板FSH)设置。该浮动栅极(例如，栅极FG)和屏蔽电极(例如，板FSH)上的电压可通过该连接电阻R关联。然而，栅极FG和板FSH的组合可相对于其它部分(例如，该功率MOSFET的源极和漏极，并且多晶硅栅极和多晶硅板连接在它们之间)保持电浮动。栅极FG和板FSH的电浮动组合可电容耦合到其余端子。

在一些示例性具体实施中，电阻器R可与在该半导体管芯中制作的缓冲器晶体管234集成。在一些其它具体实施中，电阻器R可以为附接到从该半导体管芯的表面上的触点(例如，图3的栅极触点区312和屏蔽触点区316)延伸的端子的外部电阻器(例如，离散电阻器)或者附接到延伸到该触点的端子的外部电阻器(例如，离散电阻器)。缓冲器晶体管234的该浮动栅极(例如，栅极FG)与屏蔽电极(例如，板FSH)之间的电压差可由电阻R的值通过(例如)该浮动栅极与屏蔽电极的几何形状、结构或材料(例如，多晶硅)的工艺变化来控制。

在一些示例性具体实施中，电容器分压器分压器可设置于该晶体管的漏极与该晶体管的源极之间以确定该晶体管的浮动栅极处的电压。设置在该缓冲器晶体管的漏极和源极之间的该电容器分压器可设置与该漏极电压成比例的浮动栅极处的电压。

图7示出了示例性转换器电路700，其中在RTC缓冲器电路230中利用电容器分压器710以更好地控制缓冲器晶体管234的浮动栅极上的耦合电压的值。在示例性具体实施中，电容器分压器710可单独使用，或者(如图7中所示)除了设置在缓冲器晶体管234的该浮动栅极(例如，栅极FG)与屏蔽电极(例如，板FSH)之间的电阻器R之外，还使用该电容器分压器。在示例性具体实施中，电容器分压器710可包括串联的电容器C1及电容器C2。如图7所示，电容器C1可设置在该缓冲器晶体管的漏极DS与缓冲器晶体管234的屏蔽电极(例如，板FSH)之间。电容器C2可设置在该缓冲器晶体管的屏蔽电极(例如，板FSH)与缓冲器晶体管234的源极(例如，源极SS)之间。

在一些示例性具体实施(未示出)中，电容器C1可设置在该缓冲器晶体管的漏极DS与缓冲器晶体管234的浮动栅极(例如，栅极FG)之间，并且电容器C2可设置在该缓冲器晶体管的屏蔽电极(例如，板FSH)与缓冲器晶体管234的源极(例如，源极SS)之间。

在示例性具体实施中，电容器C1、C2可以为离散外部电容器(例如，表面贴装电容器)，该离散外部电容器不与在该半导体管芯中制作的缓冲器晶体管234集成。在一些具体实施中，电容器C1、C2可以(例如)为多层陶瓷电容器(MLCC)。

在示例性具体实施中，缓冲器晶体管234可具有比功率转换器电路中的开关晶体管(例如，LS MOSFET 220、HS MOSFET)的阈值电压更低的阈值电压。举例来说，可通过在该半导体管芯中的缓冲器晶体管的制作中使用专用P阱植入来实现该较低的阈值电压。

在示例性具体实施中，与在半导体管芯300中的有源区310中形成的LS MOSFET220的电容耦合相比，在有源区320中形成的缓冲器晶体管234可具有到该漏极的增强的电容耦合(例如，图2的电容器239)。晶体管234的增强的电容耦合可例如通过使用更深的沟槽、更薄的沟槽衬垫氧化物等来实现。

在示例性具体实施中，与在半导体管芯300中的有源区310中形成的LS MOSFET220的电容耦合相比，在有源区320中形成的缓冲器晶体管234可具有减小的到源极S的电容耦合。该减小的晶体管234到源极的电容耦合可(例如)通过靠近该晶体管中的N+区使用较厚的栅极氧化物等来实现。

图8是示意性地示出了示例性转换器电路(例如，图5的转换器电路500)中的电压浪涌的缓冲和衰减的曲线图800，在该示例性转换器电路中，RTC缓冲器电路(例如，RTC缓冲器电路230)用于在LS MOSFET被关断时防止开关晶体管(例如，该LS MOSFET)中的电压过冲和电流振铃。如图8所示，曲线图800示出了作为时间的函数的电压和电流曲线。例如，曲线图800包括曲线810，该曲线表示该LS MOSFET处的漏极到源极电压(_{DS_LS_FET})；曲线820，该曲线表示在该缓冲器晶体管的浮动栅极处的耦合电压值(_{GS_RTC_FET})；曲线830，该曲线表示流经该缓冲器晶体管的漏极电流(i_{D_RTC_FET})。曲线图800还包括曲线840，该曲线表示该缓冲器晶体管的漏极到源极电压(_{DA_RTC_FET})。

如曲线图800中所见，在该LS MOSFET关断之后，该LS MOSFET处的漏极到源极电压(_{DS_LS_FET})(曲线810)可浪涌到峰值Vpk(约22.1V)。该浪涌电压峰值可大于该LS MOSFET的击穿电压Vdss。随着该漏极到源极电压(_{DS_LS_FET})浪涌，该浮动栅极处的电压(_{GS_RTC_FET})也上升(曲线820)并且导通该缓冲器晶体管。电流(i_{D_RTC_FET})(曲线830)流过该缓冲器晶体管的漏极并且对RTC缓冲器电路230中的缓冲器电容器(缓冲器电容器236)充电。作为导通该缓冲器晶体管的结果，该缓冲器晶体管的漏极处的电压(_{DA_RTC_FET})被限幅(缓冲)到较低的电压值。在曲线图800中，该缓冲器晶体管上的漏极电压由曲线840示出。在所示的具体实施中，该漏极到源极电压(_{DS_LS_FET})(曲线810)的峰值Vpk(约22.1V)可减小到较低的缓冲值(Vsn约10V)，如曲线840中所见。如图8的曲线图800所图示，RTC缓冲器电路230的激活可导致功率开关或转换器电路中的过冲和/或振铃的减少。

在一些示例性具体实施中，二极管可用于替代本文所述的该RTC缓冲器中的晶体管以形成电阻器-二极管-电容器(RDC)缓冲器。在RDC缓冲器中，当二极管阳极处的电压浪涌超过二极管击穿电压(BV)(例如，BV＝14V、BV＝16V)时，该缓冲器电容器可由流过该二极管的雪崩电流充电。与流过RTC缓冲器中的晶体管沟道的电流相比，流过该二极管的这种雪崩电流表现明显较差并且较不受控制。该RTC缓冲器中的漏极处的电压(Vsn约11V)的缓冲值可显著低于RDC缓冲器中的二极管阳极处的电压(例如，Vda约14V、约16V)的缓冲值。此外，RTC缓冲器在抑制动态电压波形(例如，图8的840的Vds_FET)方面比RDC缓冲器在抑制动态电压波形(例如，Vdanode_diode)方面有效得多。结果，与该RDC缓冲器中的功率损失相比，由于该RTC缓冲器对动态波形的更有效的抑制(图8)，该RTC缓冲器中的功率损失可显著降低。

在一些具体实施中，RTC缓冲器电路的电容器和/或电阻器中的至少一个可被实现为分立元件(例如，表面贴装电容器)，该分立元件与包括其他电路元件的半导体器件耦合以产生集成的晶体管和RTC缓冲器电路。在一些具体实施中，集成的晶体管和RTC缓冲器电路可使用包括晶体管(诸如LS MOSFET)的第一半导体管芯和包括RTC缓冲器电路(诸如RTC缓冲器电路230)的第二半导体管芯来实现。在此类具体实施中，该第一半导体管芯和该第二半导体管芯可包括并且互连在单个半导体器件封装中。

图1至图7的示例中的电容器、晶体管和电阻器的操作特性可通过设计和/或工艺来确定。即，适于特定具体实施的相应电容值、BV_dss值和电阻值可通过布局和定型实现以及通过半导体处理参数(例如，掺杂浓度)和/或材料的选择来实现。虽然在图1至图7中示出了特定示例，但在一些具体实施中，可使用其它电容器、二极管和/或电阻器的具体实施。举例来说，作为一些示例，二极管可实现为稳压二极管，电阻器可实现为扩散电阻器或金属电阻器，并且电容器可使用低k和/或高k电介质实现以达到所需电容值。

跨越功率开关电路中的电感元件的电流流动突然中断(例如，当电流开关晶体管被关断时)可导致较大的反电动势，从而引起跨越该电流开关器件的电压上升或浪涌，该电流开关器件对抗电流的改变。如果跨越该电流开关晶体管产生的电压浪涌超过该开关晶体管所要容忍的电压浪涌，则该电流开关晶体管可能被损坏或损毁。一种用于抑制或减少跨电流开关晶体管的电压浪涌的方法，缓冲器电路可提供围绕该电流开关晶体管的短期交替电流路径，使得电感元件可安全地放电。

图9示出了用于减小(缓冲)开关电路中的电压浪涌以避免击穿该电路中的开关元件的方法900。该开关元件可例如包括功率MOSFET(例如，LS MOSFET开关和/或HS MOSFET开关)。

方法900包括设置与开关元件并联的缓冲器电路，该缓冲器电路包括具有浮动栅极的缓冲器晶体管(910)；以及将该缓冲器电路与该开关元件单片集成在半导体管芯上(920)。例如，该开关元件可以是具有源极、漏极和栅极的功率MOSFET器件。该缓冲器晶体管还可以是具有源极和漏极以及该浮动栅极的MOSFET器件。该缓冲器电路可包括串联连接到该缓冲器晶体管的源极的电容器和并联连接到该电容器的电阻器(例如，泄放电阻器)。

将该缓冲器电路与该开关元件单片集成在该半导体管芯上可包括在该半导体管芯上的第一有源区中制作该开关元件(例如，MOSFET)，并且在该半导体管芯的第二有源区中制作该缓冲器晶体管(例如，MOSFET)。

在方法900中，将该缓冲器电路与该开关元件单片集成在该半导体管芯上可包括将该开关元件的漏极上的电压电容耦合到该缓冲器晶体管的浮动栅极(930)。当该浮动栅极上的电容耦合电压超过该缓冲器晶体管的栅极阈值电压时，该缓冲器晶体管可传导电流以对该电容器充电，从而提供围绕该开关元件的交替电流路径。

在一些示例性具体实施中，方法900还可包括在该缓冲器晶体管的漏极与源极之间设置电容器分压器，以确定耦合到该浮动栅极的电压的值。

本文所述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施方案可使用与半导体衬底相关联的各种类型的半导体处理技术来实施，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)等。

还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦合到另一个元件或层时，不存在中间元件或层。如本文所使用，“耦合到”或“与…耦合”可指电耦合到、与…电耦合、物理耦合到和/或与…物理耦合。

虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦合到…，但是被示为直接在元件上、直接连接或直接耦合的元件能以此类方式提及。本申请的权利要求书可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖装置在使用或操作中的不同取向。在一些具体实施中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些具体实施中，术语邻近能包括横向邻近或水平邻近。

虽然所描述的具体实施的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落在实施方案的范围内的所有此类修改和变化。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的设备和/或方法的任何部分可以任意组合进行组合。本文所述的实施方案可包括所描述的不同实施方案的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种电路，包括：

金属氧化物半导体场效应晶体管MOSFET，所述MOSFET包括栅极、源极和漏极；以及

缓冲器电路，所述缓冲器电路耦合在所述漏极和所述源极之间，所述缓冲器电路包括：

晶体管，所述晶体管与所述MOSFET并联设置，所述晶体管具有浮动栅极；

电容器，所述电容器与所述晶体管串联；以及

电阻器，所述电阻器与所述电容器并联设置。

2.根据权利要求1所述的电路，其中所述MOSFET的漏极电容耦合到所述晶体管的浮动栅极，使得所述MOSFET的漏极处的电压将电压值耦合到所述浮动栅极。

3.根据权利要求2所述的电路，其中所述晶体管具有栅极-源极阈值电压，并且其中当耦合到所述浮动栅极的电压值超过所述晶体管的所述栅极-源极阈值电压时，所述晶体管导通以对所述电容器充电，并且其中所述电阻器传导泄漏电流以减少或防止对所述电容器充电。

4.根据权利要求1所述的电路，其中电容器分压器设置在所述晶体管的漏极与所述晶体管的源极之间，以确定所述晶体管的浮动栅极处的电压。

5.根据权利要求1所述的电路，其中具有浮动栅极的所述晶体管为具有浮动屏蔽板的屏蔽栅极垂直沟槽MOSFET。

6.根据权利要求5所述的电路，其中所述电阻器为第一电阻器，并且所述电路还包括跨所述浮动栅极和所述浮动屏蔽板设置的第二电阻器。

7.一种半导体管芯，包括：

金属氧化物半导体场效应晶体管MOSFET，所述MOSFET包括栅极、源极和漏极；以及

缓冲器电路，所述缓冲器电路包括在所述源极和所述漏极之间与所述MOSFET并联设置的晶体管，所述晶体管具有浮动栅极。

8.根据权利要求7所述的半导体管芯，其中所述缓冲器电路还包括：

电容器，所述电容器与所述晶体管串联；以及

电阻器，所述电阻器与所述电容器并联设置，其中所述电容器和所述电阻器与所述晶体管单片集成在所述半导体管芯上。

9.根据权利要求8所述的半导体管芯，其中所述缓冲器电路还包括设置在所述晶体管的漏极和源极之间的电容器分压器，以设置在所述浮动栅极处的电压。

10.一种方法，包括：

设置与开关元件并联的缓冲器电路，所述缓冲器电路包括具有浮动栅极的缓冲器晶体管；

将所述缓冲器电路与所述开关元件集成在半导体管芯上；以及

将所述开关元件的漏极上的电压电容耦合到所述缓冲器晶体管的浮动栅极。

11.根据权利要求10所述的方法，其中所述缓冲器电路还包括：

电容器，所述电容器与所述缓冲器晶体管串联；以及

电阻器，所述电阻器与所述电容器并联设置。

12.根据权利要求11所述的方法，还包括在所述缓冲器晶体管的漏极和源极之间设置电容器分压器，以设置在所述浮动栅极处的电压。