CN112750814A - 半导体器件和逆变器 - Google Patents

半导体器件和逆变器 Download PDF

Info

Publication number
CN112750814A
CN112750814A CN202011199976.8A CN202011199976A CN112750814A CN 112750814 A CN112750814 A CN 112750814A CN 202011199976 A CN202011199976 A CN 202011199976A CN 112750814 A CN112750814 A CN 112750814A
Authority
CN
China
Prior art keywords
drain
gate
source
capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011199976.8A
Other languages
English (en)
Inventor
O·黑贝伦
E·珀森
R·加尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN112750814A publication Critical patent/CN112750814A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了半导体器件和逆变器。在实施例中，提供了一种半导体器件，其包括：具有源极、漏极和栅极的横向晶体管器件；以及耦合在栅极和漏极之间的单片集成的电容器。

Description

半导体器件和逆变器
背景技术
迄今，已经典型地利用硅(Si)半导体材料制备了在功率电子应用中使用的晶体管。用于功率应用的常见的晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。诸如氮化镓(GaN)器件的基于III族氮化物的半导体器件现在正作为用以承载大电流、支持高电压以及提供非常低的导通电阻和快速的开关时间的有吸引力的候选而出现。
在诸如逆变器的一些应用中，能够将接通/关断速度(即dv/dt或转换速率)控制到目标值将是有用的。对于硅晶体管而言，栅极电阻器典型地被用于控制开关速度。有源栅极控制也已经被使用在硅器件中以控制和减慢dv/dt。还将合期望的是能够控制其它类型的半导体器件(诸如基于III族氮化物的晶体管器件)中的转换速率。
发明内容
根据本发明，提供了一种半导体器件，其包括：横向晶体管器件，其具有源极、漏极和栅极；以及耦合在栅极和漏极之间的单片集成的电容器。半导体器件包括反向传输电容Crss，其中Crss(Vds=0V)/Crss(Vds=400V)＜50。
在一些实施例中，横向晶体管器件是III-V族半导体晶体管器件，诸如基于III族氮化物的晶体管器件，例如基于III族氮化物的高电子迁移率晶体管。
在一些实施例中，半导体器件包括具有第一表面的半导体本体，横向晶体管器件包括布置在半导体本体的第一表面上的源极指状物电极、漏极指状物电极和栅极指状物电极，栅极指状物电极在横向上被布置在源极指状物电极和漏极指状物电极之间，以及金属化结构被布置在第一表面上，并且电容器被集成到金属化结构中并且耦合在栅极指状物电极和漏极指状物电极之间。
在一些实施例中，电容器被形成在第一表面上，并且包括由金属化结构的第一导电层形成的第一极板、由金属化结构的第二导电层形成的第二极板，第一导电层和第二导电层被通过金属化结构的第一绝缘层彼此间隔开。
在一些实施例中，横向晶体管器件包括贡献于电流开关的有源区，并且电容器在横向上被定位为相邻于有源区。
在一些实施例中，电容器被布置在第一表面上在横向上相邻于源极指状物电极、漏极指状物电极和栅极指状物电极。
在一些实施例中，电容器的第一极板从由第一导电层形成的栅极流道延伸，栅极流道电耦合到栅极指状物电极，或者第一极板从由第一导电层形成的栅极焊盘延伸，栅极焊盘电耦合到栅极指状物电极，并且电容器的第二极板从由第二导电层形成的漏极总线延伸，漏极总线电耦合到漏极指状物电极。
在一些实施例中，横向晶体管器件包括贡献于电流开关的有源区，并且电容器位于有源区上方。
在一些实施例中，电容器被至少部分地布置在源极指状物电极上方。
在一些实施例中，金属化结构进一步包括第三导电层，第三导电层包括布置在源极指状物电极上的源极指状物、布置在漏极指状物电极上的漏极指状物以及被定位为在横向上与栅极指状物电极、源极指状物电极和漏极指状物电极相邻的栅极流道。第一导电层被布置在源极指状物上方并且通过第二绝缘层与源极指状物绝缘。
在一些实施例中，第二导电层包括交替的漏极总线和源极总线，漏极总线和源极总线被布置成在竖向上在源极指状物和漏极指状物上方，并且实质上垂直于源极指状物和漏极指状物延伸。源极指状物被通过延伸通过第一绝缘层的第一导电通孔耦合到源极总线，并且漏极指状物被通过延伸通过第一绝缘层的第二导电通孔耦合到漏极总线。
在一些实施例中，半导体器件进一步包括：位于第三导电层的源极指状物和漏极指状物之间的第三绝缘层；以及被布置在第一表面上的在源极指状物电极和漏极指状物电极之间延伸并且覆盖栅极指状物电极的第四绝缘层，其中第三绝缘层被布置在第四绝缘层上。
在一些实施例中，第一导电层被通过延伸通过第三绝缘层和第四绝缘层的第三导电通孔耦合到栅极流道。
在实施例中，提供了一种逆变器，其包括一个或多个半桥电路，每个半桥电路包括与第二开关串联耦合的第一开关。第一开关和第二开关中的至少一个包括如下的半导体器件：该半导体器件包括具有源极、漏极和栅极的横向晶体管器件以及耦合在栅极和漏极之间的单片集成的电容器。
在一些实施例中，逆变器是用于马达驱动的电压源逆变器。
在一些实施例中，逆变器进一步包括用于有源地控制第一开关和第二开关中的至少一个的栅极电流的栅极驱动器电路。
在一些实施例中，栅极驱动器电路是多水平电流控制栅极驱动器电路，其中在启动时使用第一电流水平，并且使用第二电流水平来维持电流。
本领域技术人员在阅读以下的详细描述并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部分。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例，并且在随后的描述中详述示例性实施例。
图1图示包括附加的电容器的晶体管器件的等效电路图。
图2图示包括晶体管器件和集成的电容器的半导体器件的示意图。
图3A图示根据实施例的半导体器件的平面视图，半导体器件包括晶体管器件，晶体管器件包括线性化电容器。
图3B图示在线性化电容器和漏极金属之间的连接的放大平面视图。
图3C图示在线性化电容器和栅极金属之间的连接的放大平面视图。
图3D图示沿着图3A的线A-A的横截面视图。
图3E图示沿着图3A的线B-B的横截面视图。
图3F图示沿着图3A的线C-C的横截面视图。
图4包括图4A和图4B，图示根据实施例的包括横向晶体管器件和线性化电容器的半导体器件的平面视图和横截面视图。
图5包括图5A和图5B，图示根据实施例的包括横向晶体管器件和线性化电容器的半导体器件的平面视图和横截面视图。
具体实施方式
在以下的详细描述中，参照随附附图，附图形成在此的一部分，并且在附图中通过图示方式示出其中可以实践本发明的具体实施例。在这方面，参照所描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前方”、“末端”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且绝不是进行限制。要理解，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑上的改变。下面对本发明的详细描述不是在限制的意义上取得的，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，在各图中利用相同或相似的参考符号来标识相同的结构特征。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般地平行于半导体材料或半导体载体的横向延伸而行进的方向或延伸。因此横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向而行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或衬底的元素被提及为在另一元素“上”或延伸到另一元素“上”时，其可以直接在另一元素上或者直接延伸到另一元素上，或者也可以存在中间元素。与之相对，当元素被提及为“直接在另一元素上”或“直接延伸到另一元素上”时，不存在中间元素。
如在本说明书中采用的那样，当元素被提及为被“连接”或“耦合”到另一元素时，其可以被直接连接或耦合到另一元素，或者可以存在中间元素。与之相对，当元素被提及为“直接连接”或“直接耦合”到另一元素时，不存在中间元素。
诸如高压耗尽型晶体管的耗尽型器件具有负的阈值电压，这意味着其可以在零栅极电压下传导电流。这些器件通常是导通的。诸如低压增强型晶体管的增强型器件具有正的阈值电压，这意味着它在零栅极电压时不能传导电流，并且通常是断开的。增强型器件不限制于低电压并且也可以是高压器件。
如在此使用的那样，诸如高压耗尽型晶体管的“高压器件”是针对高压开关应用而优化的电子器件。也就是，当晶体管断开时，其能够阻断高电压，诸如大约300V或更高、大约600V或更高、或者大约1200V或更高，并且当晶体管导通时，对于其中使用了该晶体管的应用而言该晶体管具有足够低的导通电阻(RON)，即，当相当大的电流通过器件时其经受足够低的导通损耗。高压器件可以至少能够阻断等于电路中的针对其所使用的高压供给或最大电压的电压。高压器件可以能够阻断300V、600V、1200V或应用所要求的其它合适的阻断电压。
如在此使用的那样，诸如低压增强型晶体管的“低压器件”是能够阻断诸如在0V和Vlow之间的低电压但是不能阻断高于Vlow的电压的电子器件。Vlow可以是大约10V、大约20V、大约30V、大约40V，或者在大约5V和50V之间，诸如在大约10V和30V之间。
如在此使用的那样，用语“III族氮化物”指代化合物半导体，其包括氮(N)和至少一种III族元素，例如包括铝(Al)、镓(Ga)、铟(In)和硼(B)，并且包括但是不限制于其合金中的任何一种，诸如氮化铝镓(AlxGa(1-x)N)、氮化铟镓(InyGa(1-y)N)、氮化铝铟镓(AlxInyGa(1-x-y)N)、氮化镓砷磷(GaAsaPbN(1-a-b))和氮化铝铟镓砷磷(AlxInyGa(1-x-y)AsaPbN(1-a-b))。氮化铝镓和AlGaN指代由表达式AlxGa(1-x)N描述的合金，其中0＜x＜1。
对于其中合期望的是控制硅晶体管器件的转换速率或dv/dt的应用而言，可以使用各种方法。例如，可以使用栅极电阻器。该栅极电阻器违背固有的栅极漏极电容CGD或米勒电容而起作用，以提供转换速率控制。然而，对于其它类型的半导体器件(诸如III-V族半导体器件和基于III族氮化物的晶体管器件)而言，栅极电阻器导致高损耗。这是CGD对于基于III族氮化物的器件而言是非线性的结果，其导致转换速率是非线性的。因此，如果开关速度的最快的部分被限制于特定的值，则总的开关速度与合期望的相比变得更慢并且损耗更高。附加地，转换速率取决于负载电流。
一种用于控制III-V族半导体器件和基于III族氮化物的器件(诸如基于III族氮化物的HEMT)中的转换速率的方法是控制栅极驱动电流以补偿CGD中的非线性并且实现更线性的转换速率。
用于控制III-V族半导体器件和基于III族氮化物的器件(诸如基于III族氮化物的HEMT)中的转换速率的进一步的方法是包括与固有的栅极漏极电容CGD并联耦合的附加的电容。附加的电容是线性的，从而组合的并联电容的特性由附加的线性电容器支配，并且因此使dv/dt线性化。虽然这种方法可能造成总的栅极电荷增加，但是用于基于III族氮化物的晶体管器件的栅极电荷低，从而栅极电荷上的任何增加是可接受的，因为与其它类型的半导体器件(诸如基于硅的晶体管器件)相比总的栅极电荷仍然低。
附加的电容可以是由外部电容器提供的。外部电容器可能导致尺寸上的增加，并且还导致要求晶体管器件的封装中的附加引脚以用于将外部电容器连接到晶体管器件。
根据在此描述的实施例，耦合在III-V族晶体管器件(例如基于III族氮化物的晶体管器件)的漏极和栅极之间的附加的电容器被集成到半导体器件中。附加的电容器可以被集成到布置在包括晶体管器件的半导体器件的主表面上的金属化结构中，并且可以被单片集成到金属化结构中。因此，线性化电容器可以被添加到等效电路中而不要求额外的引脚或显著地增加所占据的尺寸，从而转换速率被线性化并且是更精确地可控制的。
晶体管器件包括反向传输电容Crss，其是晶体管器件的取决于漏极源极电压Vds的动态特性。通过包括耦合在栅极和漏极之间的附加的电容器，由于附加的电容器的线性化效应，在特定的Vds值下的Crss值增加。在一些实施例中，在0V的漏极源极电压下的Crss(即Crss(Vds=0V))和在400V的漏极源极电压下的Crss(即Crss(Vds=400V))之间的比率小于50或小于20。在一些实施例中，在0V的漏极源极电压下的Crss(即Crss(Vds=0V))和在200V的漏极源极电压下的Crss(即Crss(Vds=200V))之间的比率小于20。
对于不具有耦合在栅极和漏极之间的附加的电容器的对比晶体管器件而言，在0V的漏极源极电压下的Crss(即Crss(Vds=0V))和在400V的漏极源极电压下的Crss(即Crss(Vds=400V))之间的比率大于100。对于不具有耦合在栅极和漏极之间的附加的电容器的对比的基于氮化镓的HEMT而言，Crss(Vds=0V)/Crss(Vds=400V)可以大于500。
图1图示具有可控制的转换速率或dv/dt的晶体管器件11的等效电路图10。晶体管器件11可以是横向晶体管器件(例如III-V族半导体器件)，并且在一些实施例中是横向的基于III族氮化物的晶体管器件，诸如基于III族氮化物的HEMT(高电子迁移率晶体管)。
晶体管器件11具有连接到可以被接地的低电压总线12的源极以及连接到高电压总线13的漏极。晶体管器件11包括固有的漏极源极电容CDS、固有的栅极源极电容CGS和固有的栅极漏极电容CGD。附加的电容器14被耦合在晶体管器件11的漏极和栅极之间，并且还与晶体管器件11的固有的栅极漏极电容CGD并联耦合。附加的电容器14具有大于电容CGD的电容CM。例如，附加的电容器14的电容CM可以是CGD的至少10倍大。
在该电路中，附加的电容器14的放电和充电时间是可变的，并且dv/dt是可控制的，并且可以被减慢以提供想要的值。可以选择附加的电容器14的电容以便使dv/dt线性化。附加的电容器14被耦合在漏极和栅极之间并且与固有的栅极漏极电容CGD并联耦合。这具有使dv/dt斜率线性化的效果，这使得dv/dt能够被更精确地控制并且使得晶体管11的开关速度能够被设置在想要的值。
如在此使用的那样，晶体管器件将被描述为具有源极、漏极和栅极。这些术语还涵盖其它类型的器件(诸如绝缘栅双极晶体管)的功能上等效的端子。例如，如在此使用的那样，术语“源极”不仅涵盖MOSFET器件的源极而且还涵盖绝缘栅双极晶体管(IGBT)器件的发射极和BJT器件的发射极，术语“漏极”不仅涵盖MOSFET器件的漏极而且还涵盖绝缘栅双极晶体管(IGBT)器件的集电极和BJT器件的集电极，并且术语“栅极”不仅涵盖MOSFET器件的栅极而且还涵盖绝缘栅双极晶体管(IGBT)器件的栅极和BJT器件的基极。
根据在此描述的实施例，附加的电容器14被集成到包括晶体管器件11的半导体器件中，如在图1中由虚线15指示的那样。附加的电容器14可以被单片集成到包括晶体管器件11的半导体器件中。在一些实施例中，电容器14被单片集成到半导体器件和/或晶体管器件11的金属化结构中。在一些实施例中，晶体管器件是横向晶体管器件。
该半导体器件可以被使用在诸如逆变器的应用中，逆变器包括一个或多个半桥电路，每个半桥电路包括与第二开关串联耦合的第一开关。第一开关可以是半桥电路的低侧开关，并且第二开关可以是半桥电路的高侧开关。第一开关和第二开关中的至少一个可以是由如下的晶体管器件15提供的：该晶体管器件15具有耦合在漏极和栅极之间附加的电容器14，从而总的栅极漏极电容以及因此晶体管器件15的转换速率或dv/dt被线性化并且开关速度是更精确地可控制的。
在半桥电路中，低侧开关或第一晶体管器件的源极耦合到低电压总线(例如地)，低侧开关的漏极经由输出节点耦合到高侧开关的源极，该输出节点可以被耦合到要由半桥电路驱动的负载，并且高侧开关的漏极耦合到高电压总线。
逆变器可以是例如用于马达驱动的电压源逆变器。在一些实施例中，逆变器进一步包括栅极驱动器电路。在一些实施例中，栅极驱动器电路被配置为有源地控制栅极电流。在一些实施例中，栅极驱动器电路是多水平电流控制栅极驱动器电路，其中在启动时使用第一电流水平，并且使用第二电流水平来维持电流。
图2图示半导体器件20的示意图。半导体器件20可以提供在图1中示意性地指示的器件15的等效电路。
半导体器件20包括具有第一表面22的半导体本体21、形成在半导体本体21中的横向晶体管器件23和布置在第一表面22上的金属化结构24。电容器25被集成到半导体器件20中，例如被集成到金属化结构24中。
横向晶体管器件23包括布置在第一表面22上的源极电极26、漏极电极27以及栅极电极28。栅极电极28被布置成在横向上在源极电极26和漏极电极27之间。电容器25被电耦合在漏极电极27和栅极电极28之间。
横向晶体管器件23可以是III-V族半导体器件，从而半导体本体21包括一种或多种III-V族半导体材料。在一些实施例中，横向晶体管器件23是基于III族氮化物的半导体器件，从而半导体本体21包括一种或多种III族氮化物材料。
典型地，横向晶体管器件23包括多个源极电极26、漏极电极27和栅极电极28，并且电容器25被电耦合在漏极电极27和栅极电极28之间。在一些实施例中，横向晶体管器件23包括布置在半导体本体21的第一表面22上的源极指状物电极、漏极指状物电极和栅极指状物电极。在这些实施例中，电容器25被集成到金属化结构24中并且电耦合在栅极指状物电极和漏极指状物电极之间。
使用附加的线性电容器25，其被耦合在晶体管器件23的栅极电极和漏极电极之间并且与晶体管器件23的固有的栅极漏极电容CGD并联，以便线性化dv/dt而不占据半导体器件20外部的附加空间。由于晶体管器件23是横向器件，因此所有三个电极即源极、漏极和栅极被方便地定位在公共的第一表面22上，因此简化了电容器25到金属化结构24中和到金属化结构24的被耦合到漏极电极和栅极电极的部分中的集成。
附加的线性化电容器25可以被以不同的方式集成到金属化结构24中。现在将参照图3至图5描述各种实施例。
图3包括图3A至图3F，图示了根据实施例的包括横向晶体管器件31的半导体器件30。
在一些实施例中，半导体器件30是III-V族半导体器件，并且在一些实施例中，诸如在图2中图示的，半导体器件30是基于III族氮化物的半导体器件。晶体管器件31可以是基于III族氮化物的HEMT(高电子迁移率晶体管)器件。晶体管器件31可以是具有600V或更高的阻断电压的高压器件，并且可以是增强型器件或耗尽型器件。
半导体器件30具有带有第一表面或顶表面46的半导体本体45。在图3A的平面视图中，可以看到晶体管器件31包括有源区或单元场区38。与多个漏极指状物33交替地布置的多个源极指状物32位于半导体器件30的第一表面46上。源极指状物32和漏极指状物33中的每个是细长的，并且实质上彼此平行地延伸。源极指状物32电耦合到被布置成与单元场区38的第一横向侧相邻的公共源极焊盘34，并且漏极指状物33通过漏极总线44电耦合到被布置在单元场区38的相对侧上的公共漏极焊盘35。源极指状物32和漏极指状物33的这种布置也被称为交叉梳状布置。
在图3A的平面视图中看不到的栅极电极指状物被定位为在横向上在源极指状物32和漏极指状物33之间，并且通过栅极流道39电耦合到栅极焊盘36。栅极流道39沿着单元场区38的第一横向侧延伸以将栅极指状物电极连接到栅极焊盘36。栅极焊盘36被布置为在横向上相邻于单元场区38并且与单元场区38间隔开。
在图3中图示的实施例中，半导体器件30还包括用于ESD保护的二极管37，其被定位为相邻于单元场区38和晶体管器件31的一个横向侧。
附加的线性化电容器40被布置在电耦合在漏极指状物32和栅极流道39之间的第一表面46上。在该实施例中，附加的线性化电容器40被定位为在横向上相邻于单元场区38并且在横向上相邻于最外面的指状物，在该情况下最外面的指状物为单元场区38的源极指状物。在该实施例中，附加的线性化电容器40被定位为在横向上在单元场区38和二极管37之间并且在第一表面46上。在该实施例中，电容器40在平面视图中具有细长形状。然而，电容器40的形状及其在半导体器件30的第一表面上的位置可以取决于在半导体器件30的顶表面46上可用的空间而变化。
如在图3B和图3C的放大平面视图中可以更清楚地看到的那样，电容器40包括第一极板或底部极板41、被布置为在竖向上在第一极板41上方的第二极板或顶部极板42以及被布置在第一极板41和第二极板42之间的电介质43。第一极板41包括被连接到晶体管器件31的栅极焊盘36的导电材料。在一些实施例中，第一极板41可以由栅极流道39的延伸45形成。在图3的设计中，延伸45可以实质上垂直于栅极流道39。栅极焊盘36位于栅极流道39的顶部上。
如在图3C的放大平面视图中可以看到的那样，电容器40的第二极板42由形成漏极总线44的导电层的一部分形成。漏极总线44实质上垂直于在横向上相邻于单元场区38的漏极指状物33延伸并且将各漏极指状物33彼此电耦合。在该实施例中，电容器40的第二极板42由在第一表面46上的漏极总线44的延伸形成，该延伸实质上垂直于漏极总线44并且实质上平行于漏极指状物33而延伸。在一些实施例中，漏极总线44和第二极板42由氮化钛层形成。漏极焊盘35被形成在漏极总线44上，并且可以包括金属，例如铜。
在由栅极流道39的延伸45提供的第一极板41和由漏极总线44的延伸提供的第二极板42之间的竖向重叠区可以被调整以提供线性化电容器40的电容的合期望的值。
半导体器件30包括在第一表面46上的金属化结构，金属化结构包括第一导电层，第一导电层被结构化以形成栅极流道39、电容器40的第一极板41以及位于下面的源极指状物电极和漏极指状物电极上的源极指状物32和漏极指状物33。金属化结构还包括位于第一导电层上的电介质层43和位于电介质层43上的第二导电层。第二导电层被结构化以形成漏极总线44和电容器40的第二极板42。金属化结构还包括在第二导电层上的进一步的导电层，其提供源极焊盘34、漏极焊盘35和栅极焊盘36。
因此，通过适当地构造用于制备金属化结构的掩模，从而将附加的电容器40单片地集成到布置在半导体器件30的第一表面46上的金属化结构中。在该实施例中，电容器40被单片地集成到金属化结构中而不包括排它地用于电容器40的任何额外的层。
图3D图示沿着图3A的线A-A的横截面视图，并且图示电容器40的中心区的横截面视图。在图3D中，可以看到半导体器件30包括半导体本体45，半导体本体45包括第一表面或顶表面46。半导体器件30是基于III族氮化物的器件并且包括多层III族氮化物结构，其中过渡层47被布置在未图示的衬底上，沟道层48位于过渡层47上，并且势垒层49位于沟道层48上以形成异质结50。沟道层48可以包括氮化镓并且势垒层49可以包括氮化铝镓，从而在沟道层48和势垒层49之间形成能够支持二维载流子气的异质结50。
电容器40的电介质层43位于第一极板41上，并且连接到漏极总线44和漏极焊盘35的第二极板42位于电介质层43上。提供电容器40的第一极板41和栅极流道39的导电层被通过例如可以由氮化硅形成的绝缘层51与半导体本体45的势垒层49电绝缘。第一导电层并且因此第一极板41和栅极流道39可以包括金属，诸如铜。电介质层43可以包括氮化硅和/或二氧化硅或者可以由氮化硅和/或二氧化硅形成。第二极板42和漏极总线44可以包括氮化钛或金属。
图3D中还图示了位于第二极板42上的钝化层52。钝化层52可以包括两个或更多个子层。在图3D中图示的示例中，钝化层52包括位于第二极板42上的氮化硅子层53和位于氮化硅子层53上的二氧化硅子层54。
图3E图示沿着图3A的线B-B的横截面视图和沿着电容器40的一部分的长度以及电容器40的第二极板42和漏极焊盘35之间的连接的横截面视图。
图3E图示电容器40的被耦合到栅极焊盘36的底部第一极板41具有在横向上与漏极焊盘35间隔开的远侧端部55。形成第二极板42的导电层具有连接区56，其在横向上延伸超过第一极板41的远侧端部55并且在漏极焊盘35之下。连接区56与漏极焊盘35直接接触以将第二极板42电连接到漏极焊盘35。在竖向上在漏极焊盘35和第二极板42的连接区56的下方，半导体本体45仅包括在连接区56和半导体本体的顶表面46之间的空间中的绝缘材料。电容器40的面积以及因此所提供的电容在电容器40的该端部处由第一极板41的横向延伸限制。
图3F图示沿着图3A的线C-C的横截面视图，并且图示在电容器40的相对端部处的横截面视图。图3F图示第二极板42具有与栅极焊盘36间隔开的远侧端部56。提供第一极板41的导电层包括连接区58，其在栅极焊盘36下方延伸并且被通过电介质层43与栅极焊盘36间隔开。提供导电通孔57，其在第一极板41的连接区58和栅极焊盘36之间竖向地延伸并且将第一极板41电耦合到栅极焊盘36以及晶体管器件的栅极指状物。因此在电容器40的该端部处电容器40的面积受第二极板42的横向延伸限制。
图4包括图4A和图4B，其图示根据实施例的包括横向晶体管器件61的半导体器件60的平面视图和横截面视图。晶体管器件61包括电容器62，其被集成到位于半导体器件60的半导体本体66的第一表面65上的金属化结构64中。在该实施例中，电容器62位于晶体管器件61的有源区63上并且位于单元场区上方。
参照图4B的横截面视图，半导体本体66是基于III族氮化物的半导体本体，其包括布置在未图示的衬底上的过渡结构67、布置在过渡层67上的沟道层68和布置在沟道层68上的势垒层69，使得在沟道层68和势垒层69之间的界面处形成异质结70。沟道层68可以包括氮化镓并且势垒层69可以包括氮化铝镓，并且形成在沟道层68和势垒层69之间的异质结70能够支持二维电荷气，诸如二维电子气(2DEG)。
晶体管器件61包括被布置在半导体本体66的第一表面65上的源极指状物电极71、漏极指状物电极72和栅极指状物电极73。因此，晶体管器件61是具有实质上平行于第一表面65延伸的导电沟道的横向晶体管器件。
源极指状物电极71、漏极指状物电极72和栅极指状物电极73的每个在图4B的横截面视图中具有延伸到图4A的附图平面中的细长形状。使用具有在x-y平面中的图4A的附图平面的笛卡尔坐标系，源极指状物电极71、漏极指状物电极72和栅极指状物电极73的每个具有在y方向上延伸的长度、在x方向上延伸的宽度和在z方向上延伸的厚度。
在图4A和图4B中图示的视图中，图示了单个源极电极71，其中栅极指状物电极65被定位为相邻于源极指状物电极71的两个相对的侧，并且漏极电极72被定位为相邻于每个栅极指状物电极73，使得栅极指状物电极73在横向上被定位为在源极指状物电极71和一个漏极指状物电极72之间。
在图4A的平面视图中未图示源极指状物电极71、漏极指状物电极72和栅极指状物电极73，图4A的平面视图图示被布置在半导体本体66的第一表面65上并且被布置在源极指状物电极71、漏极指状物电极72和栅极指状物电极73上的金属化层64的结构。
电容器62位于源极指状物电极71上方，并且包括由金属化结构64的第一导电层75形成的第一极板74和由金属化结构64的第二导电层77形成的第二极板76。第一导电层75和第二导电层77被通过金属化结构64的还形成电容器62的电介质的第一绝缘层78彼此间隔开。
金属化结构64进一步包括位于第一导电层75和半导体本体66的第一表面65之间的第三导电层79。第三导电层79包括布置在源极指状物电极71上的源极指状物80和位于漏极指状物电极72上的漏极指状物81。第三导电层79还包括能够在图4A的平面视图中看到的栅极流道82，其被定位为在横向上相邻于栅极指状物电极73、源极指状物电极71和漏极指状物电极72。特别是，栅极流道82实质上垂直于源极指状物电极71、漏极指状物电极72和栅极指状物电极73的长向长度延伸并且在x方向上，并且与源极指状物电极71和漏极指状物电极72的远侧端部间隔开。栅极指状物电极73延伸到栅极流道82并且与栅极流道82连接，从而栅极流道82将各栅极指状物电极73彼此电耦合。
第一导电层75并且特别是电容器62的第一极板74位于第三导电层79上方，并且在竖向上在源极指状物80上方。第一极板74通过第二绝缘层83与下面的源极指状物80和源极指状物电极71电绝缘。在一些实施例中，第二绝缘层83可以包括氮化硅，并且可以比位于电容器62的导电极板74、76之间的第一绝缘层78薄得多。
源极指状物80具有大于源极指状物电极71的宽度的宽度，并且可以具有一定宽度以使得其位于栅极指状物电极73的上方。金属化结构64进一步包括第三绝缘层84和第四绝缘层85，第三绝缘层84位于源极指状物80和栅极指状物81之间，第四绝缘层85位于第一表面65上并且在源极指状物80和漏极指状物81之间延伸并且还覆盖栅极指状物电极73以便将栅极指状物电极73与上方的源极指状物80电绝缘。
如在图4A的平面视图中可以看到的那样，源极指状物80也具有细长形状，并且与也具有细长形状的漏极指状物81间隔开。源极指状物80和漏极指状物81具有在y方向上延伸的长向方向以及在x方向上延伸的宽度。
金属化结构64包括第二导电层77，其被用于将源极指状物80彼此电耦合以及将漏极指状物81彼此电耦合。参照图4A，第二导电层77被结构化以提供如下的至少一个源极总线86和至少一个漏极总线87：它们在横向上彼此间隔开并且具有在x方向上延伸的长向方向并且垂直于源极指状物80和漏极指状物81的长向方向。源极总线86和漏极总线87是在y方向上交替地布置的。
源极总线86和漏极总线87是细长的，并且实质上垂直于源极指状物80和漏极指状物81延伸并且具有横向延伸，使得它们在至少两个(如果没有更多的话)源极指状物80和漏极指状物81上延伸。漏极总线87在源极指状物80上延伸，并且被通过延伸通过第一绝缘层78的导电通孔88电耦合到位于源极指状物80的相对侧上的漏极指状物81。漏极总线87通过第一绝缘层78与源极指状物电绝缘。类似地，源极总线86在漏极指状物81上延伸，并且被通过第一绝缘层78与漏极指状物81电绝缘。源极总线86被通过从源极总线通过第一绝缘层78延伸到源极指状物80的导电通孔89电耦合到源极指状物80。导电通孔88、89具有偏移布置。来自源极指状物80的导电通孔89被定位为在横向上相邻于电容器62的第一极板74并且在y方向上与之间隔开，电容器62的第一极板74也位于源极指状物80上但是被通过第二绝缘层83与源极指状物80间隔开并且绝缘。
使用笛卡尔坐标系，图4A的平面视图可以被认为是在x-y平面中，由此源极电极指状物71、漏极电极指状物72、栅极电极指状物73、第三导电层79的源极指状物80和漏极指状物81在y方向上延伸，并且第二导电层77的源极总线86、漏极总线87和第三导电层79的栅极总线82在x方向上延伸。z方向实质上垂直于半导体本体66的第一主表面65延伸，使得导电通孔88、89和90在z方向上延伸。
第一导电层75具有与电容器62的第一极板74的宽度的横向延伸对应的横向延伸。如在图4A的平面视图中可以看到的那样，第一导电层75延伸超过源极指状物80的远侧端部，并且位于形成在下面的第三导电层79中的栅极流道82之上。第一导电层75和电容器62的第一极板74被通过延伸通过位于第一导电层75和栅极流道82之间的第一绝缘层78的导电通孔90电耦合到栅极总线82。
电容器62被形成在晶体管器件61的有源区内，因为其位于第三导电层的源极指状物80和第二导电层77的漏极总线87上方。具有与电容器62的形式对应的形式的电容器可以位于晶体管器件61的一些或全部的源极指状物80上方。
在图4中图示的实施例中，电容器62的第一极板在x方向上的宽度略小于下面的源极指状物80在x方向上的宽度，使得源极指状物80的顶部边缘被第一绝缘层78、第二绝缘层83和第三绝缘层84包围。
电容器62包括由第一导电层75形成的第一极板74和由还形成漏极总线87的第二导电层77的一部分形成的第二极板76。电容器62的电介质由第一绝缘层78的一部分形成，第一绝缘层78还用作为金属化结构64的层间电介质，其使第二导电层77与下面的第三导电层79电绝缘，并且特别是使漏极总线87与下面的源极指状物80电绝缘以及使源极总线86与下面的漏极指状物81电绝缘。
在该实施例中，附加的导电层75被包括在用于晶体管器件61的金属化结构中以形成第一极板74，其不形成在晶体管器件61的电极之一与外部接触焊盘之间的重新分布结构的任何部分。形成第一极板的第一导电层75可以被排它地用于将电容器62单片集成到在晶体管器件61的单元场区和有源区63上方的位置处的金属化结构64中的目的。
第一极板74被借助于第一极板74的在y方向上的到栅极流道82和导电通孔90上方的延伸而耦合到栅极电极指状物。第二极板76由在第一极板74上方的漏极总线87的部分形成，并且被通过导电通孔89和漏极指状物81耦合到漏极指状物电极72。电容器62提供与晶体管器件61的固有的栅极漏极电容并联耦合的线性电容，从而组合的栅极漏极电容被线性化并且dv/dt被线性化，因此使得能够精确地控制转换速率。
各源极总线86被通过在横向上介于中间的漏极总线87彼此间隔开。源极总线86可以被通过进一步的源极总线电耦合在一起，该进一步的源极总线可以垂直于源极总线86并且平行于源极指状物80而延伸，被定位为与漏极总线87的远侧端部相邻并且与之间隔开。类似地，漏极总线87可以被通过进一步的漏极总线电耦合在一起，该进一步的漏极总线垂直于漏极总线87并且平行于漏极指状物81而延伸，并且位于形成附加的源极总线的有源区的相对侧处。源极接触和漏极接触可以位于这些附加总线上。
图5包括图5A和图5B，图示了根据实施例的包括横向晶体管器件61和线性化电容器101的半导体器件100的平面视图和横截面视图。
横向晶体管器件61对应于图3中图示的半导体器件60的横向晶体管器件61。线性化电容器101包括由第一导电层75形成的第一极板74'，其位于第二绝缘层83上，第二绝缘层83进而位于源极指状物80上，如在图4中图示的实施例中那样。线性化电容器101还包括由金属化结构64的第二导电层77形成的第二极板76，如在图4中图示的实施例中那样。第一极板74'被通过第一绝缘层78与第二极板76间隔开，以形成线性化电容器101的结构。第一绝缘层78还形成金属化结构64的第一层间电介质。
图5中图示的实施例的线性化电容器101与图4中图示的实施例的线性化电容器62的不同之处在于所提供的电容的值以及第一极板74'的宽度并且还有第一极板74'的相对于下面的源极指状物80的宽度的宽度。
在图5中图示的实施例中，第一极板74'具有大于源极指状物80在x方向上的宽度的在x方向上的宽度，从而第一极板74'的相对的外周边缘103、104被定位为在竖向上在延伸于源极指状物80和漏极指状物81之间的第三绝缘层84上方。与在图4中图示的实施例中的第一极板74相比第一极板74'的更大的总的尺寸导致与在图4中图示的电容器62相比电容器101的在电容上的增加。与在图4中图示的实施例相比外周边缘103、104的在第三绝缘层84之上的位置提供增加的栅极源极电容CGS。
如在图4中图示的实施例中那样，第一极板74'被通过导电通孔90电耦合到栅极总线82，导电通孔90在横向上相邻于源极指状物80和漏极指状物81的远侧端部并且与之间隔开的位置处在第一极板74'和栅极总线82之间延伸。第二极板76由形成漏极总线87的第二导电层77的一部分形成。如在图4中图示的实施例中那样，电容器101可以位于晶体管器件61的一些或全部的源极指状物80上方。
第一极板74、74'可以包括氮化钛和/或钨。可以选择位于第一极板74、74'和下面的源极指状物80之间的第二绝缘层83的材料并且还有其厚度以及第三绝缘层84的材料和厚度，以使得保持晶体管器件的合期望的额定电压。
对于半导体器件60和100的晶体管器件61，从半导体本体66的第一表面65开始，金属化结构64具有由第四绝缘层85、实质上共面的第三导电层79和第三绝缘层84、第二绝缘层83、第一导电层75、第一绝缘层78和第二导电层77形成的结构。在一些实施例中，第二导电层77可以包括两个或更多个子层，例如位于第一绝缘层78上的氮化钛层以及位于氮化钛层上的金属层(例如铜或铜合金)。类似地，第一绝缘层78可以包括两个或更多个子层。在一些实施例中，第一子层可以包括氧化硅，并且氮化硅层可以位于氧化硅层上。
第一绝缘层78和第三绝缘层84可以被称为层间电介质。第三导电层79通常被称为金属化结构64的第一金属层的M1并且第二导电层77通常被称为金属化结构64的第二金属层M2。第三绝缘层84是第一层间电介质ILD1并且第一绝缘层78是第二层间电介质ILD2。在该命名法中，第一极板74、74'可以被认为是第三金属层M3。
虽然电容器的被耦合到晶体管器件的栅极的第一极板可以在z方向上位于耦合到晶体管器件的漏极的第二极板下方，但是相反的定向也是可能的，从而电容器的耦合到漏极的极板位于电容器的耦合到栅极的极板下方。
总之，通过在应用于包括横向晶体管器件的半导体器件的金属化结构中单片地集成附加的线性电容器并且将该附加的线性电容器电耦合在横向晶体管器件的栅极和漏极之间，来使晶体管器件的组合的栅极漏极电容线性化，从而dv/dt的转换速率为线性，允许将开关速度调整(例如减慢)到合期望的值。由于可以使用用于制备金属化结构(特别是提供电容器的极板的金属层)的平版印刷制造处理来精确地控制电容器结构的几何形状，因此可以良好地控制电容器的电容。由于线性化电容器位于晶体管结构的栅极和漏极上并且通过金属化结构本身与晶体管结构的栅极和漏极电耦合，因此不要求用于附加的电容器的附加的芯片面积并且也不要求其中封装有半导体器件的封装的进一步的引脚。因此，可以避免外部高压电容器，这避免了寄生互连阻抗，降低了高频振荡的风险，并且避免了由于寄生电容所致的dv/dt的附加变化。
为了便于描述而使用诸如“下方”、“下面”、“下部”、“上方”和“上部”等的空间相对术语来解释一个元素相对于第二元素的定位。这些术语意图涵盖器件的除了与在各图中描绘的那些不同的不同定向之外的不同的定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元件、区、区段等并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元素。
如在此使用的那样，术语“具有”、“包含”、“包括”和“包括有”等是开放式术语，其指示所声明的元素或特征的存在但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。要理解的是，除非另外具体标明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会的是，在不偏离本发明的范围的情况下，各种替换的和/或等同的实现可以替代所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (15)

1.一种半导体器件(30，60，100)，包括：
具有源极、漏极和栅极的横向晶体管器件(31，61)；
耦合在栅极和漏极之间的单片集成的电容器(40、62)，
其中，所述半导体器件(30、60)包括反向传输电容Crss，其中，Crss(Vds=0V)/Crss(Vds=400V)＜50。
2.根据权利要求1所述的半导体器件(30，60，100)，
其中，所述半导体器件(30，60，100)包括具有第一表面(46，65)的半导体本体(45，66)，
其中，横向晶体管器件(31、61)包括布置在半导体本体(45、66)的第一表面(46、65)上的源极指状物电极(71)、漏极指状物电极(72)和栅极指状物电极(73)，栅极指状物电极(73)被布置成在横向上在源极指状物电极(71)和漏极指状物电极(72)之间，
并且金属化结构(64)被布置在第一表面(66)上，
其中，电容器(40，62)被集成到金属化结构(64)中并且被耦合在栅极指状物电极(73)和漏极指状物电极(72)之间。
3.根据权利要求2所述的半导体器件(30)，
其中，电容器(40)被布置在第一表面(46)上，在横向上相邻于源极指状物电极、漏极指状物电极和栅极指状物电极。
4.根据权利要求2或3所述的半导体器件(30)，其中，电容器(40)被形成在第一表面(46)上，并且包括由金属化结构的第一导电层(39)形成的第一极板(41)、由金属化结构的第二导电层(44)形成的第二极板(42)，第一极板(41)和第二极板(42)被通过金属化结构的第一绝缘层(43)彼此间隔开。
5.根据权利要求4所述的半导体器件(30)，其中，
电容器(40)的第一极板(41)从由第一导电层形成的栅极流道(39)延伸，栅极流道(39)电耦合到栅极指状物电极，或者第一极板从由第一导电层形成的栅极焊盘延伸，栅极焊盘电耦合到栅极指状物电极，以及
电容器的第二极板(42)从由第二导电层形成的漏极总线(44)延伸，漏极总线(44)电耦合到漏极指状物电极。
6.根据权利要求2或4所述的半导体器件(60，100)，其中，横向晶体管器件(61)包括贡献于电流开关的有源区(63)，并且电容器(62)位于有源区(63)上方。
7.根据权利要求6所述的半导体器件(60，100)，其中，电容器(62)被至少部分地布置在源极指状物电极(71)上方。
8.根据权利要求7所述的半导体器件(60，100)，其中
金属化结构(64)进一步包括第三导电层(79)，第三导电层(79)包括布置在源极指状物电极(71)上的源极指状物(80)、布置在漏极指状物电极(72)上的漏极指状物(81)、以及栅极流道(82)，栅极流道(82)被定位为在横向上相邻于栅极指状物电极(73)、源极指状物电极(71)和漏极指状物电极(72)，
其中，第一导电层(75)被布置在源极指状物(80)上方并且被通过第二绝缘层(83)与源极指状物(80)绝缘。
9.根据权利要求7或8所述的半导体器件(60，100)，其中，
第二导电层(77)包括交替的漏极总线(86)和源极总线(87)，漏极总线(86)和源极总线(87)被布置成在竖向上在源极指状物(80)和漏极指状物(81)上方并且实质上垂直于源极指状物(80)和漏极指状物(81)延伸，
其中，源极指状物(80)被通过延伸通过第一绝缘层(78)的第一导电通孔(89)耦合到源极总线(86)，并且漏极指状物(81)被通过延伸通过第一绝缘层(78)的第二导电通孔(88)耦合到漏极总线(87)。
10.根据权利要求9所述的半导体器件(60，100)，进一步包括：
第三绝缘层(84)，其位于第三导电层(79)的源极指状物(80)和漏极指状物(81)之间；
第四绝缘层(85)，其被布置在第一表面(65)上，在源极指状物电极(71)和漏极指状物电极(72)之间延伸并且覆盖栅极指状物电极(73)，其中第三绝缘层(84)被布置在第四绝缘层(85)上。
11.根据权利要求10所述的半导体器件(60，100)，其中，第一导电层(75)被通过延伸通过第三绝缘层(84)和第四绝缘层(85)的第三导电通孔(90)耦合到栅极流道(82)。
12.根据权利要求1至11中的任何一项所述的半导体器件(30，60，100)，其中，横向晶体管器件(31，61)是III-V族半导体晶体管器件。
13.根据权利要求12所述的半导体器件(30，60，100)，其中，横向晶体管器件(31，61)是基于III族氮化物的晶体管器件。
14.一种逆变器，包括：
一个或多个半桥电路，每个半桥电路包括与第二开关串联耦合的第一开关，
其中，第一开关和第二开关中的至少一个包括根据权利要求1至13之一所述的半导体器件(30、60、100)。
15.根据权利要求14所述的逆变器，进一步包括栅极驱动器电路，其用于有源地控制第一开关和第二开关中的至少一个的栅极电流。
CN202011199976.8A 2019-10-31 2020-10-30 半导体器件和逆变器 Pending CN112750814A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19206668.6 2019-10-31
EP19206668.6A EP3817045B1 (en) 2019-10-31 2019-10-31 Semiconductor device and inverter

Publications (1)

Publication Number Publication Date
CN112750814A true CN112750814A (zh) 2021-05-04

Family

ID=68426168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011199976.8A Pending CN112750814A (zh) 2019-10-31 2020-10-30 半导体器件和逆变器

Country Status (3)

Country Link
US (2) US11688777B2 (zh)
EP (2) EP4333304A3 (zh)
CN (1) CN112750814A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220208755A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Fring capacitor, integrated circuit and manufacturing process for the fringe capacitor
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976634B2 (ja) * 1991-10-25 1999-11-10 日本電気株式会社 半導体集積回路
US6426525B1 (en) * 2001-04-18 2002-07-30 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
JP4014432B2 (ja) * 2002-03-28 2007-11-28 ユーディナデバイス株式会社 インタディジタルキャパシタ及びその容量調整方法
US20060237750A1 (en) * 2004-06-21 2006-10-26 James Oakes Field effect transistor structures
JP4800084B2 (ja) * 2006-03-31 2011-10-26 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP5685457B2 (ja) * 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5214652B2 (ja) * 2010-03-10 2013-06-19 株式会社東芝 半導体装置
US8633736B2 (en) * 2010-05-27 2014-01-21 Standard Microsystems Corporation Driver with accurately controlled slew rate and limited current
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
JP2012028977A (ja) * 2010-07-22 2012-02-09 New Japan Radio Co Ltd 付加容量付電界効果トランジスタ及び半導体スイッチ回路
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
WO2013023094A2 (en) * 2011-08-11 2013-02-14 Volterra Semiconductor Corporation Vertical gate ldmos device
US9490711B2 (en) * 2014-06-12 2016-11-08 Lear Corporation Gate drive power supply having gate drive voltage supply transformer circuits and kick starter circuit
US10032731B2 (en) * 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
US9331158B2 (en) * 2014-09-15 2016-05-03 Qualcomm, Incorporated Transistor devices and methods
US9859732B2 (en) * 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9530765B1 (en) * 2015-04-30 2016-12-27 Silanna Asia Pte Ltd Distributing capacitance with gate driver for power switch
EP3320608A4 (en) * 2015-07-06 2019-03-13 TM4 Inc. CIRCUITS FOR SOFTENING SWITCHING PHASES IN VOLTAGE CONVERTERS
FR3063387B1 (fr) * 2017-02-24 2021-05-21 Commissariat Energie Atomique Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
FR3074961A1 (fr) * 2017-12-13 2019-06-14 Stmicroelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques
US10978436B2 (en) * 2018-04-13 2021-04-13 Psemi Corporation Symmetric FET for RF nonlinearity improvement
EP3576284A1 (de) * 2018-05-30 2019-12-04 Siemens Aktiengesellschaft Elektrisches koppeln eines ersten elektrischen netzes mit einem zweiten elektrischen netz

Also Published As

Publication number Publication date
US11688777B2 (en) 2023-06-27
EP4333304A2 (en) 2024-03-06
EP4333304A3 (en) 2024-06-05
EP3817045A1 (en) 2021-05-05
US20210134968A1 (en) 2021-05-06
EP3817045B1 (en) 2024-02-07
US20230317804A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US9818686B2 (en) Semiconductor modules and methods of forming the same
US11217577B2 (en) Controlled resistance integrated snubber for power switching device
CN106024854B (zh) 半导体装置及其制造方法
CN109155255B (zh) 半导体装置
US20230317804A1 (en) Semiconductor device having a lateral transistor device and an inverter that includes the semiconductor device
US8294206B2 (en) Integrated circuit device and method for its production
JP2011182591A (ja) 半導体装置
US20150295573A1 (en) Field-effect transistor
US10269951B2 (en) Semiconductor device layout and method for forming same
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
EP0494597A1 (en) Trench-gate power semiconductor device
US20220392887A1 (en) Semiconductor device
US10931276B1 (en) Combined IGBT and superjunction MOSFET device with tuned switching speed
EP3531457A1 (en) Transistor device with gate resistor
US20180204910A1 (en) Semiconductor device
US7423325B2 (en) Lateral field-effect-controllable semiconductor component for RF applications
CN106992212B (zh) 具有增大的栅-漏电容的晶体管器件
JP2019106409A (ja) 半導体装置およびその製造方法
US9923064B2 (en) Vertical semiconductor device
US11588048B2 (en) Semiconductor device with insulated gate transistor cell and rectifying junction
EP3968389A1 (en) Unipolar power transistor and rc snubber
JP7486571B2 (ja) 炭化珪素トランジスタデバイス
CN114267738A (zh) 半导体装置
US20190319124A1 (en) Transistor Device with Gate Resistor
JP4473837B2 (ja) トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination