CN114267738A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114267738A
CN114267738A CN202111009463.0A CN202111009463A CN114267738A CN 114267738 A CN114267738 A CN 114267738A CN 202111009463 A CN202111009463 A CN 202111009463A CN 114267738 A CN114267738 A CN 114267738A
Authority
CN
China
Prior art keywords
region
semiconductor layer
semiconductor
electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111009463.0A
Other languages
English (en)
Inventor
田中明广
税所哲弘
生野徹
大西孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021118602A external-priority patent/JP2022049656A/ja
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN114267738A publication Critical patent/CN114267738A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施方式的半导体装置具备：半导体部，具有末端、第一区域以及位于第一区域与末端之间的第二区域，半导体部具有第一导电型的第一半导体层、设于第一半导体层上的第二导电型的第二半导体层、设于第二半导体层上的第一导电型的第三半导体层以及设于第二半导体层上且第二导电型杂质浓度高于第二半导体层的第二导电型的第四半导体层；栅极电极，设于半导体部内，具有与第二半导体层对置的侧面；绝缘膜，设于栅极电极的侧面与半导体部之间；以及上部电极，设于半导体部上，与第三半导体层以及第四半导体层相接。第二区域中的第四半导体层的面积相对于第三半导体层的面积的比率比第一区域中的第四半导体层的面积相对于第三半导体层的面积的比率大。

Description

半导体装置
相关申请
本申请享受以日本专利申请2020－155203号(申请日：2020年9月16日)以及日本专利申请2021－118602号(申请日：2021年7月19日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的所有内容。
技术领域
实施方式主要涉及半导体装置。
背景技术
在通过沟槽栅极来控制通断动作的纵型构造的半导体装置中，由于关断时的寄生晶体管的动作，存在电流特别容易集中在接近装置末端(包含角部)的区域且破坏耐量容易降低的问题。通过设置与晶体管的基底(base)层相同极性的高浓度的接触层而设置使载流子排出电阻减少的层(之后，定义为载流子抽取(层))来进行寄生晶体管的动作抑制，是有效的抑制手段之一。但是，若使载流子抽取区域的比率过高，则引起导通电阻的增大。
发明内容
实施方式提供能够在寄生晶体管的动作抑制的同时抑制导通电阻的增大的半导体装置。
根据实施方式，半导体装置具备：半导体部，具有末端、第一区域以及位于所述第一区域与所述末端之间的第二区域，所述半导体部具有第一导电型的第一半导体层、设于所述第一半导体层上的第二导电型的第二半导体层、设于所述第二半导体层上的第一导电型的第三半导体层以及设于所述第二半导体层上且第二导电型杂质浓度高于所述第二半导体层的第二导电型的第四半导体层；栅极电极，设于所述半导体部内，具有与所述第二半导体层对置的侧面；绝缘膜，设于所述栅极电极的所述侧面与所述半导体部之间；以及上部电极，设于所述半导体部上，与所述第三半导体层以及所述第四半导体层相接。所述第二区域中的所述第四半导体层的面积相对于所述第三半导体层的面积的比率比所述第一区域中的所述第四半导体层的面积相对于所述第三半导体层的面积的比率大。
另外，根据实施方式，半导体装置具备：上部电极；下部电极；第一导电型的第一半导体层，设置在末端、第一区域以及位于所述第一区域与所述末端之间的第二区域，且位于所述上部电极与所述下部电极之间；设于所述上部电极与所述第一半导体层之间的第二导电型的第二半导体层；所述第一导电型的第三半导体层，在所述上部电极与所述第二半导体层之间以与所述上部电极相接的方式设置，在与从所述下部电极朝向所述上部电极的第一方向相交的第二方向上设有多个；所述第二导电型的第四半导体层，在所述上部电极与所述第二半导体层之间以与所述上部电极相接的方式设置，在所述第二方向上设有多个，且第四半导体层被设为所述第二区域中的所述第二方向的宽度大于所述第一区域中的所述第二方向的宽度；栅极电极，具有与所述第二半导体层对置的侧面；以及绝缘膜，设于所述栅极电极的所述侧面与所述第二半导体层之间、所述栅极电极的所述侧面与所述第三半导体层之间、所述栅极电极的所述侧面与所述第四半导体层之间。
附图说明
图1是表示实施方式的半导体装置的一个构成例的示意俯视图。
图2是实施方式的半导体装置的示意剖面立体图。
图3是表示实施方式的半导体装置的一个构成例的示意俯视图。
图4是表示实施方式的半导体装置的角部的附近的一个构成例的示意俯视图。
图5是表示实施方式的半导体装置的角部的附近的一个构成例的示意俯视图。
图6是安装于布线基板上的实施方式的半导体装置的示意剖面图。
图7是表示半导体装置的导通电阻以及二次击穿耐量的测定结果的曲线图。
图8是表示实施方式的半导体装置中的第一区域以及第二区域的配置例的示意俯视图。
具体实施方式
以下，参照附图，对实施方式进行说明。另外，在各附图中，对相同的构成标注相同的附图标记。
图1是表示半导体装置1的一个构成例的示意俯视图。
图2是半导体装置1的示意剖面立体图。
半导体装置1具有半导体部10、设于半导体部10的上表面的上部电极62、及设于半导体部10的下表面的共通电极(或者下部电极)61。
将在与半导体部10的上表面或者下表面平行的面内相互正交的两个方向设为X方向以及Y方向。将与这些X方向以及Y方向正交的方向设为Z方向。
半导体装置1是在将半导体部10中的上部电极62与共通电极61连结的纵向(Z方向)上流过电流的纵型半导体装置。另外，半导体装置1具有用于控制电流的通断动作的沟槽栅极构造的栅极电极20。
半导体装置1具有共有共通电极61的第一晶体管Q1与第二晶体管Q2。第一晶体管Q1与第二晶体管Q2在X方向上邻接。第一晶体管Q1与第二晶体管Q2具有相同的构造，例如是MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)。图2所示的构成是第一晶体管Q1与第二晶体管Q2所共通的构成。
如图1所示，半导体部10具有末端100、第一区域101、及位于第一区域101与末端100之间的第二区域102。末端100包含半导体部10的最外周侧面以及角部。将第一区域101与第二区域102的边界示意地用双点划线表示。第二区域102以沿着末端100的方式被形成。另外，第二区域102也配置于形成有第一晶体管Q1的第一晶体管区域与形成有第二晶体管Q2的第二晶体管区域之间。在一个半导体装置1中，第一区域101比第二区域102宽。
半导体部10的材料例如是硅。或者，半导体部10的材料例如也可以是碳化硅、氮化镓等。
在以下的说明中，使第一导电型为n型、使第二导电型为p型来进行说明，但也可以使第一导电型为p型，使第二导电型为n型。
如图2所示，半导体部10具有n型的漏极层(或者半导体基板)11、设于漏极层11上的n型的漂移层(第一半导体层)12、设于漂移层12上的p型的基底层(第二半导体层)13、设于基底层13上的n型的源极层(第三半导体层)14以及设于基底层13上的p型的载流子抽取层(第四半导体层)15。
漂移层12的n型杂质浓度比漏极层11的n型杂质浓度以及源极层14的n型杂质浓度低。载流子抽取层15的p型杂质浓度比基底层13的p型杂质浓度高。
在半导体部10内设有多个栅极电极20。栅极电极20在半导体部10内沿X方向延伸。在栅极电极20与半导体部10之间设有绝缘膜31。在栅极电极20的侧面与基底层13之间设有绝缘膜31。栅极电极20的侧面隔着绝缘膜31而与基底层13对置。
半导体部10具有由栅极电极20沿Y方向被断开且沿X方向延伸的台面部70。在该台面部70设有基底层13、源极层14以及载流子抽取层15。换言之，基底层13、源极层14以及载流子抽取层15设于在Y方向上邻接的栅极电极20间。源极层14与载流子抽取层15沿X方向交替地配置。
在半导体部10的上表面设有上部电极(源极电极)62。上部电极62与源极层14以及载流子抽取层15相接。在上部电极62与栅极电极20之间设有绝缘膜32。在半导体部10的下表面设有共通电极(漏极电极)61。
上部电极62在半导体部10上分离成两个。如图1中虚线所示，在形成有第一晶体管Q1的第一晶体管区域形成有第一源极电极62a，在形成有第二晶体管Q2的第二晶体管区域形成有第二源极电极62b。
在第一源极电极62a上例如配置有两个第一源极焊盘S1。第一源极焊盘S1与第一源极电极62a电连接。在第二源极电极62b上例如配置有两个第二源极焊盘S2。第二源极焊盘S2与第二源极电极62b电连接。
共通电极61在一个半导体装置1内不被分离，共通地设于第一晶体管Q1与第二晶体管Q2。
在第一晶体管区域的半导体部10上，例如配置有一个第一栅极焊盘G1。在第二晶体管区域的半导体部10上，例如配置有一个第二栅极焊盘G2。
图3是表示半导体装置1中的栅极电极20、栅极布线21a、21b、栅极焊盘G1、G2、源极层14以及载流子抽取层15的配置关系的示意俯视图。
第一晶体管Q1的多个栅极电极20沿X方向延伸。第一晶体管Q1的多个栅极电极20与以包围配置有这些栅极电极20的区域的方式形成的第一栅极布线21a电连接。第一栅极布线21a与第一栅极焊盘G1电连接。第一栅极布线21a配置于末端100侧的第二区域102。
第二晶体管Q2的多个栅极电极20沿X方向延伸。第二晶体管Q2的多个栅极电极20与以包围配置有栅极电极20的区域的方式形成的第二栅极布线21b电连接。第二栅极布线21b与第二栅极焊盘G2电连接。第二栅极布线21b配置于末端100侧的第二区域102。
若对栅极电极20施加阈值电压以上的电压，则在基底层13中的与栅极电极20对置的区域形成沟道。第一晶体管Q1的栅极电极20与第二晶体管Q2的栅极电极20能够相互电独立地控制。
图6是半导体装置1安装于布线基板200上的状态的示意剖面图。
半导体装置1以使共通电极61朝上的状态安装于布线基板200上。半导体装置1的第一源极焊盘S1、第二源极焊盘S2、第一栅极焊盘G1以及第二栅极焊盘G2经由接合部件(例如焊料)90而被接合于布线基板200的导体部201。
实施方式的半导体装置1例如能够组装于充放电电路，用作控制充放电的双向的电流的导通的开关。第一晶体管Q1与第二晶体管Q2共有漏极部(漏极层11以及共通电极61)，第一晶体管Q1的第一源极电极62a与第二晶体管Q2的第二源极电极62b分别连接于电独立(被赋予不同的电位)的端子。经由共通电极61，在第一晶体管Q1与第二晶体管Q2之间流过电流。
在停止向栅极电极20施加阈值电压以上的电压的关断时，存在图2所示的寄生晶体管Tr动作的情况。寄生晶体管Tr是以漂移层12为集电极、以源极层14为发射极、以基底层13为基极的npn型的晶体管。
在关断时产生漏极源极间的急剧的电压变化(dv/dt)，寄生晶体管Tr的基极电流IB经由基底层13与漂移层12之间的电容而流动，产生基极发射极间电位VBE，寄生晶体管Tr导通。若寄生晶体管Tr导通，则形成与由栅极电极20控制的MOSFET的原本的电流路径不同的电流路径，可能成为破坏的原因。
若在关断时通过载流子抽取层15难以将累积于基底层13的空穴抽取到上部电极(源极电极)62，则即使是较少的基极电流IB，也会产生足以使寄生晶体管Tr导通的基极发射极间电位VBE。
为了抑制使寄生晶体管Tr导通的基极发射极间电位VBE的产生，可列举出增加载流子抽取层15的面积作为对策之一。但是，若增加载流子抽取层15的面积，则存在源极层14的面积相对变少且导通电阻上升的权衡关系。
在半导体部10之中，也存在如下倾向：对于与也包含角部在内的末端100接近的区域施加较大的电场，电流容易集中，特别是在与末端100接近的区域容易破坏。
因此，在本实施方式中，使与末端100接近的第二区域102中的、载流子抽取层15的面积相对于源极层14的面积的比率M，大于比第二区域102靠内侧的第一区域101中的、载流子抽取层15的面积相对于源极层14的面积的比率N。第二区域102中的每单位面积的比率M比第一区域101中的每单位面积的比率N大。
例如如图3所示，载流子抽取层15具有配置于第一区域101的第一部分51与配置于第二区域102的第二部分52。第二部分52在栅极布线21a、21b的附近沿栅极布线21a、21b形成。栅极布线21a、21b配置于第二部分52与末端100之间。另外，第一部分51在图3中沿Y方向如粗实线所示。即，第一部分51的X方向上的宽度成为粗实线的宽度。
在第一区域101中，第一部分51以由栅极电极20断开的虚线状沿Y方向延伸(排列)。第二部分52也以由栅极电极20断开的虚线状沿Y方向延伸(排列)。在第二部分52中，沿Y方向延伸的部分的X方向的宽度比第一部分51的X方向的宽度大。在第二部分52中，在栅极电极20延伸的方向即X方向上延伸的部分不断开而是连续的。该第二部分52的沿X方向连续地延伸的部分的Y方向的宽度比第一部分51的X方向的宽度大。
通过使配置于第二区域102的第二部分52的宽度大于配置于第一区域101的第一部分51的宽度大，使得第二区域102中的基底层13的空穴容易通过载流子抽取层15抽取到上部电极62。由此，在关断时，能够对在与末端100接近的区域容易产生的寄生晶体管Tr的动作进行抑制，提高破坏耐量。通过使第一部分51的宽度小于第二部分52的宽度，能够与第二区域102相比使第一区域101中源极层14的每单位面积的比率相对高，来抑制导通电阻的上升，第一部分51配置于比第二区域102宽且占据半导体装置1中的形成有沟道的区域的大部分的第一区域101中。
图4是表示半导体部10的角部110的附近的一个构成例的示意俯视图。
载流子抽取层15除了配置于第一区域101的前述的第一部分51和配置于第二区域102的前述的第二部分52之外，还具有配置于第二区域102中的角部110的附近且将第一部分51与第二部分52相连的第三部分53。多个栅极电极20与多个第三部分53沿与栅极电极20延伸的X方向交叉(例如正交)的Y方向交替地排列。
第二部分52的X方向的宽度以及第三部分53的X方向的宽度比第一部分51的X方向的宽度大。关于多个第三部分53经由栅极电极20而在Y方向上排列的区域55的Y方向的长度，越是接近角部110的区域，其长度越长。区域55在X方向上越接近角部110时，其Y方向的长度越阶段性地变长。
通过这种构成，能够抑制特别是在接近角部110的区域容易产生的寄生晶体管Tr的动作，提高破坏耐量。
另外，如图5所示，配置于角部110的附近的多个区域55的Y方向的长度也可以设为相同。
图7是表示半导体装置的导通电阻以及二次击穿耐量的测定结果的曲线图。
在图7的曲线图中，白色圆圈表示比较例的半导体装置中的测定值。将源极层14的面积N与载流子抽取层15的面积P之比设为N：P。在比较例的半导体装置中，使第二区域102中的比N：P与第一区域101中的比N：P相同。在比较例中，测定出比N：P为5：1时的测定值、比N：P为4：1时的测定值、及比N：P为3：1时的测定值。
将比较例中的比N：P为5：1时的二次击穿耐量的测定值设为基准值(1.00)，图7的曲线图的横轴的二次击穿耐量表示相对于基准值的比。另外，将比较例中的比N：P为5：1时的导通电阻的测定值设为基准值(1.00)，图7的曲线图的纵轴的导通电阻表示相对于基准值的比。
在比较例中，伴随着源极层14的面积N相对于载流子抽取层15的面积P的比的增减，导通电阻以及二次击穿耐量以沿着图7所示的虚线的方式变化。即，在比较例中，如果源极层14的面积N相对于载流子抽取层15的面积P的比降低，则二次击穿耐量变高，但导通电阻也变高。在比较例中，如果源极层14的面积N相对于载流子抽取层15的面积P的比变高，则导通电阻变低，但二次击穿耐量也变低。
在图7的曲线图中，黑色圆圈表示实施方式的半导体装置中的导通电阻以及二次击穿耐量的测定值。将测定出该测定值的半导体装置中的第一区域101以及第二区域102的配置例表示在图8中。
第一晶体管Q1与第二晶体管Q2沿X方向排列。将第一晶体管Q1在X方向上分为三个区域(第一区域101、末端100侧的第二区域102a、及第一晶体管Q1与第二晶体管Q2的边界侧的第二区域102b)。第二晶体管Q2也在X方向上分为三个区域(第一区域101、末端100侧的第二区域102a、及第一晶体管Q1与第二晶体管Q2的边界侧的第二区域102b)。
在第一晶体管Q1以及第二晶体管Q2的每一个中，第二区域102a的X方向的长度a、第二区域102b的X方向的长度b以及第一区域101的X方向的长度c之比为1：1：7。另外，第一区域101的面积是第二区域102a的面积的5.5倍，并且是第二区域102b的面积的5.5倍。
在该实施方式的半导体装置中，第一区域101中的比N：P为5：1，第二区域102a以及第二区域102b中的比N：P为2.5：1。即，在实施方式的半导体装置中，使第二区域102中的载流子抽取层15的面积P相对于源极层14的面积N的比大于第一区域101中的载流子抽取层15的面积P相对于源极层14的面积N的比。
根据图7的结果，在实施方式的半导体装置中，与使第一区域101与第二区域102中的比N：P为相同的比较例相比，可以同时实现导通电阻的减少与二次击穿耐量的提高。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (12)

1.一种半导体装置，具备：
半导体部，具有末端、第一区域以及位于所述第一区域与所述末端之间的第二区域，所述半导体部具有：
第一导电型的第一半导体层；
第二导电型的第二半导体层，设于所述第一半导体层上；
第一导电型的第三半导体层，设于所述第二半导体层上；以及
第二导电型的第四半导体层，设于所述第二半导体层上，且第二导电型杂质浓度高于所述第二半导体层，
在所述半导体部中，所述第二区域中的所述第四半导体层的面积相对于所述第三半导体层的面积的比率，大于所述第一区域中的所述第四半导体层的面积相对于所述第三半导体层的面积的比率；
栅极电极，设于所述半导体部内，具有与所述第二半导体层对置的侧面；
绝缘膜，设于所述栅极电极的所述侧面与所述半导体部之间；以及
上部电极，设于所述半导体部上，与所述第三半导体层和所述第四半导体层相接。
2.根据权利要求1所述的半导体装置，
所述第四半导体层具有配置于所述第一区域的第一部分与配置于所述第二区域的第二部分，
所述第二部分的宽度比所述第一部分的宽度大。
3.根据权利要求1所述的半导体装置，
所述第四半导体层具有配置于所述第一区域的第一部分、配置于所述第二区域的第二部分、以及配置于所述第二区域且将所述第一部分与所述第二部分相连的第三部分，
所述第二部分的宽度以及所述第三部分的宽度比所述第一部分的宽度大。
4.根据权利要求3所述的半导体装置，
多个所述栅极电极与多个所述第三部分沿与所述栅极电极延伸的第一方向交叉的第二方向交替地排列，
多个所述第三部分经由所述栅极电极在所述第二方向上排列的区域的所述第二方向的长度，在越是与所述半导体部的角部接近的区域中越长。
5.根据权利要求1所述的半导体装置，
所述第一区域比所述第二区域宽。
6.根据权利要求1所述的半导体装置，
还具备共通电极、第一栅极焊盘以及第二栅极焊盘，
所述上部电极具有相互分离地配置在所述半导体部上的第一源极电极与第二源极电极，
所述第一栅极焊盘与第一晶体管区域的所述栅极电极连接，所述第一晶体管区域配置有所述第一源极电极，
所述第二栅极焊盘与第二晶体管区域的所述栅极电极连接，所述第二晶体管区域配置有所述第二源极电极，
所述共通电极在所述第一晶体管区域与所述第二晶体管区域这两方中共通地被设置于所述半导体部的下表面。
7.根据权利要求1所述的半导体装置，
所述第一区域中的所述第三半导体层的面积与所述第四半导体层的面积的比率为5：1，
所述第二区域中的所述第三半导体层的面积与所述第四半导体层的面积的比率为2.5：1。
8.一种半导体装置，具备：
上部电极；
下部电极；
第一导电型的第一半导体层，设置在末端、第一区域以及位于所述第一区域与所述末端之间的第二区域，且位于所述上部电极与所述下部电极之间；
第二导电型的第二半导体层，设于所述上部电极与所述第一半导体层之间；
所述第一导电型的第三半导体层，在所述上部电极与所述第二半导体层之间以与所述上部电极相接的方式设置，在与从所述下部电极朝向所述上部电极的第一方向相交的第二方向上设有多个；
所述第二导电型的第四半导体层，在所述上部电极与所述第二半导体层之间以与所述上部电极相接的方式设置，在所述第二方向上设有多个，且所述第四半导体层被设置为所述第二区域中的所述第二方向的宽度大于所述第一区域中的所述第二方向的宽度；
栅极电极，具有与所述第二半导体层对置的侧面；以及
绝缘膜，设于所述栅极电极的所述侧面与所述第二半导体层之间、所述栅极电极的所述侧面与所述第三半导体层之间、所述栅极电极的所述侧面与所述第四半导体层之间。
9.根据权利要求8所述的半导体装置，
所述第一区域比所述第二区域宽。
10.根据权利要求8所述的半导体装置，
还具备第一栅极焊盘和第二栅极焊盘，
所述上部电极具有相互分离的第一源极电极与第二源极电极，
所述第一栅极焊盘与第一晶体管区域的所述栅极电极连接，所述第一晶体管区域配置有所述第一源极电极，
所述第二栅极焊盘与第二晶体管区域的所述栅极电极连接，所述第二晶体管区域配置有所述第二源极电极，
所述下部电极被共通地设置于所述第一晶体管区域与所述第二晶体管区域这两方。
11.根据权利要求8所述的半导体装置，
所述第四半导体层的第二导电型杂质浓度比所述第二半导体层的第二导电型杂质浓度高。
12.根据权利要求8所述的半导体装置，
所述第一区域中的所述第三半导体层的面积与所述第四半导体层的面积的比率为5：1，
所述第二区域中的所述第三半导体层的面积与所述第四半导体层的面积的比率为2.5：1。
CN202111009463.0A 2020-09-16 2021-08-31 半导体装置 Pending CN114267738A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020155203 2020-09-16
JP2020-155203 2020-09-16
JP2021-118602 2021-07-19
JP2021118602A JP2022049656A (ja) 2020-09-16 2021-07-19 半導体装置

Publications (1)

Publication Number Publication Date
CN114267738A true CN114267738A (zh) 2022-04-01

Family

ID=80627115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111009463.0A Pending CN114267738A (zh) 2020-09-16 2021-08-31 半导体装置

Country Status (2)

Country Link
US (1) US20220085192A1 (zh)
CN (1) CN114267738A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7343427B2 (ja) * 2020-03-16 2023-09-12 株式会社東芝 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2109892A4 (en) * 2007-01-09 2011-03-23 Maxpower Semiconductor Inc SEMICONDUCTOR DEVICE
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US9607984B2 (en) * 2014-08-01 2017-03-28 Semiconductor Components Industries, Llc Common drain semiconductor device structure and method

Also Published As

Publication number Publication date
US20220085192A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
JP6896673B2 (ja) 半導体装置
US20060081919A1 (en) Semiconductor device
CN108417614B (zh) 半导体装置
US9293548B2 (en) Semiconductor device
JP7250473B2 (ja) 半導体装置
JP2013201266A (ja) 電力用半導体装置
US10355083B2 (en) Semiconductor device
JP7444205B2 (ja) 半導体装置
TW202101600A (zh) 半導體裝置
US20130221402A1 (en) Insulated gate bipolar transistor
CN114267738A (zh) 半导体装置
US9761668B2 (en) Semiconductor device
US10256232B2 (en) Semiconductor device including a switching element and a sense diode
JP2006222455A (ja) 半導体装置及び電力変換装置
US11799023B2 (en) Semiconductor device
CN111725296B (zh) 半导体装置
JP6718733B2 (ja) 半導体装置
JP7251454B2 (ja) スイッチング素子
JP2022049656A (ja) 半導体装置
JP2020129646A (ja) 半導体装置
JP7387562B2 (ja) 半導体素子および半導体装置
KR101602411B1 (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
JP7256771B2 (ja) 半導体装置
US20230178535A1 (en) Semiconductor device
US20220093777A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination