DE102008056574A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008056574A1
DE102008056574A1 DE102008056574A DE102008056574A DE102008056574A1 DE 102008056574 A1 DE102008056574 A1 DE 102008056574A1 DE 102008056574 A DE102008056574 A DE 102008056574A DE 102008056574 A DE102008056574 A DE 102008056574A DE 102008056574 A1 DE102008056574 A1 DE 102008056574A1
Authority
DE
Germany
Prior art keywords
zones
charge compensation
semiconductor device
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008056574A
Other languages
English (en)
Other versions
DE102008056574B4 (de
Inventor
Armin Dipl.-Phys. Willmeroth
Winfried Dr. rer. nat. Kaindl
Carolin Dr.-Ing. Tolksdorf
Michael Dr. rer. nat. Rüb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102008056574A1 publication Critical patent/DE102008056574A1/de
Application granted granted Critical
Publication of DE102008056574B4 publication Critical patent/DE102008056574B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterbauelement weist einen Halbleiterkörper auf, der auf einander gegenüberliegenden Oberflächen eine erste Elektrode und eine zweite Elektrode aufweist. Eine Steuerelektrode auf einer Isolationsschicht steuert Kanalbereiche von Bodyzonen in dem Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden. Eine Driftstrecke, die sich an die Kanalbereiche anschließt, weist Driftzonen sowie Ladungskompensationszonen auf. Ein Teil der Ladungskompensationszonen sind leitend angeschlossene Ladungskompensationszonen, die mit der ersten Elektrode elektrisch in Verbindung stehen. Ein anderer Teil sind nahezu floatende Ladungskompensationszonen, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich des Halbleiterbauelements aufweist.

Description

  • Hintergrund
  • Gegenwärtige Leistungshalbleiterbauelemente zeigen aufgrund ihrer sehr geringen internen Kapazitäten eine extrem hohe Schaltgeschwindigkeit. Diese hohe Schaltgeschwindigkeit muss nicht immer von Vorteil sein. Besonders Kompensationsbauelemente schalten deutlich schneller und steiler als konventionelle MOSFETs. Jedoch kann in nicht optimierten Applikationen das sehr steile di/dt in einem Abschaltvorgang an parasitären Induktivitäten der Applikationsschaltung sehr große Spannungsspitzen generieren, die das Halbleiterbauelement zerstören können. Weiterhin besteht die Gefahr, dass Schwingungen beim Abschaltvorgang aufgrund des steilen di/dt auftreten und die EMV (Elektromagnetische Verträglichkeit) beeinträchtigen.
  • Eine Begrenzung des di/dt kann durch einen vergrößerten Schaltwiderstand erreicht werden, der als zusätzliches Bauelement den gesamten Schaltvorgang jedoch verlangsamt. Dies kann so weit führen, dass sich der Vorteil des schnellen Schaltens und der damit verbundenen verkleinerten Schaltverluste völlig durch den vorgeschalteten Schaltwiderstand aufhebt oder ins Gegenteil umschlägt, da die Zeitkonstante, die sich aus internem Schaltwiderstand und interner Kapazität zwischen einer Steuerelektrode des Halbleiterbauelement und einer Ausgangselektrode bildet, durch den vorgeschalteten zusätzlichen Schaltwiderstand einerseits vergrößert und damit den Schaltvorgang dämpft bzw. verlangsamt, und gleichzeitig die Schaltverluste durch den zusätzlichen ohmschen Widerstand deutlich ansteigen lässt.
  • Zusammenfassung
  • Ein Halbleiterbauelement weist einen Halbleiterkörper auf, der auf einander gegenüberliegenden Oberflächen eine erste Elektrode und eine zweiten Elektrode aufweist. Eine Steuerelektrode auf einer Isolationsschicht steuert Kanalbereiche von Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden. Eine Driftstrecke, die sich an die Kanalbereiche anschließt, weist Driftzonen sowie Ladungskompensationszonen auf. Ein Teil der Ladungskompensationszonen weist leitend angeschlossene Ladungskompensationszonen auf, die mit der ersten Elektrode elektrisch in Verbindung stehen. Ein anderer Teil hat nahezu floatende Ladungskompensationszonen, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich des Halbleiterbauelements aufweist.
  • Die Gate-Drain-Kapazität kann ohne zusätzliche Chipfläche zu benötigen und ohne zusätzliche Bonddrähte oder neue Ränder in den bestehenden Halbleiterbauelementprozessen einzufügen, vergrößert werden, und zwar durch den Einsatz von Ladungskompensationsgebieten die teilweise nicht an das Sourcepotential angeschlossen werden, sondern unter einer Gatepolyschicht enden. Dabei ist von Interesse, dass das Sperrvermögen des Halbleiterbauelements durch die Anwesenheit von nahezu floatenden Ladungskompensationszonen nicht vermindert wird.
  • Kurze Figurenbeschreibung
  • 1 zeigt einen schematischen vertikalen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer Ausführungsform;
  • 2 zeigt eine schematische, horizontale Schnittansicht eines Zellenbereichs entlang der Schnittebene A-A in 1;
  • 3 zeigt eine schematische, vertikale Schnittansicht eines Zellbereichs entlang der Schnittebene B-B in 2;
  • 4 zeigt eine schematische, horizontale Schnittansicht eines Zellbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 5 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS;
  • 6 zeigt weitere Graphen der Rückwirkungskapazität CGD und der Ausgangskapazität CSD;
  • 7 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform;
  • 8 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS eines Halbleiterbauelements, einer Ausführungsform gemäß 7;
  • 9 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS einer MOSFET-Struktur;
  • 10 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform;
  • 11 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform;
  • 12 zeigt eine horizontale Schnittansicht eines Zellenbereichs entlang der Schnittebene A-A in 11;
  • 13 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 14 zeigt eine schematische Draufsicht auf eine Struktur mit relativ großer Fläche einer Polysiliziumschicht;
  • 15 zeigt eine schematische Draufsicht auf eine Struktur mit gegenüber 14 verkleinerten Fläche einer Polysiliziumschicht;
  • 16 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 17 zeigt ein schematisches Diagramm mit dem Verlauf der Gateladung QG;
  • 18 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs, eine Ausführungsform gemäß 16;
  • 19 zeigt ein schematisches Diagramm des Abschaltverhaltens eines MOSFET's;
  • 20 zeigt ein schematisches Diagramm des Abschaltverhaltens eines Halbleiterbauelement gemäß 16;
  • 21 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß 19;
  • 22 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß 21;
  • 23 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 24 zeigt eine schematische Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 25 zeigt eine schematische Anordnung eines Zellenbereichs, einer weiteren Ausführungsform;
  • 26 zeigt eine schematische Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 27 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 28 zeigt eine horizontale Schnittansicht durch einen Zellenbereich entlang der Schnittebene A-A, in 23;
  • 29 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform;
  • 30 zeigt eine schematische Schnittansicht durch einen Zellenbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform.
  • Detaillierte Beschreibung
  • 1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 1, gemäß einer Ausführungsform. Das Halbleiterbauelement 1 weist einen Halbleiterkörper 2 auf, der auf einander gegenüber liegenden Oberflächen eine erste Elektrode 3 auf seiner Oberseite 31 und eine zweite Elektrode 4 auf seiner Rückseite 32 aufweist. Eine Steuerelektrode 5 auf einer Isolationsschicht 6, wobei die Isolationsschicht typischerweise Dicken von bis zu einigen 10 nm aufweist, steuert Kanalbereiche 7 von Bodyzonen 8 im Halbleiterkörper 2 für eine Stromfluss zwischen den beiden Elektroden 3 und 4.
  • Eine Driftstrecke 9, die sich an die Kanalbereiche 7 anschließt, weist Driftzonen 10 sowie Ladungskompensationszonen 11 auf. Ein Teil der Ladungskompensationszonen 11 weist leitend angeschlossene Ladungskompensationszonen 12 auf, die in dieser Ausführungsform über die Bodyzonen 8 mit der ersten Elektrode 3 elektrisch in Verbindung stehen. Ein anderer Teil hat nahezu floatende Ladungskompensationszonen 13.
  • Unter nahezu floatenden Ladungskompensationszonen 13 werden in diesem Zusammenhang floatende Ladungskompensationszonen 13, die lediglich kapazitiv gekoppelt sind und floatende Ladungskompensationszonen 13 verstanden, die über hochohmige monolitisch integrierte Brüchen im Halbleiterkörper mit benachbarten Bodyzonen 8 oder mit benachbarten elektrisch angeschlossenen Ladungskompensationszonen 12, die über entsprechende Kontaktlöcher niederohmig von der ersten Elektrode 3 kontaktiert werden, verbunden sind. Die nahezu floatenden Ladungskompensationszonen 13, die nicht in einer Body-Zone enden sind mit gestrichelten Linien in 1 gekennzeichnet. Dadurch bildet eine zusätzliche Polyfläche, die auf Gatepotentzial liegt, eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich 15 des Halbleiterbauelements 1.
  • Die nahezu floatenden und nicht in einer Bodyzone endenden Ladungskompensationszonen 13 ermöglichen somit eine zusätzliche Rückwirkungskapazität CZGD, aufgrund der Vergrößerung der auf Gatepotenzial liegenden Polyfläche über einer Isolationsschicht 6. Die Isolationsschicht 6 zwischen einer vergrößerten Steuerelektrode 5 und den nahezu floatenden Ladungskompensationszonen 13, von denen in 1 lediglich eine einzige dargestellt ist, bildet das Dielektrikum der Zusatzkapazität CZGD. Über der Steuerelektrode 5 ist eine Zwischenisolationsschicht 20 angeordnet, auf der eine Metallschicht 19 für die erste Elektrode 3 angeordnet ist, wobei kein Durchkontaktloch von der ersten Elektrode 3 zu der nahezu floatenden Ladungskompensationszonen 13 vorgesehen ist.
  • Somit bildet sich in dem Bereich der nahezu floatenden Ladungsträgerkompensationszonen 13 auf der Oberseite 29 des Halbleiterkörpers 2 eine Schichtfolge aus, die eine strukturierte dielektrische Schicht 6, aus einem Gateoxidmaterial 17 umfasst. Im Bereich der vergrößerten Steuerelektrode 5 und der nahezu floatenden Ladungskompensationszonen 13 bildet die dielektrische Schicht 6 das Dielektrikum für die Zusatzkapazität. Die darauf angeordnete strukturierte hochleitfähige Polysiliziumschicht 16 weist eine Anschlusszone 14 der Steuerelektrode 5 auf und ist gleichzeitig eine Kondensatorplatte der Zusatzkapazität. Danach folgt eine strukturierte Schicht als Zwischenoxid 20 und schließlich als Abdeckung des Halbleiterbauelementbereichs eine Metallschicht 19 mit Anschlusszonen 26 der ersten Elektrode 3, die hier eine Sourceelektrode S eines MOSFET's bildet.
  • Die einzelnen Anschlusszonen 14 im Zellenbereich 15 der Steuerelektrode 5 können zu einer Gateelektrode G über die strukturierte Polysiliziumschicht zusammengeführt werden. Auf der Rückseite 32 ist außerdem eine Metallisierungsschicht 33 aufgebracht, die bei dem hier gezeigten vertikalen MOSFET eine Drainelektrode D bildet. Zwischen der Metallisierungsschicht 33 auf der Rückseite 32 des Halbleiterkörpers 2 und der Driftstrecke 9 des Halbleiterkörpers 2 kann ein Subatrat 34 angeordnet sein, das höher dotiert ist, als die Driftstrecke 10 des Halbleiterkörpers 2.
  • Mit einer simulierten Potentialverteilung im Durchbruchsfall kann gezeigt werden, dass die nahezu floatenden Ladungskompensationszonen 13 ohne Kontaktloch und Verbindung zur ersten Elektrode 3, genau wie die anderen elektrisch angeschlossenen Ladungskompensationszonen 12 mit Kontakt zur ersten Elektrode 3, ausgeräumt werden, so dass sich keine wesentlichen Unterschiede in der Potential- und der Feldverteilung ergeben. Der Einzige Unterschied ist, dass die Struktur am oberen Ende sogar ein leicht positiveres Potential aufweist, als die Struktur, bei der sämtliche Ladungskompensationszonen 11 elekt risch mit der Sourceelektrode S gekoppelt sind. Dabei ist das elektrische Feld in der nahezu floatenden Ladungskompensationszone 13 so auszulegen, dass auf keinen Fall ein Avalanchedurchbruch auftritt.
  • Ferner konnte durch Simulation der Einfluss der Struktur eines Halbleiterbauelements 1 auf den Einschaltwiderstand Ron nachgewiesen werden. Die zu den nahezu floatenden Ladungskompensationszonen 13 benachbarten Driftzonen 10 werden nun nicht mehr von zwei Kanälen 7 gespeist, sondern nur noch von einem Kanal 7, wie es 1 zeigt. Da jedoch der Einschaltwiderstand Ron eines MOSFET's im wesentlichen von der Länge der Driftstrecke 9 und der Leitfähigkeit der Driftzonen 10 bestimmt wird, ergibt sich ein vernachlässigbarer Unterschied beim Durchlasswiderstand Ron zwischen einem MOSFET mit elektrisch angeschlossenen Ladungskompensationszonen 12 und einem MOSFET. Bei der Simulation konnte beispielsweise bei einem eingeschaltetem Bauelement mit einer Gatespannung von 10 V und einer Durchlassspannung von 3 V eine Zunahme von ca. 1% im Durchlasswiderstand Ron festgestellt werden.
  • Beim Einschalten von hoher Spannung laufen die Ladungskompensationszonen 12 der Struktur auf negatives Potenzial. Obgleich die Driftzonen 10 an ihren oberen Enden direkt unter der Steuerelektrode 5 ein Potential von wenigen Volt aufweisen und das obere Ende der nahezu floatenden Ladungskompensationszonen 13 ebenfalls auf dieses Potential hochlaufen kann, ist die Kapazität zwischen Ladungskompensationszonen 13 und Steuerelektrode 5 nur in der Lage einen Teil der verschobenen Löcher beim Ausräumen der Driftzonen 10 zu speichern. Beim Einschalten des Halbleiterbauelements 1 können diese gespeicherten Löcher die Ladungskompensationszonen 13 zwar wieder entladen, jedoch nicht vollständig. Eine Abhilfe kann hier eine hochohmige Schicht zwischen einer elektrisch mit Source verbundenen Ladungskompensationszone 12 und der nahezu floatenden Ladungskompensationszone 13 schaffen, wie sie noch in den nachfolgenden 11 bis 13 gezeigt werden.
  • 2 zeigt eine schematische, horizontale Schnittansicht eines Zellenbereichs 15 entlang der Schnittebene A-A in 1. Dabei sind die Ladungskompensationszonen 11 p-leitende Säulen in einer n-leitenden Driftzone 10, wobei ein Teil der Ladungskompensationszonen 12 elektrisch leitend über Bodyzonen 7 mit der ersten Elektrode 3 in Form einer Sourceelektrode S verbunden sind und hier in dieser Darstellung mit durchgezogenen Kreisen gekennzeichnet sind, während die nahezu floatend angeordneten Ladungskompensationszonen 13 durch gestrichelte Kreise gekennzeichnet werden.
  • In diesem Zellenbereich 15 wird ein Schachbrettmuster 22 der Ladungskompensationszonen 11 gezeigt, bei dem sich abwechselnd, wie auf einem Schachbrett nahezu floatende Ladungskompensationszonen 13 mit elektrisch angeschlossenen Ladungskompensationszonen 12 abwechseln, jedoch das Zellenfeld 15 in seinem Randbereich von elektrisch angeschlossenen Ladungskompensationszonen 12 begrenzt wird. Die derart einzeln angeordneten nahezu floatenden Ladungskompensationszonen 13 enthalten nur eine relativ kleine Fläche am oberen Ende der jeweiligen Struktur, die im Sperrfall die Löcher der säulenförmigen Ladungskompensationszonen aufnehmen und speichern kann.
  • 3 zeigt Ausschnittsweise eine schematische, vertikale Schnittansicht eines Zellbereichs 15 entlang der Schnittebene B-B in 2. Die nahezu floatenden Ladungskompensationszonen 13 in Form von Säulen sind wieder mit gestrichelten Linien markiert. Die elektrisch angeschlossenen Ladungskompen sationszonen 12 sind hingegen mit durchgezogenen Linien gekennzeichnet. Die dazwischen angeordneten Driftzonen 10 sind n-leitend dotiert, während die benachbart angeordneten und dazu komplementär leitenden Ladungskompensationssäulen 11 gleitend dotiert sind.
  • Werden wie in der nachfolgenden 4 einige nebeneinander angeordnete nahezu floatende Ladungskompensationszonen 13 zusammengefasst, so ergibt sich ein gegenüber den 2 und 3 günstigeres Verhältnis zwischen einer Säulenladung und der zur Verfügung stehenden Gateoxidfläche. So kann leichter bei geringerem Spannungsanstieg die komplette Säulenladung an der Gateoxidunterseite zwischengespeichert werden.
  • Ein Verfahren zur Herstellung von mehreren Halbleiterchips weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem Halbleiterkörper 2 mit Halbleiterbauelementstrukturen in Halbleiterchippositionen strukturiert. Diese Halbleiterchippositionen können MOSFET- und/oder IGBT – Strukturen mit Anschlusszonen 26 einer ersten Elektrode 3 und Anschlusszonen 27, einer zweite Elektrode 4 aufweisen. Zwischen den beiden Elektroden 3 und 4 wird eine Driftstrecke 9 angeordnet, wobei die Driftstrecke 9 Driftzonen 10 eines ersten Leitungstyps und Ladungskompensationszonen 11 eines zum ersten Leitungstyps komplementären Leitungstyps aufweist.
  • Dabei wird ein Anteil der Ladungskompensationszonen 11 nahezu floatend in einem Zellenbereich 15 angeordnet. Auf einem derart strukturierten Halbleiterkörper 2 wird eine strukturierte dielektrische Schicht 6 aufgebracht, die Anschlusszonen 14 einer Steuerelektrode 5 über Kanalbereiche 7 einer Bodyzone 8 isoliert und sich teilweise über die nahezu floatenden La dungskompensationszonen 13 erstreckt. Anschließend wird eine strukturierte, elektrisch leitende Schicht 16 auf die dielektrische Schicht 6 aufgebracht, wobei die elektrisch leitende Schicht 16 vorzugsweise aus einem hoch dotierten und damit hochleitendem Polysiliziummaterial gebildet wird.
  • Die elektrisch leitende Schicht 16 bildet die Anschlusszonen 14 der Steuerelektrode 5. Im zusammenwirken von Steuerelektrode 5 und dem nahezu floatenden Ladungskompensationszonen 13 wird innerhalb des Zellenbereichs 15 eine Zusatzkapazität CZGD des Halbleiterbauelements 1 gebildet. Diese Zusatzkapazität CZGD unterstützt die Rückwirkungskapazität CGD des Halbleiterbauelements 1 und bewirkt ein sanfteres Schaltverhalten des Halbleiterbauelements 1. Dabei kann die dielektrische Schicht 6, die als Dielektrikum der Zusatzkapazität CZGD wirkt und gleichzeitig als Gateoxid 17 eingesetzt wird, mittels thermischer Oxidation des Halbleitermaterials hergestellt werden.
  • In dem Bereich der nahezu floatenden Ladungskompensationszonen 13 wird eine Schichtfolge auf die Oberseite 31 des Halbleiterkörpers 2 aufgebracht, welche die dielektrische Schicht 6, die elektrisch leitende Schicht 16 und darauf eine Zwischenisolationsschicht 20 und schließlich eine Metallschicht 19 aufweist. Dabei kann die Zwischenisolationsschicht 20 durch Aufbringen von Siliziumoxid oder Siliziumnitrid hergestellt werden.
  • 4 zeigt eine schematische, horizontale Schnittansicht eines Zellbereichs 15 eines Halbleiterbauelements 100, einer weiteren Ausführungsform. Bei dieser weiteren Ausführungsform weist der Zellenbereich 15 des Halbleiterbauelements 100 in zusammenhängenden Gruppen 23 angeordnete nahezu floatende Ladungskompensationszonen 13 auf, die wiederum mit gestrichel ten Kreisen angedeutet sind und von elektrisch angeschlossenen Ladungskompensationszonen 12 umgeben sind. Gegenüber den in 2 gezeigten Schachbrettmuster ist das Verhältnis der Anzahl der nahezu floatenden Ladungskompensationszonen 13 zu den elektrisch angeschlossenen Ladungskompensationszonen 12 kleiner. Damit wird die minimale Differenz zum Stand der Technik im Durchlasswiderstand Ron weiter vermindert, zumal eine höhere Anzahl der nahezu Ladungskompensationszonen 11 elektrisch leitend angeschlossen sind. Eine derartige Verminderung der Anzahl der nahezu floatenden Ladungskompensationszonen 13 wird dann möglich, wenn die nahezu floatenden Ladungskompensationszonen 13 nicht vollständig bis zur Oberseite 31 des Halbleiterkörpers 31 angeordnet werden. Die Wirkung der Ausführungsformen auf die Rückwirkungskapazität CGD zeigen die nachfolgenden Diagramme.
  • 5 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS einer MOSFET – Struktur mit elektrisch angeschlossenen Ladungskompensationszonen im Feldbereich. In der hier gezeigten Referenzform, die diesem Diagramm zugrunde liegt, sind sämtliche Ladungskompensationszonen des Feldbereichs elektrisch leitend über die Bodyzone an das Sourcepotenzial angeschlossen. In 5 wird die Drainspannung UD in Volt auf der Abszisse angegeben und die Rückwirkungskapazität CGD mit dem durchgezogenen Graph und die Ausgangskapazität CDS mit dem punktierten Graph dargestellt. Dazu sind auf der Ordinate im logarithmischen Maßstab die Werte in Fahrenheit für die Kapazitäten angegeben. Beide Kapazitätsverläufe sind somit spannungsabhängig, wobei die Rückwirkungskapazität CGD minimale Werte im Bereich von 0,5 pF aufweist.
  • 6 zeigt weitere Graphen der Rückwirkungskapazität CGD und der Ausgangskapazität CDS bei unterschiedlich wirksamen nahezu floatenden Ladungskompensationszonen. Während der Verlauf der Ausgangskapazität CDS in Abhängigkeit von der Ausgangsspannung QD nahezu unverändert bleibt, verschiebt sich die in 5 gezeigte Kurve für die Rückwirkungskapazität CGD beträchtlich zu größeren Kapazitätswerten hin. Der mini male Wert liegt dabei etwa bei 0,9 pF, wenn die nahezu floatenden Ladungskompensationszonen mit hochdotierten oberflächennahen Bereichen ausgebildet sind und kann nochmals gesteigert werden, auf Werte von nahezu 3 pF, wenn die nahezu floatenden Ladungskompensationszonen ohne hochdotierte oberflächennahe Bereiche vorgesehen werden, wie es die gestrichelte Kurve zeigt. Eine weitere Wirkungsverbesserung ergibt sich, wenn eine oberflächennahe Grabenstruktur von wenigen Mikrometern Tiefe um die nahezu floatenden Ladungskompensationszonen 13 herum angeordnet werden, wie es die nachfolgende 7 zeigt.
  • 7 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 110, gemäß einer weiteren Ausführungsform. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Unterschied zwischen dem in 1 gezeigten Halbleiterbauelement 1 besteht darin, dass nun um die nahezu floatenden Ladungskompensationszonen 13 im oberflächennahen Bereich ein Graben 18 von etwa 1 μm Tiefe, der mit Dielektrikum gefüllt ist, angeordnet ist. Dieser auch Oxidtrench genannte Graben verhindert den Abfluss von Löchern. Dadurch steigt das Potential an dieser Stelle im Sperrfall beispielsweise bei einer Durchbruchspannung von 730 V auf etwa 40 V anstelle der vor her erwähnten 4 V an. Hierdurch, wird wirkungsvoll ein Avalanchedurchbruch in den nahezu floatenden Ladungskompensationszonen 13 verhindert, andererseits wird das Oxid bzw. die dielektrische Schicht 6 zur Steuerelektrode 5 hin stark belastet. Die Menge der nun gespeicherten Löcher reicht jedoch aus, um beim Einschalten der Struktur die nahezu floatende Ladungskompensationszone 13 wieder komplett zu entladen.
  • 8 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS eines Halbleiterbauelements, einer Ausführungsform gemäß 7. Die Rückwirkungskapazität CGD wird wieder mit einer durchgezogenen Linie in der schematischen Darstellung der 8 gezeigt. Gegenüber dem in 9 gezeigten Vergleichsfall mit nahezu floatenden Ladungskompensationszonen und hoch dotieren oberflächennahen Bereichen dieser nahezu floatenden Ladungskompensationszonen wird weiterhin eine deutliche Erhöhung der Rückwirkungskapazität CGD erreicht.
  • Aus diesem Diagramm ist deutlich ersichtlich, dass die Rückwirkungskapazität CGD durch die Speicherung der Löcher beträchtlich ansteigt. Für ein Einbremsen des Halbleiterbauelements 110 gemäß 7 beim Schalten würden also bereits wenige nahezu floatende Ladungskompensationszonen pro Halbleiterchip ausreichen, was wiederum die Auswirkung dieser Änderung auf den Einschaltwiderstand Ron weiter reduziert. Das bedeutet, dass die Anzahl der nahezu floatenden Ladungskompensationszonen weiter vermindert werden kann, gegenüber den elektrisch leitend angeschlossenen Ladungskompensationszonen im Halbleiterbauelement bzw. im Zellenbereich der Halbleiterbauelemente.
  • 9 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS bei Halbleiterbauelementen, bei denen zwar nahezu floatende Ladungskompensationszonen vorgesehen sind, jedoch um diese nahezu floatenden Ladungskompensationszonen herum werden keine mit Dielektrikum gefüllten Gräben zur Speicherung von Löchern vorgesehen.
  • 10 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 120, gemäß einer weiteren Ausführungsform. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Unterschied dieses Halbleiterbauelements 120 gegenüber den vorhergehenden Halbleiterbauelementen besteht darin, dass eine hochohmige Verbindungsschicht 21 vorgesehen ist, welche eine hochohmige Brücke zum Anschließen der nahezu floatenden Ladungskompensationszonen 13 an eine hier gezeigte Bodyzone 8 in Oberflächennähe des Halbleiterkörpers 2 ermöglicht. Diese hochohmige Schicht 21 verhindert im realen Einschaltvorgang, dass nahezu floatende Ladungskompensationszonen 13 der Struktur auf ein niedriges negative Potential absinken.
  • Zudem zeigt diese Darstellung, dass die oberflächennahen Bereiche 24 der Ladungskompensationszonen mit einer relativ hohen komplementären Dotierung abgeschlossen werden können. Andererseits ist es möglich die Ladungskompensationszonen 11, besonders die nahezu floatenden Ladungskompensationszonen 13, ohne hoch dotierten Abschluss zu belassen, so dass diese allein durch die implantierten Unterbaugebiete 39 gebildet werden. Technologisch ist dieses sogar von Vorteil, da es die einfachere Lösung darstellt, denn es ist dann keine zusätzliche Fototechnik nötig. In der Lithografie für die Elektrode 16 wird der Bereich über der nahezu floatenden Säule nicht geöffnet, so dass sich die Strukturen, wie es die vorgehenden Ausführungsformen zeigen, automatisch ergeben.
  • Es ist jedoch nicht nötig, dass die hochohmige Schicht 21 oberflächennah eingebracht wird, wie es die nachfolgenden Figuren zeigen.
  • 11 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 130, gemäß einer weiteren Ausführungsform. Diese Ausführungsform unterscheidet sich von den vorhergehende Formen dadurch, dass eine hochohmige, komplementär leitende Schicht 21 innerhalb des Halbleiterkörpers 2 zwischen den nahezu floatenden Ladungskompensationszonen 13 und den elektrisch leitend angeschlossenen Ladungskompensationszonen 12 angeordnet ist. Die flächige Strukturierung dieser hochohmigen Brücke in Form einer hochohmigen Schicht 21 kann beliebig gewählt werden. Eine Ausführungsform dazu zeigt 12.
  • 12 zeigt eine horizontale Schnittansicht eines Zellenbereichs 15 entlang der Schnittebene A-A in 11. Dabei sind im Halbleiterkörper 2 hochohmige Schichten 21 vorgesehen, die einmal sämtliche nahezu floatende Ladungskompensationszonen 13 miteinander verbinden und durch eine Querverbindung mittels einer hochohmigen Schicht 21, diese nahezu floatenden Ladungskompensationszonen 13 mit elektrisch leitend angeschlossenen Ladungskompensationszonen 12 hochohmig verbinden und somit die oben erwähnten Vorteile dieser Ausführungsform verwirklichen.
  • 13 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 140, gemäß einer wei teren Ausführungsform. Diese Ausführungsform unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass eine hochohmige Brücke in Form einer hochohmigen, komplementär dotierten Schicht 21 im Bodenbereich der nahezu floatenden Ladungskompensationszonen 13 zur Überbrückung zu einer elektrisch leitend angeschlossenen Ladungskompensationszone 12 im Inneren des Halbleiterkörpers 2 angeordnet ist.
  • Ein weiterer Aspekt betrifft die Schwierigkeit, dass durch die Verlangsamung des Halbleiterbauelements durch Vergrößerung der Rückwirkungskapazität auch eine Vergrößerung der Eingangskapazität Ciss, die sich aus der Gate-Drain-Kapazität CGD und Gate-Source-Kapazität CGS zusammensetzt, führt. Dieser Zusammenhang wird durch die nachfolgenden zwei Figuren verdeutlicht.
  • 14 zeigt eine schematische Draufsicht auf eine Struktur mit relativ großer Fläche einer Polysiliziumschicht 35 für Gateelektroden, wobei die Polysiliziumschicht 35 eine Anschlusszone 14 der Steuerelektrode bildet, die von viereckigen Kontaktlöchern 28 unterbrochen ist. Unterhalb der Kontaktlöcher 28 sind elektrisch leitend angeschlossene Ladungskompensationszonen 12 in Form von Säulen angeordnet. Diese Säulen sind von n-leitendem Material der Driftzone umgeben. Aufgrund der großen Polysiliziumfläche ergibt sich jedoch gleichzeitig eine große Gateladung, die beim Abschalten des Halbleiterbauelements abgeführt werden muss, so dass eine hohe Gateladung eine hohe Schaltverzögerung beim Abschalten des Halbleiterbauelements auslöst.
  • Eine hohe Gateladung belastet somit den Treiber, ohne die Schaltflanken des Halbleiterbauelements günstig zu beeinflussen. Zwar zeichnet sich die große Polyfläche, wie sie 14 zeigt, dadurch aus, dass ein deutlich sanfteres Schaltverhalten erreicht werden kann, jedoch wird eine relativ große Gateladung bzw. Gatecharge erreicht. Werden die Kontaktlöcher 28 vergrößert, so verkleinert sich die Polysiliziumfläche und damit auch die Rückwirkungskapazität CGD.
  • 15 zeigt eine schematische Draufsicht auf eine Struktur mit gegenüber 14 verkleinerter Fläche einer Polysiliziumschicht 35 für den Kontaktbereich der Steuerelektrode bzw. der Gateelektroden. Dabei erstrecken sich die Kontaktlöcher 28 jeweils über zwei Ladungskompensationszonen, wodurch praktisch die Fläche der Polysiliziumschicht verringert wird und somit aufgrund der Flächenproportionalität auch die entsprechende Rückwirkungskapazität CGD verringert wird, was jedoch ein entsprechend "ruppiges" Schaltverhalten des Halbleiterbauelements zur Folge haben kann.
  • Die Gateladung hingegen ist bei der Ausführungsform gemäß 15 deutlich verkleinert, so dass dieses dem Abschaltverhalten des Halbleiterbauelements entgegen kommt. Um dennoch die Vorteile einer vergrößerten Polysiliziumfläche, wie sie 14 zeigt zu nutzen, und den Nachteil einer erhöhten Gateladung zu vermeiden, wird in 16 ein weiteres Halbleiterbauelement 150 vorgestellt. Dieses Halbleiterbauelement 150 ermöglicht bei nahezu unveränderter hoher Rückwirkungskapazität CGD, die eine Verlangsamung des Einschaltverhaltens des Halbleiterbauelements bewirkt, die Vermeidung eines "ruppigen Schaltverhalten", indem über dem Bereich der Driftzone eine dickere dielektrische Schicht 25 vorgesehen wird, die dicker ist, als das Gateoxid 17 im Kanalbereich 7 der Bodyzone 8.
  • Mit der in 16 gezeigten Struktur eines Halbleiterbauelements 150, einer weiteren Ausführungsform, wird erreicht, dass die Rückwirkungskapazität CGD am Ende der sogenannten Miller Phase, nämlich beim Ausschalten, groß ist, da dieser Anteil der Rückwirkungskapazität CGD das Zeitverhalten du/dt bestimmt. Vorher jedoch soll die Rückwirkungskapazität CGD möglichst klein sein, da die Gateladung den Treiber belastet ohne die Schaltflanken günstig zu beeinflussen.
  • Wie 16 zeigt, setzt sich die Rückwirkungskapazität CGD aus einer Serienschaltung einer Kapazität 36, die durch die Raumladungszone bestimmt wird, und einer Kapazität 37, die von der dickeren Isolationsschicht 25 abhängt, zusammen. Da bei Serienschaltungen die kleinere Kapazität, in diesem Fall die Raumladungskapazität 36 entscheidend ist, wird durch die zusätzliche Oxid- oder Isolationsschichtdicke im Isolationsbereich 25 die Rückwirkungskapazität CGD nahezu nicht beeinträchtigt. Durch eine Verdickung der Isolationsschicht 25 an der in 16 gezeigten Stelle bleibt somit CGD im wesentlichen unverändert. Dafür aber ergibt sich eine geringere Gateladung.
  • Die Gateladung wird zum großen Teil von einer Phase zwischen UGS = UTH (Gate-Source-Spannung = Schwellenspannung) und UGS = 10 V (Betriebsspannung an der Steuerelektrode bzw. am Gate) bestimmt. In dieser Phase herrscht an der Oberfläche 31 des Halbleiterkörpers Akkumulation. Die Kapazität errechnet sich folglich aus der Polyfläche der elektrisch leitenden Schicht 16 und der Oxiddicke 30. Eine Vergrößerung der Oxiddicke 30 auf einen nennenswerten Anteil der Fläche der elektrisch leitenden Schicht 16 reduziert diese Kapazität und damit die Gateladung erheblich. Diese Wirkung wird mit 17 gezeigt.
  • 17 zeigt ein schematisches Diagramm mit dem Verlauf der Gateladung QG mit und ohne dickerer Oxidschicht über der Driftzone eines Halbleiterbauelements. Wobei die gestrichelte Kurve den Gateladungsverlauf für eine Struktur mit höherer Oxiddicke darstellt. Der durchgezogene Verlauf mit deutlich ausgeprägtem Millerplateau zeigt den Verlauf der Gateladung bei einem Oxid über der Driftzone bzw. über den in den späteren Beispielen gezeigten nahezu floatenden Ladungskompensationszonen vorhandenen niedrigen Oxiddicke der dielektrischen Schicht, wie sie für den Kanalbereich der Bodyzonen vorgesehen ist.
  • 18 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs 15 mit Ladungskompensationszonen 11, der Ausführungsform gemäß 16. Dabei sind die Bereiche aufgrund größerer Oxiddicke 30 streifenförmig über der Driftzone 10 zwischen den Ladungskompensationszonen 12 angeordnet und bewirken, dass die Gateladung gering bleibt. Im Prinzip können vollständig unterschiedliche Strukturen für die größere Oxiddicke 30 des Isolationsmaterials zwischen der elektrisch leitenden Schicht auf Gatepotential und an der darunter angeordneten Driftzone 10 mit den in 18 nicht gezeigten nahezu floatenden Ladungskompensationszonen eingesetzt werden.
  • 19 zeigt ein schematisches Diagramm des Ausschaltverhaltens eines MOSFET's ohne eine größere Schichtdicke der Isolationsschicht im Bereich der Driftzonen. Dabei zeigt die durchgezogene Kurve den Verlauf der Gatespannung UG beim Abschaltvorgang. Die punktierte Kurve zeigt das Ansteigen der Drain-Souce-Spannung am Ende des Millerplateaus 38 nach Abbau der Gateladung. Schließlich zeigt die strichpunktierte Linie den Verlauf des Drainstroms ID zunächst im eingeschalteten Zustand und nach einer Verzögerungszeit den Abfall des Drainstroms auf den Wert 0.
  • 20 zeigt ein schematisches Diagramm des Abschaltverhaltens eines Halbleiterbauelements gemäß 16, wobei dieses Halbleiterbauelement nun eine geringere Gateladung aufgrund der größeren Schichtdicke über der Driftzone aufweist. Deutlich ist die Verzögerungszeit beim Ausschalten verkürzt und auch das Millerplateau 38 verkürzt, so dass eine deutlich verkürzte Speicherzeit der Struktur beim Abschalten des Halbleiterbauelements erreicht wird.
  • 21 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß 19. 22 zeigt entsprechend einen vergrößerten Ausschnitt des Diagramms gemäß 21. Mit diesen vergrößerten Ausschnitten wird deutlich, dass sich die Flankensteilheiten nicht wesentlich unterscheiden und praktisch beibehalten werden, trotz der größeren Schichtdicke über den Driftzonen.
  • 23 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs 15 eines Halbleiterbauelements 160 einer weitern Ausführungsform. Das Halbleiterbauelements 160 weist elektrisch leitend angeschlossene Ladungskompensationszonen 12 und Bereiche einer dickeren Isolationsschicht 25 auf. Die Bereiche mit dickerer Oxidschicht 25 sind streifenförmig bei diesem Halbleiterbauelement 160 nur zwischen jeder zweiten Reihe der elektrisch leitend angeschlossenen Ladungskompensationszonen 12 angeordnet.
  • 24 zeigt eine schematische Anordnung eines Zellenbereichs 15 eines Halbleiterbauelements 170 einer weitern Ausführungsform. Das Halbleiterbauelements 170 weist elektrisch leitend angeschlossenen Ladungskompensationszonen 12 und Bereiche einer dickeren Isolationsschicht 25 auf. Die Bereiche mit dickerer Isolationsschicht 25 sind jedoch an ganz unterschiedlichen Stellen des Zellenbereichs 15 angeordnet, um zu verdeutlichen, dass unterschiedliche Flächengeometrien für die dickere Isolationsschicht 25 vorgesehen werden können, um eine entsprechend niedrige Gateladung für ein optimales Ausschaltverhalten des Halbleiterbauelements 170 zu erreichen.
  • 25 zeigt eine schematische Anordnung eines Zellenbereichs 15 eines Halbleiterbauelements 180 einer weitern Ausführungsform. Das Halbleiterbauelements 180 weist elektrisch angeschlossenen Ladungskompensationszonen 12 und Bereiche mit einer dickeren Isolationsschicht 25 auf. Teilweise erstrecken sich die Bereiche mit dickerer Isolationsschicht 25 über die Ladungskompensationszonen, so dass sich die Verdickung über die Bodyzone ausdehnt. In diesen Überlappungsbereichen kann in der Bodyzone kein Kanal mehr ausbildet werden. Somit kann mit Hilfe des dickeren Oxids auch die Steilheit des Transistors variiert werden.
  • Während in 25 die dickere Isolationsschicht 25 in quadratischen Flächen ausgebildet ist, zeigt 26 eine weitere Ausführungsform mit dem Halbleiterbauelement 190, bei dem die dicke Isolationsschicht 25 kreisförmig ausgebildet ist und ebenfalls teilweise Bodyzonen bzw. elektrisch leitend angeschlossene Ladungskompensationszonen 12 überlappt.
  • 27 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 200, einer weiteren Ausführungsform. Bei dieser Ausführungsform wird nun die dickere Isolationsschicht 25 in Bereichen angeordnet, in denen nahezu floatende Ladungskompensationszonen des Halbleiterkör pers 2 angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Dabei ist im Kanalbereich 7 der Bodyzone 8 eine geringere Dicke 29 der Isolationsschicht vorgesehen und über den Driftzonen 10 und den nahezu floatende Ladungskompensationszonen 13 zur Verringerung der Gateladung, ohne den Effekt der vergrößerten Rückwirkungskapazität CGD zu beeinträchtigen, eine dickere Isolationsschicht 25 vorgesehen.
  • 28 zeigt eine horizontale Schnittansicht durch einen Zellenbereich 15 entlang der Schnittebene A-A, in 27. Dabei sind Bereiche einer größeren Oxiddicke 30 und damit einer dickeren Isolationsschicht 25 mit durchgezogenen Linien umrandet, wobei diese dickere Isolationsschicht 25 über den nahezu floatenden Ladungskompensationszonen 13 bei diesem Halbleiterbauelement 200 angeordnet sind.
  • 29 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements 210, einer weiteren Ausführungsform. Diese Ausführungsform unterscheidet sich von den bisherigen Ausführungsformen dadurch, dass eine mit einem Dielektrikum gefüllte Grabenstruktur 18 die nahezu floatenden Ladungskompensationszonen 13 umgibt und gleichzeitig eine dickere Oxiddicke 30 für die Isolationsschicht 25 über der Driftzone 10 und den säulenförmigen, nahezu floatenden Ladungskompensationszonen 13 vorgesehen ist.
  • 30 zeigt eine schematische Schnittansicht durch einen Zellenbereich 15 eines Halbleiterbauelements 220, gemäß einer weiteren Ausführungsform, bei der im Zellenbereich gruppenweise nahezu floatende Ladungskompensationszonen 13 angeord net sind, über denen eine dickere Isolationsschicht 25 vorgesehen ist.

Claims (38)

  1. Halbleiterbauelement aufweisend: – einen Halbleiterkörper mit einer ersten Elektrode und einer zweiten Elektrode, die auf einander gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet sind; – eine Steuerelektrode auf einer Isolationsschicht, die Kanalbereiche von Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden steuert; – eine Driftstrecke die sich an die Kanalbereiche anschließt und Driftzonen sowie Ladungskompensationszonen aufweist, wobei ein Teil der Ladungskompensationszonen leitend angeschlossene Ladungskompensationszonen sind, die mit der ersten Elektrode elektrisch in Verbindung stehen und ein anderer Teil nahezu floatende Ladungskompensationszonen aufweist, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD innerhalb eines Zellenbereichs des Halbleiterbauelements aufweist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Driftzonen einen ersten Leitungstyp und die Ladungskompensationszonen einen zum ersten Leitungstyp komplementären Leitungstyp aufweisen.
  3. Halbleiterbauelement nach Anspruch 1, wobei die erste Elektrode eine Sourceelektrode, die zweite Elektrode eine Drainelektrode und die Steuerelektrode eine Gateelektrode eines MOSFET-Bauelements ist.
  4. Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatenden Ladungskompensationszonen zur Ausbildung der Zusatzkapazität im Halbleiterkörper unterhalb einer auf Steuerelektrodenpotenzial liegenden leitenden Schicht angeordnet sind und von dieser leitenden Schicht durch eine Isolationsschicht, die das Dielektrikum der Zusatzkapazität bildet, isoliert sind.
  5. Halbleiterbauelement nach Anspruch 4, wobei die leitende Schicht eine hochdotierte Polysiliziumschicht ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht, die das Dielektrikum der Zusatzkapazität bildet, die oberhalb der nahezu floatenden Ladungskompensationszonen angeordnet ist, dicker ist als die Isolationsschicht die zum Kanalbereich hin angeordnet ist.
  7. Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht eine Siliziumoxidschicht ist und der Halbleiterkörper kristallines Silizium aufweist.
  8. Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht zu dem Kanalbereich hin eine Gateoxidschicht ist.
  9. Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatende Ladungskompensationszonen von einem mit Dielektrikum gefüllten Graben in Oberflächennähe des Halbleiterkörpers umgeben sind.
  10. Halbleiterbauelement nach Anspruch 9, wobei das Dielektrikum Siliziumoxid oder Siliziumnitrid aufweist.
  11. Halbleiterbauelement nach Anspruch 1, wobei der Bereich der nahezu floatenden Ladungskompensationszonen von einer Metallschicht mit dem Potential der ersten Elektrode zusätzlich bedeckt und über eine Zwischenisolationsschicht von der elektrisch leitenden Schicht der Zusatzkapazität isoliert ist.
  12. Halbleiterbauelement nach Anspruch 11, wobei die Zwischenisolationsschicht eine Siliziumoxidschicht oder Siliziumnitridschicht aufweist.
  13. Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatenden Ladungskompensationszonen über eine Schicht des zweiten Leitfähigkeitstyps innerhalb des Halbleiters untereinander oder mit einer Bodyzone oder mit einer der leitend angeschlossenen Ladungskompensationszonen elektrisch verbunden sind.
  14. Halbleiterbauelement nach Anspruch 1, wobei die leitend angeschlossenen und die nahezu floatenden Ladungskompensationszonen in einem Schachbrettmuster innerhalb des Zellenbereichs angeordnet sind, und wobei der Zellenbereich von leitend angeschlossenen Ladungskompensationszonen umgeben ist.
  15. Halbleiterbauelement nach Anspruch 1, wobei zusammenhängende Gruppen von nahezu floatenden Ladungskompensationszonen von leitend angeschlossenen Ladungskompensationszonen umgeben sind.
  16. Halbleiterbauelement nach Anspruch 1, wobei leitend angeschlossene Ladungskompensationszonen in einem oberflächennahen Bereich höher dotiert sind, als im übrigen Be reich der Driftstrecke und die nahezu floatenden Ladungskompensationszonen diesen höher dotierten Bereich nicht aufweisen.
  17. Halbleiterbauelement nach Anspruch 1, wobei die monolithisch integrierte Zusatzkapazität CZGD kleiner als eine interne Kapazität CGD mit CZGD < CGD für Durchbruchsspannungen UDS unter 50 V mit UDS < 50 V ist.
  18. Halbleiterbauelement nach Anspruch 1, wobei die monolithisch integrierte Zusatzkapazität CZGD größer als die interne Kapazität CGD mit CZGD ≥ CGD für Durchbruchsspannungen UDS gleich oder größer 150 V mit UDS ≥ 150 V ist.
  19. Halbleiterbauelement aufweisend: – einen Halbleiterkörper mit einer ersten Elektrode und einer zweiten Elektrode auf gegenüberliegenden Oberflächen des Halbleiterkörpers; – eine Steuerelektrode auf einer Isolationsschicht, die Kanalbereiche in benachbarten Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden steuert; – eine Driftstrecke zwischen den beiden Elektroden, die sich an den Kanal anschließt und Driftzonen sowie Ladungskompensationszonen aufweist, wobei die Isolationsschicht im Bereich zwischen der Steuerelektrode und den Driftzonen dicker ausgebildet ist als im Bereich zwischen der Steuerelektrode und den Kanalbereichen der Bodyzonen.
  20. Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht streifenweise zwischen Reihen von Bodyzonen angeordnet ist.
  21. Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht zwischen Gruppen von Bodyzonen angeordnet ist.
  22. Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht zwischen Gruppen von Bodyzonen gleichförmig verteilt im Zellenbereich des Halbleiterbauelements angeordnet ist.
  23. Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht sich teilweise über die Bodyzonen zur Einstellung einer Transistorsteilheit erstreckt.
  24. Halbleiterbauelement nach Anspruch 19, wobei das Halbleiterbauelement ein Leistungshalbleiterbauelement aufweist.
  25. Halbleiterbauelement nach Anspruch 19, wobei die Steuerelektrode eine isolierte Gateelektrode eines MOSFETs oder eines IGBTs ist und wobei die zweite Elektrode eine Drainelektrode eines MOSFET bzw. die Kollektorelektrode eines IGBTs ist.
  26. Verfahren zur Herstellung von mehreren Halbleiterchips, wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers aus einem Halbleiterkörper mit Halbleiterelementstrukturen in Halbleiterchippositionen, die MOSFET- und/oder IGBT Strukturen mit Anschlusszonen einer ersten Elektrode und Anschlusszonen einer zweiten Elektrode aufweisen, zwischen denen eine Driftstrecke angeordnet ist, wobei die Driftstrecke Driftzonen eines ersten Leitungstyps und Ladungskompensationszonen, eines zum ersten Leitungstyp komplementären Leitungstyp aufweist, und wobei ein Anteil der Ladungskompensationszonen nahezu floatend in einem Zellenbereich angeordnet wird; – Aufbringen einer strukturierten dielektrischen Schicht, die Anschlusszonen einer Steuerelektrode über Kanalbereiche einer Bodyzone isoliert und sich teilweise über die nahezu floatenden Ladungskompensationszonen erstreckt, – Aufbringen einer strukturierten elektrisch leitenden Schicht auf die dielektrische Schicht, wobei die elektrisch leitenden Schicht die Anschlusszonen der Steuerelektrode bildet, und wobei die elektrisch leitende Schicht in Zusammenwirken von Steuerelektrode und den nahezu floatenden Ladungskompensationszonen eine monolithisch integrierte Zusatzkapazität CZGD innerhalb des Zellenbereichs des Halbleiterbauelements bilden.
  27. Verfahren nach Anspruch 26, wobei beim Aufbringen der strukturierten dielektrischen Schicht im Bereich der Anschlusszonen der Steuerelektrode über Kanalbereichen eine geringere Schichtdicke als dem nahezu floatenden Ladungskompensationszonen aufgebracht werden.
  28. Verfahren nach Anspruch 26, wobei die dielektrische Schicht mittels thermischer Oxidation des Halbleitermaterials hergestellt wird.
  29. Verfahren nach Anspruch 26, wobei zur Herstellung der strukturierten elektrisch leitenden Schicht ein dotiertes Polysilizium eingesetzt wird.
  30. Verfahren nach Anspruch 26, wobei beim Aufbringen der strukturierten dielektrischen Schicht im Bereich der Anschlusszonen der Steuerelektrode über Kanalbereichen diese strukturierte elektrisch leitende Schicht als Gateoxid eingesetzt wird.
  31. Verfahren nach Anspruch 26, wobei vor dem Aufbringen der dielektrischen Schicht um die nahezu floatenden Ladungskompensationszonen ein Graben in Oberflächennähe in den Halbleiterkörper eingebracht wird, der anschließend beim Aufbringen der strukturierten dielektrischen Schicht mit dem dielektrischen Material aufgefüllt wird.
  32. Verfahren nach Anspruch 26, wobei in dem Bereich der nahezu floatenden Ladungskompensationszonen eine Schichtfolge aus dielektrischer Schicht, elektrisch leitender Schicht, eine Zwischenisolationsschicht und eine Metallschicht auf die Oberseite des Halbleiterkörpers aufgebracht wird.
  33. Verfahren nach Anspruch 32, wobei als Zwischenisolationsschicht eine Siliziumoxidschicht oder Siliziumnitridschicht aufgebracht wird.
  34. Verfahren nach Anspruch 26, wobei vor dem Aufbringen der nahezu strukturierten dielektrischen Schicht im Bereich der nahezu floatenden Ladungskompensationszonen eine Schicht des zweiten Leitfähigkeitstyps innerhalb des Halbleiterkörpers eingebracht wird, die sich bis zu ei ner benachbarten Bodyzone oder bis zu einer leitend angeschlossenen Ladungskompensationszonen erstreckt.
  35. Verfahren nach Anspruch 34, wobei die leitend angeschlossenen und die nahezu floatenden Ladungskompensationszonen in einem Schachbrettmuster innerhalb des Zellenbereichs des Halbleiterbauelements angeordnet werden.
  36. Verfahren nach Anspruch 34, wobei zusammenhängende Gruppen von nahezu floatenden Ladungskompensationszonen gebildet werden, die von leitend angeschlossenen Ladungskompensationszonen umgeben werden.
  37. Verfahren nach Anspruch 34, wobei für leitend angeschlossene Ladungskompensationszonen in einem oberflächennahen Bereich eine höhere Dotierstoffkonzentration eingebracht als im übrigen Bereich der Driftstrecke und für die nahezu floatenden Ladungskompensationszonen keine derartige höher Dotierung in dem oberflächennahen Bereich erfolgt.
  38. Verfahren zur Herstellung von mehreren Halbleiterbauelementen, wobei das Verfahren weiterhin aufweist: – Herstellung von Halbleiterwafern mit Halbleiterchipstrukturen gemäß Anspruch 26; – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips; – Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden von Bauelementelektroden der Halbleiterchips mit Kontaktanschlussflächen des Bauelement trägers, die mit Außenkontakten des Halbleiterbauelements elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente.
DE102008056574.1A 2007-12-21 2008-11-10 Halbleiterbauelement und Verfahren zur Herstellung desselben Active DE102008056574B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/963,057 US20090159927A1 (en) 2007-12-21 2007-12-21 Integrated circuit device and method for its production
US11/963,057 2007-12-21

Publications (2)

Publication Number Publication Date
DE102008056574A1 true DE102008056574A1 (de) 2009-06-25
DE102008056574B4 DE102008056574B4 (de) 2014-05-15

Family

ID=40690169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008056574.1A Active DE102008056574B4 (de) 2007-12-21 2008-11-10 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (2) US20090159927A1 (de)
DE (1) DE102008056574B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115536A1 (de) * 2017-07-11 2019-01-17 Infineon Technologies Austria Ag Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
US10256325B2 (en) 2012-11-08 2019-04-09 Infineon Technologies Austria Ag Radiation-hardened power semiconductor devices and methods of forming them

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8390060B2 (en) * 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US8981460B2 (en) 2010-12-20 2015-03-17 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9887259B2 (en) * 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
US10381274B2 (en) * 2016-02-09 2019-08-13 Fuji Electric Co., Ltd. Assessment method, and semiconductor device manufacturing method
CN107369703B (zh) * 2016-05-13 2020-12-04 株洲中车时代电气股份有限公司 载流子增强注入型igbt结构
DE102016113183B4 (de) * 2016-07-18 2021-02-11 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
JP2019071384A (ja) * 2017-10-11 2019-05-09 株式会社東芝 半導体装置
CN114744042A (zh) * 2022-03-24 2022-07-12 苏州迈志微半导体有限公司 功率晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3465225D1 (en) 1983-02-17 1987-09-10 Nissan Motor A vertical-type mosfet and method of fabricating the same
JPS6449273A (en) * 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
EP1895595B8 (de) 1996-10-18 2013-11-06 Hitachi, Ltd. Halbleitervorrichtung und elektrische Stromwandlervorrichtung
JP4044735B2 (ja) * 1998-10-26 2008-02-06 インフィネオン テクノロジース アクチエンゲゼルシャフト バイポーラ高電圧電力素子
DE10024480B4 (de) * 2000-05-18 2006-02-16 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
JP3979258B2 (ja) * 2002-05-21 2007-09-19 富士電機デバイステクノロジー株式会社 Ｍｉｓ半導体装置およびその製造方法
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP4996848B2 (ja) * 2005-11-30 2012-08-08 株式会社東芝 半導体装置
ITTO20060785A1 (it) * 2006-11-02 2008-05-03 St Microelectronics Srl Dispositivo mos resistente alla radiazione ionizzante

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256325B2 (en) 2012-11-08 2019-04-09 Infineon Technologies Austria Ag Radiation-hardened power semiconductor devices and methods of forming them
DE102017115536A1 (de) * 2017-07-11 2019-01-17 Infineon Technologies Austria Ag Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
US10490656B2 (en) 2017-07-11 2019-11-26 Infineon Technologies Austria Ag Charge-compensation semiconductor device and a manufacturing method therefor
DE102017115536B4 (de) 2017-07-11 2021-12-02 Infineon Technologies Austria Ag Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US20110241104A1 (en) 2011-10-06
DE102008056574B4 (de) 2014-05-15
US20090159927A1 (en) 2009-06-25
US8294206B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE10212149B4 (de) Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE102008063208B4 (de) Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005023026B4 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112007000700T5 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE2901193A1 (de) Halbleiteranordnung
DE102004059620A1 (de) Halbleitervorrichtung
DE102006002065A1 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102009026835B4 (de) Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102007055290B4 (de) Halbleitervorrichtung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19534388A1 (de) IGBT-Transistorbauteil
DE102011079307B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150217