DE102008056574A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents
Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102008056574A1 DE102008056574A1 DE102008056574A DE102008056574A DE102008056574A1 DE 102008056574 A1 DE102008056574 A1 DE 102008056574A1 DE 102008056574 A DE102008056574 A DE 102008056574A DE 102008056574 A DE102008056574 A DE 102008056574A DE 102008056574 A1 DE102008056574 A1 DE 102008056574A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- charge compensation
- semiconductor device
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000009413 insulation Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 48
- 235000012431 wafers Nutrition 0.000 claims 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Ein Halbleiterbauelement weist einen Halbleiterkörper auf, der auf einander gegenüberliegenden Oberflächen eine erste Elektrode und eine zweite Elektrode aufweist. Eine Steuerelektrode auf einer Isolationsschicht steuert Kanalbereiche von Bodyzonen in dem Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden. Eine Driftstrecke, die sich an die Kanalbereiche anschließt, weist Driftzonen sowie Ladungskompensationszonen auf. Ein Teil der Ladungskompensationszonen sind leitend angeschlossene Ladungskompensationszonen, die mit der ersten Elektrode elektrisch in Verbindung stehen. Ein anderer Teil sind nahezu floatende Ladungskompensationszonen, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich des Halbleiterbauelements aufweist.
Description
- Hintergrund
- Gegenwärtige Leistungshalbleiterbauelemente zeigen aufgrund ihrer sehr geringen internen Kapazitäten eine extrem hohe Schaltgeschwindigkeit. Diese hohe Schaltgeschwindigkeit muss nicht immer von Vorteil sein. Besonders Kompensationsbauelemente schalten deutlich schneller und steiler als konventionelle MOSFETs. Jedoch kann in nicht optimierten Applikationen das sehr steile di/dt in einem Abschaltvorgang an parasitären Induktivitäten der Applikationsschaltung sehr große Spannungsspitzen generieren, die das Halbleiterbauelement zerstören können. Weiterhin besteht die Gefahr, dass Schwingungen beim Abschaltvorgang aufgrund des steilen di/dt auftreten und die EMV (Elektromagnetische Verträglichkeit) beeinträchtigen.
- Eine Begrenzung des di/dt kann durch einen vergrößerten Schaltwiderstand erreicht werden, der als zusätzliches Bauelement den gesamten Schaltvorgang jedoch verlangsamt. Dies kann so weit führen, dass sich der Vorteil des schnellen Schaltens und der damit verbundenen verkleinerten Schaltverluste völlig durch den vorgeschalteten Schaltwiderstand aufhebt oder ins Gegenteil umschlägt, da die Zeitkonstante, die sich aus internem Schaltwiderstand und interner Kapazität zwischen einer Steuerelektrode des Halbleiterbauelement und einer Ausgangselektrode bildet, durch den vorgeschalteten zusätzlichen Schaltwiderstand einerseits vergrößert und damit den Schaltvorgang dämpft bzw. verlangsamt, und gleichzeitig die Schaltverluste durch den zusätzlichen ohmschen Widerstand deutlich ansteigen lässt.
- Zusammenfassung
- Ein Halbleiterbauelement weist einen Halbleiterkörper auf, der auf einander gegenüberliegenden Oberflächen eine erste Elektrode und eine zweiten Elektrode aufweist. Eine Steuerelektrode auf einer Isolationsschicht steuert Kanalbereiche von Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden. Eine Driftstrecke, die sich an die Kanalbereiche anschließt, weist Driftzonen sowie Ladungskompensationszonen auf. Ein Teil der Ladungskompensationszonen weist leitend angeschlossene Ladungskompensationszonen auf, die mit der ersten Elektrode elektrisch in Verbindung stehen. Ein anderer Teil hat nahezu floatende Ladungskompensationszonen, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich des Halbleiterbauelements aufweist.
- Die Gate-Drain-Kapazität kann ohne zusätzliche Chipfläche zu benötigen und ohne zusätzliche Bonddrähte oder neue Ränder in den bestehenden Halbleiterbauelementprozessen einzufügen, vergrößert werden, und zwar durch den Einsatz von Ladungskompensationsgebieten die teilweise nicht an das Sourcepotential angeschlossen werden, sondern unter einer Gatepolyschicht enden. Dabei ist von Interesse, dass das Sperrvermögen des Halbleiterbauelements durch die Anwesenheit von nahezu floatenden Ladungskompensationszonen nicht vermindert wird.
- Kurze Figurenbeschreibung
-
1 zeigt einen schematischen vertikalen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer Ausführungsform; -
2 zeigt eine schematische, horizontale Schnittansicht eines Zellenbereichs entlang der Schnittebene A-A in1 ; -
3 zeigt eine schematische, vertikale Schnittansicht eines Zellbereichs entlang der Schnittebene B-B in2 ; -
4 zeigt eine schematische, horizontale Schnittansicht eines Zellbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform; -
5 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS; -
6 zeigt weitere Graphen der Rückwirkungskapazität CGD und der Ausgangskapazität CSD; -
7 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform; -
8 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS eines Halbleiterbauelements, einer Ausführungsform gemäß7 ; -
9 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS einer MOSFET-Struktur; -
10 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform; -
11 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform; -
12 zeigt eine horizontale Schnittansicht eines Zellenbereichs entlang der Schnittebene A-A in11 ; -
13 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform; -
14 zeigt eine schematische Draufsicht auf eine Struktur mit relativ großer Fläche einer Polysiliziumschicht; -
15 zeigt eine schematische Draufsicht auf eine Struktur mit gegenüber14 verkleinerten Fläche einer Polysiliziumschicht; -
16 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform; -
17 zeigt ein schematisches Diagramm mit dem Verlauf der Gateladung QG; -
18 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs, eine Ausführungsform gemäß16 ; -
19 zeigt ein schematisches Diagramm des Abschaltverhaltens eines MOSFET's; -
20 zeigt ein schematisches Diagramm des Abschaltverhaltens eines Halbleiterbauelement gemäß16 ; -
21 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß19 ; -
22 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß21 ; -
23 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform; -
24 zeigt eine schematische Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform; -
25 zeigt eine schematische Anordnung eines Zellenbereichs, einer weiteren Ausführungsform; -
26 zeigt eine schematische Anordnung eines Zellenbereichs eines Halbleiterbauelements, einer weiteren Ausführungsform; -
27 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform; -
28 zeigt eine horizontale Schnittansicht durch einen Zellenbereich entlang der Schnittebene A-A, in23 ; -
29 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements, einer weiteren Ausführungsform; -
30 zeigt eine schematische Schnittansicht durch einen Zellenbereich eines Halbleiterbauelements, gemäß einer weiteren Ausführungsform. - Detaillierte Beschreibung
-
1 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements1 , gemäß einer Ausführungsform. Das Halbleiterbauelement1 weist einen Halbleiterkörper2 auf, der auf einander gegenüber liegenden Oberflächen eine erste Elektrode3 auf seiner Oberseite31 und eine zweite Elektrode4 auf seiner Rückseite32 aufweist. Eine Steuerelektrode5 auf einer Isolationsschicht6 , wobei die Isolationsschicht typischerweise Dicken von bis zu einigen 10 nm aufweist, steuert Kanalbereiche7 von Bodyzonen8 im Halbleiterkörper2 für eine Stromfluss zwischen den beiden Elektroden3 und4 . - Eine Driftstrecke
9 , die sich an die Kanalbereiche7 anschließt, weist Driftzonen10 sowie Ladungskompensationszonen11 auf. Ein Teil der Ladungskompensationszonen11 weist leitend angeschlossene Ladungskompensationszonen12 auf, die in dieser Ausführungsform über die Bodyzonen8 mit der ersten Elektrode3 elektrisch in Verbindung stehen. Ein anderer Teil hat nahezu floatende Ladungskompensationszonen13 . - Unter nahezu floatenden Ladungskompensationszonen
13 werden in diesem Zusammenhang floatende Ladungskompensationszonen13 , die lediglich kapazitiv gekoppelt sind und floatende Ladungskompensationszonen13 verstanden, die über hochohmige monolitisch integrierte Brüchen im Halbleiterkörper mit benachbarten Bodyzonen8 oder mit benachbarten elektrisch angeschlossenen Ladungskompensationszonen12 , die über entsprechende Kontaktlöcher niederohmig von der ersten Elektrode3 kontaktiert werden, verbunden sind. Die nahezu floatenden Ladungskompensationszonen13 , die nicht in einer Body-Zone enden sind mit gestrichelten Linien in1 gekennzeichnet. Dadurch bildet eine zusätzliche Polyfläche, die auf Gatepotentzial liegt, eine monolithisch integrierte Zusatzkapazität CZGD in einem Zellenbereich15 des Halbleiterbauelements1 . - Die nahezu floatenden und nicht in einer Bodyzone endenden Ladungskompensationszonen
13 ermöglichen somit eine zusätzliche Rückwirkungskapazität CZGD, aufgrund der Vergrößerung der auf Gatepotenzial liegenden Polyfläche über einer Isolationsschicht6 . Die Isolationsschicht6 zwischen einer vergrößerten Steuerelektrode5 und den nahezu floatenden Ladungskompensationszonen13 , von denen in1 lediglich eine einzige dargestellt ist, bildet das Dielektrikum der Zusatzkapazität CZGD. Über der Steuerelektrode5 ist eine Zwischenisolationsschicht20 angeordnet, auf der eine Metallschicht19 für die erste Elektrode3 angeordnet ist, wobei kein Durchkontaktloch von der ersten Elektrode3 zu der nahezu floatenden Ladungskompensationszonen13 vorgesehen ist. - Somit bildet sich in dem Bereich der nahezu floatenden Ladungsträgerkompensationszonen
13 auf der Oberseite29 des Halbleiterkörpers2 eine Schichtfolge aus, die eine strukturierte dielektrische Schicht6 , aus einem Gateoxidmaterial17 umfasst. Im Bereich der vergrößerten Steuerelektrode5 und der nahezu floatenden Ladungskompensationszonen13 bildet die dielektrische Schicht6 das Dielektrikum für die Zusatzkapazität. Die darauf angeordnete strukturierte hochleitfähige Polysiliziumschicht16 weist eine Anschlusszone14 der Steuerelektrode5 auf und ist gleichzeitig eine Kondensatorplatte der Zusatzkapazität. Danach folgt eine strukturierte Schicht als Zwischenoxid20 und schließlich als Abdeckung des Halbleiterbauelementbereichs eine Metallschicht19 mit Anschlusszonen26 der ersten Elektrode3 , die hier eine Sourceelektrode S eines MOSFET's bildet. - Die einzelnen Anschlusszonen
14 im Zellenbereich15 der Steuerelektrode5 können zu einer Gateelektrode G über die strukturierte Polysiliziumschicht zusammengeführt werden. Auf der Rückseite32 ist außerdem eine Metallisierungsschicht33 aufgebracht, die bei dem hier gezeigten vertikalen MOSFET eine Drainelektrode D bildet. Zwischen der Metallisierungsschicht33 auf der Rückseite32 des Halbleiterkörpers2 und der Driftstrecke9 des Halbleiterkörpers2 kann ein Subatrat34 angeordnet sein, das höher dotiert ist, als die Driftstrecke10 des Halbleiterkörpers2 . - Mit einer simulierten Potentialverteilung im Durchbruchsfall kann gezeigt werden, dass die nahezu floatenden Ladungskompensationszonen
13 ohne Kontaktloch und Verbindung zur ersten Elektrode3 , genau wie die anderen elektrisch angeschlossenen Ladungskompensationszonen12 mit Kontakt zur ersten Elektrode3 , ausgeräumt werden, so dass sich keine wesentlichen Unterschiede in der Potential- und der Feldverteilung ergeben. Der Einzige Unterschied ist, dass die Struktur am oberen Ende sogar ein leicht positiveres Potential aufweist, als die Struktur, bei der sämtliche Ladungskompensationszonen11 elekt risch mit der Sourceelektrode S gekoppelt sind. Dabei ist das elektrische Feld in der nahezu floatenden Ladungskompensationszone13 so auszulegen, dass auf keinen Fall ein Avalanchedurchbruch auftritt. - Ferner konnte durch Simulation der Einfluss der Struktur eines Halbleiterbauelements
1 auf den Einschaltwiderstand Ron nachgewiesen werden. Die zu den nahezu floatenden Ladungskompensationszonen13 benachbarten Driftzonen10 werden nun nicht mehr von zwei Kanälen7 gespeist, sondern nur noch von einem Kanal7 , wie es1 zeigt. Da jedoch der Einschaltwiderstand Ron eines MOSFET's im wesentlichen von der Länge der Driftstrecke9 und der Leitfähigkeit der Driftzonen10 bestimmt wird, ergibt sich ein vernachlässigbarer Unterschied beim Durchlasswiderstand Ron zwischen einem MOSFET mit elektrisch angeschlossenen Ladungskompensationszonen12 und einem MOSFET. Bei der Simulation konnte beispielsweise bei einem eingeschaltetem Bauelement mit einer Gatespannung von 10 V und einer Durchlassspannung von 3 V eine Zunahme von ca. 1% im Durchlasswiderstand Ron festgestellt werden. - Beim Einschalten von hoher Spannung laufen die Ladungskompensationszonen
12 der Struktur auf negatives Potenzial. Obgleich die Driftzonen10 an ihren oberen Enden direkt unter der Steuerelektrode5 ein Potential von wenigen Volt aufweisen und das obere Ende der nahezu floatenden Ladungskompensationszonen13 ebenfalls auf dieses Potential hochlaufen kann, ist die Kapazität zwischen Ladungskompensationszonen13 und Steuerelektrode5 nur in der Lage einen Teil der verschobenen Löcher beim Ausräumen der Driftzonen10 zu speichern. Beim Einschalten des Halbleiterbauelements1 können diese gespeicherten Löcher die Ladungskompensationszonen13 zwar wieder entladen, jedoch nicht vollständig. Eine Abhilfe kann hier eine hochohmige Schicht zwischen einer elektrisch mit Source verbundenen Ladungskompensationszone12 und der nahezu floatenden Ladungskompensationszone13 schaffen, wie sie noch in den nachfolgenden11 bis13 gezeigt werden. -
2 zeigt eine schematische, horizontale Schnittansicht eines Zellenbereichs15 entlang der Schnittebene A-A in1 . Dabei sind die Ladungskompensationszonen11 p-leitende Säulen in einer n-leitenden Driftzone10 , wobei ein Teil der Ladungskompensationszonen12 elektrisch leitend über Bodyzonen7 mit der ersten Elektrode3 in Form einer Sourceelektrode S verbunden sind und hier in dieser Darstellung mit durchgezogenen Kreisen gekennzeichnet sind, während die nahezu floatend angeordneten Ladungskompensationszonen13 durch gestrichelte Kreise gekennzeichnet werden. - In diesem Zellenbereich
15 wird ein Schachbrettmuster22 der Ladungskompensationszonen11 gezeigt, bei dem sich abwechselnd, wie auf einem Schachbrett nahezu floatende Ladungskompensationszonen13 mit elektrisch angeschlossenen Ladungskompensationszonen12 abwechseln, jedoch das Zellenfeld15 in seinem Randbereich von elektrisch angeschlossenen Ladungskompensationszonen12 begrenzt wird. Die derart einzeln angeordneten nahezu floatenden Ladungskompensationszonen13 enthalten nur eine relativ kleine Fläche am oberen Ende der jeweiligen Struktur, die im Sperrfall die Löcher der säulenförmigen Ladungskompensationszonen aufnehmen und speichern kann. -
3 zeigt Ausschnittsweise eine schematische, vertikale Schnittansicht eines Zellbereichs15 entlang der Schnittebene B-B in2 . Die nahezu floatenden Ladungskompensationszonen13 in Form von Säulen sind wieder mit gestrichelten Linien markiert. Die elektrisch angeschlossenen Ladungskompen sationszonen12 sind hingegen mit durchgezogenen Linien gekennzeichnet. Die dazwischen angeordneten Driftzonen10 sind n-leitend dotiert, während die benachbart angeordneten und dazu komplementär leitenden Ladungskompensationssäulen11 gleitend dotiert sind. - Werden wie in der nachfolgenden
4 einige nebeneinander angeordnete nahezu floatende Ladungskompensationszonen13 zusammengefasst, so ergibt sich ein gegenüber den2 und3 günstigeres Verhältnis zwischen einer Säulenladung und der zur Verfügung stehenden Gateoxidfläche. So kann leichter bei geringerem Spannungsanstieg die komplette Säulenladung an der Gateoxidunterseite zwischengespeichert werden. - Ein Verfahren zur Herstellung von mehreren Halbleiterchips weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem Halbleiterkörper
2 mit Halbleiterbauelementstrukturen in Halbleiterchippositionen strukturiert. Diese Halbleiterchippositionen können MOSFET- und/oder IGBT – Strukturen mit Anschlusszonen26 einer ersten Elektrode3 und Anschlusszonen27 , einer zweite Elektrode4 aufweisen. Zwischen den beiden Elektroden3 und4 wird eine Driftstrecke9 angeordnet, wobei die Driftstrecke9 Driftzonen10 eines ersten Leitungstyps und Ladungskompensationszonen11 eines zum ersten Leitungstyps komplementären Leitungstyps aufweist. - Dabei wird ein Anteil der Ladungskompensationszonen
11 nahezu floatend in einem Zellenbereich15 angeordnet. Auf einem derart strukturierten Halbleiterkörper2 wird eine strukturierte dielektrische Schicht6 aufgebracht, die Anschlusszonen14 einer Steuerelektrode5 über Kanalbereiche7 einer Bodyzone8 isoliert und sich teilweise über die nahezu floatenden La dungskompensationszonen13 erstreckt. Anschließend wird eine strukturierte, elektrisch leitende Schicht16 auf die dielektrische Schicht6 aufgebracht, wobei die elektrisch leitende Schicht16 vorzugsweise aus einem hoch dotierten und damit hochleitendem Polysiliziummaterial gebildet wird. - Die elektrisch leitende Schicht
16 bildet die Anschlusszonen14 der Steuerelektrode5 . Im zusammenwirken von Steuerelektrode5 und dem nahezu floatenden Ladungskompensationszonen13 wird innerhalb des Zellenbereichs15 eine Zusatzkapazität CZGD des Halbleiterbauelements1 gebildet. Diese Zusatzkapazität CZGD unterstützt die Rückwirkungskapazität CGD des Halbleiterbauelements1 und bewirkt ein sanfteres Schaltverhalten des Halbleiterbauelements1 . Dabei kann die dielektrische Schicht6 , die als Dielektrikum der Zusatzkapazität CZGD wirkt und gleichzeitig als Gateoxid17 eingesetzt wird, mittels thermischer Oxidation des Halbleitermaterials hergestellt werden. - In dem Bereich der nahezu floatenden Ladungskompensationszonen
13 wird eine Schichtfolge auf die Oberseite31 des Halbleiterkörpers2 aufgebracht, welche die dielektrische Schicht6 , die elektrisch leitende Schicht16 und darauf eine Zwischenisolationsschicht20 und schließlich eine Metallschicht19 aufweist. Dabei kann die Zwischenisolationsschicht20 durch Aufbringen von Siliziumoxid oder Siliziumnitrid hergestellt werden. -
4 zeigt eine schematische, horizontale Schnittansicht eines Zellbereichs15 eines Halbleiterbauelements100 , einer weiteren Ausführungsform. Bei dieser weiteren Ausführungsform weist der Zellenbereich15 des Halbleiterbauelements100 in zusammenhängenden Gruppen23 angeordnete nahezu floatende Ladungskompensationszonen13 auf, die wiederum mit gestrichel ten Kreisen angedeutet sind und von elektrisch angeschlossenen Ladungskompensationszonen12 umgeben sind. Gegenüber den in2 gezeigten Schachbrettmuster ist das Verhältnis der Anzahl der nahezu floatenden Ladungskompensationszonen13 zu den elektrisch angeschlossenen Ladungskompensationszonen12 kleiner. Damit wird die minimale Differenz zum Stand der Technik im Durchlasswiderstand Ron weiter vermindert, zumal eine höhere Anzahl der nahezu Ladungskompensationszonen11 elektrisch leitend angeschlossen sind. Eine derartige Verminderung der Anzahl der nahezu floatenden Ladungskompensationszonen13 wird dann möglich, wenn die nahezu floatenden Ladungskompensationszonen13 nicht vollständig bis zur Oberseite31 des Halbleiterkörpers31 angeordnet werden. Die Wirkung der Ausführungsformen auf die Rückwirkungskapazität CGD zeigen die nachfolgenden Diagramme. -
5 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS einer MOSFET – Struktur mit elektrisch angeschlossenen Ladungskompensationszonen im Feldbereich. In der hier gezeigten Referenzform, die diesem Diagramm zugrunde liegt, sind sämtliche Ladungskompensationszonen des Feldbereichs elektrisch leitend über die Bodyzone an das Sourcepotenzial angeschlossen. In5 wird die Drainspannung UD in Volt auf der Abszisse angegeben und die Rückwirkungskapazität CGD mit dem durchgezogenen Graph und die Ausgangskapazität CDS mit dem punktierten Graph dargestellt. Dazu sind auf der Ordinate im logarithmischen Maßstab die Werte in Fahrenheit für die Kapazitäten angegeben. Beide Kapazitätsverläufe sind somit spannungsabhängig, wobei die Rückwirkungskapazität CGD minimale Werte im Bereich von 0,5 pF aufweist. -
6 zeigt weitere Graphen der Rückwirkungskapazität CGD und der Ausgangskapazität CDS bei unterschiedlich wirksamen nahezu floatenden Ladungskompensationszonen. Während der Verlauf der Ausgangskapazität CDS in Abhängigkeit von der Ausgangsspannung QD nahezu unverändert bleibt, verschiebt sich die in5 gezeigte Kurve für die Rückwirkungskapazität CGD beträchtlich zu größeren Kapazitätswerten hin. Der mini male Wert liegt dabei etwa bei 0,9 pF, wenn die nahezu floatenden Ladungskompensationszonen mit hochdotierten oberflächennahen Bereichen ausgebildet sind und kann nochmals gesteigert werden, auf Werte von nahezu 3 pF, wenn die nahezu floatenden Ladungskompensationszonen ohne hochdotierte oberflächennahe Bereiche vorgesehen werden, wie es die gestrichelte Kurve zeigt. Eine weitere Wirkungsverbesserung ergibt sich, wenn eine oberflächennahe Grabenstruktur von wenigen Mikrometern Tiefe um die nahezu floatenden Ladungskompensationszonen13 herum angeordnet werden, wie es die nachfolgende7 zeigt. -
7 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements110 , gemäß einer weiteren Ausführungsform. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Der Unterschied zwischen dem in
1 gezeigten Halbleiterbauelement1 besteht darin, dass nun um die nahezu floatenden Ladungskompensationszonen13 im oberflächennahen Bereich ein Graben18 von etwa 1 μm Tiefe, der mit Dielektrikum gefüllt ist, angeordnet ist. Dieser auch Oxidtrench genannte Graben verhindert den Abfluss von Löchern. Dadurch steigt das Potential an dieser Stelle im Sperrfall beispielsweise bei einer Durchbruchspannung von 730 V auf etwa 40 V anstelle der vor her erwähnten 4 V an. Hierdurch, wird wirkungsvoll ein Avalanchedurchbruch in den nahezu floatenden Ladungskompensationszonen13 verhindert, andererseits wird das Oxid bzw. die dielektrische Schicht6 zur Steuerelektrode5 hin stark belastet. Die Menge der nun gespeicherten Löcher reicht jedoch aus, um beim Einschalten der Struktur die nahezu floatende Ladungskompensationszone13 wieder komplett zu entladen. -
8 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS eines Halbleiterbauelements, einer Ausführungsform gemäß7 . Die Rückwirkungskapazität CGD wird wieder mit einer durchgezogenen Linie in der schematischen Darstellung der8 gezeigt. Gegenüber dem in9 gezeigten Vergleichsfall mit nahezu floatenden Ladungskompensationszonen und hoch dotieren oberflächennahen Bereichen dieser nahezu floatenden Ladungskompensationszonen wird weiterhin eine deutliche Erhöhung der Rückwirkungskapazität CGD erreicht. - Aus diesem Diagramm ist deutlich ersichtlich, dass die Rückwirkungskapazität CGD durch die Speicherung der Löcher beträchtlich ansteigt. Für ein Einbremsen des Halbleiterbauelements
110 gemäß7 beim Schalten würden also bereits wenige nahezu floatende Ladungskompensationszonen pro Halbleiterchip ausreichen, was wiederum die Auswirkung dieser Änderung auf den Einschaltwiderstand Ron weiter reduziert. Das bedeutet, dass die Anzahl der nahezu floatenden Ladungskompensationszonen weiter vermindert werden kann, gegenüber den elektrisch leitend angeschlossenen Ladungskompensationszonen im Halbleiterbauelement bzw. im Zellenbereich der Halbleiterbauelemente. -
9 zeigt den Verlauf der Rückwirkungskapazität CGD und der Ausgangskapazität CDS bei Halbleiterbauelementen, bei denen zwar nahezu floatende Ladungskompensationszonen vorgesehen sind, jedoch um diese nahezu floatenden Ladungskompensationszonen herum werden keine mit Dielektrikum gefüllten Gräben zur Speicherung von Löchern vorgesehen. -
10 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements120 , gemäß einer weiteren Ausführungsform. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. - Der Unterschied dieses Halbleiterbauelements
120 gegenüber den vorhergehenden Halbleiterbauelementen besteht darin, dass eine hochohmige Verbindungsschicht21 vorgesehen ist, welche eine hochohmige Brücke zum Anschließen der nahezu floatenden Ladungskompensationszonen13 an eine hier gezeigte Bodyzone8 in Oberflächennähe des Halbleiterkörpers2 ermöglicht. Diese hochohmige Schicht21 verhindert im realen Einschaltvorgang, dass nahezu floatende Ladungskompensationszonen13 der Struktur auf ein niedriges negative Potential absinken. - Zudem zeigt diese Darstellung, dass die oberflächennahen Bereiche
24 der Ladungskompensationszonen mit einer relativ hohen komplementären Dotierung abgeschlossen werden können. Andererseits ist es möglich die Ladungskompensationszonen11 , besonders die nahezu floatenden Ladungskompensationszonen13 , ohne hoch dotierten Abschluss zu belassen, so dass diese allein durch die implantierten Unterbaugebiete39 gebildet werden. Technologisch ist dieses sogar von Vorteil, da es die einfachere Lösung darstellt, denn es ist dann keine zusätzliche Fototechnik nötig. In der Lithografie für die Elektrode16 wird der Bereich über der nahezu floatenden Säule nicht geöffnet, so dass sich die Strukturen, wie es die vorgehenden Ausführungsformen zeigen, automatisch ergeben. - Es ist jedoch nicht nötig, dass die hochohmige Schicht
21 oberflächennah eingebracht wird, wie es die nachfolgenden Figuren zeigen. -
11 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements130 , gemäß einer weiteren Ausführungsform. Diese Ausführungsform unterscheidet sich von den vorhergehende Formen dadurch, dass eine hochohmige, komplementär leitende Schicht21 innerhalb des Halbleiterkörpers2 zwischen den nahezu floatenden Ladungskompensationszonen13 und den elektrisch leitend angeschlossenen Ladungskompensationszonen12 angeordnet ist. Die flächige Strukturierung dieser hochohmigen Brücke in Form einer hochohmigen Schicht21 kann beliebig gewählt werden. Eine Ausführungsform dazu zeigt12 . -
12 zeigt eine horizontale Schnittansicht eines Zellenbereichs15 entlang der Schnittebene A-A in11 . Dabei sind im Halbleiterkörper2 hochohmige Schichten21 vorgesehen, die einmal sämtliche nahezu floatende Ladungskompensationszonen13 miteinander verbinden und durch eine Querverbindung mittels einer hochohmigen Schicht21 , diese nahezu floatenden Ladungskompensationszonen13 mit elektrisch leitend angeschlossenen Ladungskompensationszonen12 hochohmig verbinden und somit die oben erwähnten Vorteile dieser Ausführungsform verwirklichen. -
13 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements140 , gemäß einer wei teren Ausführungsform. Diese Ausführungsform unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass eine hochohmige Brücke in Form einer hochohmigen, komplementär dotierten Schicht21 im Bodenbereich der nahezu floatenden Ladungskompensationszonen13 zur Überbrückung zu einer elektrisch leitend angeschlossenen Ladungskompensationszone12 im Inneren des Halbleiterkörpers2 angeordnet ist. - Ein weiterer Aspekt betrifft die Schwierigkeit, dass durch die Verlangsamung des Halbleiterbauelements durch Vergrößerung der Rückwirkungskapazität auch eine Vergrößerung der Eingangskapazität Ciss, die sich aus der Gate-Drain-Kapazität CGD und Gate-Source-Kapazität CGS zusammensetzt, führt. Dieser Zusammenhang wird durch die nachfolgenden zwei Figuren verdeutlicht.
-
14 zeigt eine schematische Draufsicht auf eine Struktur mit relativ großer Fläche einer Polysiliziumschicht35 für Gateelektroden, wobei die Polysiliziumschicht35 eine Anschlusszone14 der Steuerelektrode bildet, die von viereckigen Kontaktlöchern28 unterbrochen ist. Unterhalb der Kontaktlöcher28 sind elektrisch leitend angeschlossene Ladungskompensationszonen12 in Form von Säulen angeordnet. Diese Säulen sind von n-leitendem Material der Driftzone umgeben. Aufgrund der großen Polysiliziumfläche ergibt sich jedoch gleichzeitig eine große Gateladung, die beim Abschalten des Halbleiterbauelements abgeführt werden muss, so dass eine hohe Gateladung eine hohe Schaltverzögerung beim Abschalten des Halbleiterbauelements auslöst. - Eine hohe Gateladung belastet somit den Treiber, ohne die Schaltflanken des Halbleiterbauelements günstig zu beeinflussen. Zwar zeichnet sich die große Polyfläche, wie sie
14 zeigt, dadurch aus, dass ein deutlich sanfteres Schaltverhalten erreicht werden kann, jedoch wird eine relativ große Gateladung bzw. Gatecharge erreicht. Werden die Kontaktlöcher28 vergrößert, so verkleinert sich die Polysiliziumfläche und damit auch die Rückwirkungskapazität CGD. -
15 zeigt eine schematische Draufsicht auf eine Struktur mit gegenüber14 verkleinerter Fläche einer Polysiliziumschicht35 für den Kontaktbereich der Steuerelektrode bzw. der Gateelektroden. Dabei erstrecken sich die Kontaktlöcher28 jeweils über zwei Ladungskompensationszonen, wodurch praktisch die Fläche der Polysiliziumschicht verringert wird und somit aufgrund der Flächenproportionalität auch die entsprechende Rückwirkungskapazität CGD verringert wird, was jedoch ein entsprechend "ruppiges" Schaltverhalten des Halbleiterbauelements zur Folge haben kann. - Die Gateladung hingegen ist bei der Ausführungsform gemäß
15 deutlich verkleinert, so dass dieses dem Abschaltverhalten des Halbleiterbauelements entgegen kommt. Um dennoch die Vorteile einer vergrößerten Polysiliziumfläche, wie sie14 zeigt zu nutzen, und den Nachteil einer erhöhten Gateladung zu vermeiden, wird in16 ein weiteres Halbleiterbauelement150 vorgestellt. Dieses Halbleiterbauelement150 ermöglicht bei nahezu unveränderter hoher Rückwirkungskapazität CGD, die eine Verlangsamung des Einschaltverhaltens des Halbleiterbauelements bewirkt, die Vermeidung eines "ruppigen Schaltverhalten", indem über dem Bereich der Driftzone eine dickere dielektrische Schicht25 vorgesehen wird, die dicker ist, als das Gateoxid17 im Kanalbereich7 der Bodyzone8 . - Mit der in
16 gezeigten Struktur eines Halbleiterbauelements150 , einer weiteren Ausführungsform, wird erreicht, dass die Rückwirkungskapazität CGD am Ende der sogenannten Miller Phase, nämlich beim Ausschalten, groß ist, da dieser Anteil der Rückwirkungskapazität CGD das Zeitverhalten du/dt bestimmt. Vorher jedoch soll die Rückwirkungskapazität CGD möglichst klein sein, da die Gateladung den Treiber belastet ohne die Schaltflanken günstig zu beeinflussen. - Wie
16 zeigt, setzt sich die Rückwirkungskapazität CGD aus einer Serienschaltung einer Kapazität36 , die durch die Raumladungszone bestimmt wird, und einer Kapazität37 , die von der dickeren Isolationsschicht25 abhängt, zusammen. Da bei Serienschaltungen die kleinere Kapazität, in diesem Fall die Raumladungskapazität36 entscheidend ist, wird durch die zusätzliche Oxid- oder Isolationsschichtdicke im Isolationsbereich25 die Rückwirkungskapazität CGD nahezu nicht beeinträchtigt. Durch eine Verdickung der Isolationsschicht25 an der in16 gezeigten Stelle bleibt somit CGD im wesentlichen unverändert. Dafür aber ergibt sich eine geringere Gateladung. - Die Gateladung wird zum großen Teil von einer Phase zwischen UGS = UTH (Gate-Source-Spannung = Schwellenspannung) und UGS = 10 V (Betriebsspannung an der Steuerelektrode bzw. am Gate) bestimmt. In dieser Phase herrscht an der Oberfläche
31 des Halbleiterkörpers Akkumulation. Die Kapazität errechnet sich folglich aus der Polyfläche der elektrisch leitenden Schicht16 und der Oxiddicke30 . Eine Vergrößerung der Oxiddicke30 auf einen nennenswerten Anteil der Fläche der elektrisch leitenden Schicht16 reduziert diese Kapazität und damit die Gateladung erheblich. Diese Wirkung wird mit17 gezeigt. -
17 zeigt ein schematisches Diagramm mit dem Verlauf der Gateladung QG mit und ohne dickerer Oxidschicht über der Driftzone eines Halbleiterbauelements. Wobei die gestrichelte Kurve den Gateladungsverlauf für eine Struktur mit höherer Oxiddicke darstellt. Der durchgezogene Verlauf mit deutlich ausgeprägtem Millerplateau zeigt den Verlauf der Gateladung bei einem Oxid über der Driftzone bzw. über den in den späteren Beispielen gezeigten nahezu floatenden Ladungskompensationszonen vorhandenen niedrigen Oxiddicke der dielektrischen Schicht, wie sie für den Kanalbereich der Bodyzonen vorgesehen ist. -
18 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs15 mit Ladungskompensationszonen11 , der Ausführungsform gemäß16 . Dabei sind die Bereiche aufgrund größerer Oxiddicke30 streifenförmig über der Driftzone10 zwischen den Ladungskompensationszonen12 angeordnet und bewirken, dass die Gateladung gering bleibt. Im Prinzip können vollständig unterschiedliche Strukturen für die größere Oxiddicke30 des Isolationsmaterials zwischen der elektrisch leitenden Schicht auf Gatepotential und an der darunter angeordneten Driftzone10 mit den in18 nicht gezeigten nahezu floatenden Ladungskompensationszonen eingesetzt werden. -
19 zeigt ein schematisches Diagramm des Ausschaltverhaltens eines MOSFET's ohne eine größere Schichtdicke der Isolationsschicht im Bereich der Driftzonen. Dabei zeigt die durchgezogene Kurve den Verlauf der Gatespannung UG beim Abschaltvorgang. Die punktierte Kurve zeigt das Ansteigen der Drain-Souce-Spannung am Ende des Millerplateaus38 nach Abbau der Gateladung. Schließlich zeigt die strichpunktierte Linie den Verlauf des Drainstroms ID zunächst im eingeschalteten Zustand und nach einer Verzögerungszeit den Abfall des Drainstroms auf den Wert 0. -
20 zeigt ein schematisches Diagramm des Abschaltverhaltens eines Halbleiterbauelements gemäß16 , wobei dieses Halbleiterbauelement nun eine geringere Gateladung aufgrund der größeren Schichtdicke über der Driftzone aufweist. Deutlich ist die Verzögerungszeit beim Ausschalten verkürzt und auch das Millerplateau38 verkürzt, so dass eine deutlich verkürzte Speicherzeit der Struktur beim Abschalten des Halbleiterbauelements erreicht wird. -
21 zeigt einen vergrößerten Ausschnitt des Diagramms gemäß19 .22 zeigt entsprechend einen vergrößerten Ausschnitt des Diagramms gemäß21 . Mit diesen vergrößerten Ausschnitten wird deutlich, dass sich die Flankensteilheiten nicht wesentlich unterscheiden und praktisch beibehalten werden, trotz der größeren Schichtdicke über den Driftzonen. -
23 zeigt eine schematische, horizontale Anordnung eines Zellenbereichs15 eines Halbleiterbauelements160 einer weitern Ausführungsform. Das Halbleiterbauelements160 weist elektrisch leitend angeschlossene Ladungskompensationszonen12 und Bereiche einer dickeren Isolationsschicht25 auf. Die Bereiche mit dickerer Oxidschicht25 sind streifenförmig bei diesem Halbleiterbauelement160 nur zwischen jeder zweiten Reihe der elektrisch leitend angeschlossenen Ladungskompensationszonen12 angeordnet. -
24 zeigt eine schematische Anordnung eines Zellenbereichs15 eines Halbleiterbauelements170 einer weitern Ausführungsform. Das Halbleiterbauelements170 weist elektrisch leitend angeschlossenen Ladungskompensationszonen12 und Bereiche einer dickeren Isolationsschicht25 auf. Die Bereiche mit dickerer Isolationsschicht25 sind jedoch an ganz unterschiedlichen Stellen des Zellenbereichs15 angeordnet, um zu verdeutlichen, dass unterschiedliche Flächengeometrien für die dickere Isolationsschicht25 vorgesehen werden können, um eine entsprechend niedrige Gateladung für ein optimales Ausschaltverhalten des Halbleiterbauelements170 zu erreichen. -
25 zeigt eine schematische Anordnung eines Zellenbereichs15 eines Halbleiterbauelements180 einer weitern Ausführungsform. Das Halbleiterbauelements180 weist elektrisch angeschlossenen Ladungskompensationszonen12 und Bereiche mit einer dickeren Isolationsschicht25 auf. Teilweise erstrecken sich die Bereiche mit dickerer Isolationsschicht25 über die Ladungskompensationszonen, so dass sich die Verdickung über die Bodyzone ausdehnt. In diesen Überlappungsbereichen kann in der Bodyzone kein Kanal mehr ausbildet werden. Somit kann mit Hilfe des dickeren Oxids auch die Steilheit des Transistors variiert werden. - Während in
25 die dickere Isolationsschicht25 in quadratischen Flächen ausgebildet ist, zeigt26 eine weitere Ausführungsform mit dem Halbleiterbauelement190 , bei dem die dicke Isolationsschicht25 kreisförmig ausgebildet ist und ebenfalls teilweise Bodyzonen bzw. elektrisch leitend angeschlossene Ladungskompensationszonen12 überlappt. -
27 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements200 , einer weiteren Ausführungsform. Bei dieser Ausführungsform wird nun die dickere Isolationsschicht25 in Bereichen angeordnet, in denen nahezu floatende Ladungskompensationszonen des Halbleiterkör pers2 angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Dabei ist im Kanalbereich7 der Bodyzone8 eine geringere Dicke29 der Isolationsschicht vorgesehen und über den Driftzonen10 und den nahezu floatende Ladungskompensationszonen13 zur Verringerung der Gateladung, ohne den Effekt der vergrößerten Rückwirkungskapazität CGD zu beeinträchtigen, eine dickere Isolationsschicht25 vorgesehen. -
28 zeigt eine horizontale Schnittansicht durch einen Zellenbereich15 entlang der Schnittebene A-A, in27 . Dabei sind Bereiche einer größeren Oxiddicke30 und damit einer dickeren Isolationsschicht25 mit durchgezogenen Linien umrandet, wobei diese dickere Isolationsschicht25 über den nahezu floatenden Ladungskompensationszonen13 bei diesem Halbleiterbauelement200 angeordnet sind. -
29 zeigt einen schematischen Querschnitt durch einen Teilbereich eines Halbleiterbauelements210 , einer weiteren Ausführungsform. Diese Ausführungsform unterscheidet sich von den bisherigen Ausführungsformen dadurch, dass eine mit einem Dielektrikum gefüllte Grabenstruktur18 die nahezu floatenden Ladungskompensationszonen13 umgibt und gleichzeitig eine dickere Oxiddicke30 für die Isolationsschicht25 über der Driftzone10 und den säulenförmigen, nahezu floatenden Ladungskompensationszonen13 vorgesehen ist. -
30 zeigt eine schematische Schnittansicht durch einen Zellenbereich15 eines Halbleiterbauelements220 , gemäß einer weiteren Ausführungsform, bei der im Zellenbereich gruppenweise nahezu floatende Ladungskompensationszonen13 angeord net sind, über denen eine dickere Isolationsschicht25 vorgesehen ist.
Claims (38)
- Halbleiterbauelement aufweisend: – einen Halbleiterkörper mit einer ersten Elektrode und einer zweiten Elektrode, die auf einander gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet sind; – eine Steuerelektrode auf einer Isolationsschicht, die Kanalbereiche von Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden steuert; – eine Driftstrecke die sich an die Kanalbereiche anschließt und Driftzonen sowie Ladungskompensationszonen aufweist, wobei ein Teil der Ladungskompensationszonen leitend angeschlossene Ladungskompensationszonen sind, die mit der ersten Elektrode elektrisch in Verbindung stehen und ein anderer Teil nahezu floatende Ladungskompensationszonen aufweist, so dass eine vergrößerte Steuerelektrodenfläche eine monolithisch integrierte Zusatzkapazität CZGD innerhalb eines Zellenbereichs des Halbleiterbauelements aufweist.
- Halbleiterbauelement nach Anspruch 1, wobei die Driftzonen einen ersten Leitungstyp und die Ladungskompensationszonen einen zum ersten Leitungstyp komplementären Leitungstyp aufweisen.
- Halbleiterbauelement nach Anspruch 1, wobei die erste Elektrode eine Sourceelektrode, die zweite Elektrode eine Drainelektrode und die Steuerelektrode eine Gateelektrode eines MOSFET-Bauelements ist.
- Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatenden Ladungskompensationszonen zur Ausbildung der Zusatzkapazität im Halbleiterkörper unterhalb einer auf Steuerelektrodenpotenzial liegenden leitenden Schicht angeordnet sind und von dieser leitenden Schicht durch eine Isolationsschicht, die das Dielektrikum der Zusatzkapazität bildet, isoliert sind.
- Halbleiterbauelement nach Anspruch 4, wobei die leitende Schicht eine hochdotierte Polysiliziumschicht ist.
- Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht, die das Dielektrikum der Zusatzkapazität bildet, die oberhalb der nahezu floatenden Ladungskompensationszonen angeordnet ist, dicker ist als die Isolationsschicht die zum Kanalbereich hin angeordnet ist.
- Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht eine Siliziumoxidschicht ist und der Halbleiterkörper kristallines Silizium aufweist.
- Halbleiterbauelement nach Anspruch 1, wobei die Isolationsschicht zu dem Kanalbereich hin eine Gateoxidschicht ist.
- Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatende Ladungskompensationszonen von einem mit Dielektrikum gefüllten Graben in Oberflächennähe des Halbleiterkörpers umgeben sind.
- Halbleiterbauelement nach Anspruch 9, wobei das Dielektrikum Siliziumoxid oder Siliziumnitrid aufweist.
- Halbleiterbauelement nach Anspruch 1, wobei der Bereich der nahezu floatenden Ladungskompensationszonen von einer Metallschicht mit dem Potential der ersten Elektrode zusätzlich bedeckt und über eine Zwischenisolationsschicht von der elektrisch leitenden Schicht der Zusatzkapazität isoliert ist.
- Halbleiterbauelement nach Anspruch 11, wobei die Zwischenisolationsschicht eine Siliziumoxidschicht oder Siliziumnitridschicht aufweist.
- Halbleiterbauelement nach Anspruch 1, wobei die nahezu floatenden Ladungskompensationszonen über eine Schicht des zweiten Leitfähigkeitstyps innerhalb des Halbleiters untereinander oder mit einer Bodyzone oder mit einer der leitend angeschlossenen Ladungskompensationszonen elektrisch verbunden sind.
- Halbleiterbauelement nach Anspruch 1, wobei die leitend angeschlossenen und die nahezu floatenden Ladungskompensationszonen in einem Schachbrettmuster innerhalb des Zellenbereichs angeordnet sind, und wobei der Zellenbereich von leitend angeschlossenen Ladungskompensationszonen umgeben ist.
- Halbleiterbauelement nach Anspruch 1, wobei zusammenhängende Gruppen von nahezu floatenden Ladungskompensationszonen von leitend angeschlossenen Ladungskompensationszonen umgeben sind.
- Halbleiterbauelement nach Anspruch 1, wobei leitend angeschlossene Ladungskompensationszonen in einem oberflächennahen Bereich höher dotiert sind, als im übrigen Be reich der Driftstrecke und die nahezu floatenden Ladungskompensationszonen diesen höher dotierten Bereich nicht aufweisen.
- Halbleiterbauelement nach Anspruch 1, wobei die monolithisch integrierte Zusatzkapazität CZGD kleiner als eine interne Kapazität CGD mit CZGD < CGD für Durchbruchsspannungen UDS unter 50 V mit UDS < 50 V ist.
- Halbleiterbauelement nach Anspruch 1, wobei die monolithisch integrierte Zusatzkapazität CZGD größer als die interne Kapazität CGD mit CZGD ≥ CGD für Durchbruchsspannungen UDS gleich oder größer 150 V mit UDS ≥ 150 V ist.
- Halbleiterbauelement aufweisend: – einen Halbleiterkörper mit einer ersten Elektrode und einer zweiten Elektrode auf gegenüberliegenden Oberflächen des Halbleiterkörpers; – eine Steuerelektrode auf einer Isolationsschicht, die Kanalbereiche in benachbarten Bodyzonen im Halbleiterkörper für einen Stromfluss zwischen den beiden Elektroden steuert; – eine Driftstrecke zwischen den beiden Elektroden, die sich an den Kanal anschließt und Driftzonen sowie Ladungskompensationszonen aufweist, wobei die Isolationsschicht im Bereich zwischen der Steuerelektrode und den Driftzonen dicker ausgebildet ist als im Bereich zwischen der Steuerelektrode und den Kanalbereichen der Bodyzonen.
- Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht streifenweise zwischen Reihen von Bodyzonen angeordnet ist.
- Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht zwischen Gruppen von Bodyzonen angeordnet ist.
- Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht zwischen Gruppen von Bodyzonen gleichförmig verteilt im Zellenbereich des Halbleiterbauelements angeordnet ist.
- Halbleiterbauelement nach Anspruch 19, wobei die dickere Isolationsschicht sich teilweise über die Bodyzonen zur Einstellung einer Transistorsteilheit erstreckt.
- Halbleiterbauelement nach Anspruch 19, wobei das Halbleiterbauelement ein Leistungshalbleiterbauelement aufweist.
- Halbleiterbauelement nach Anspruch 19, wobei die Steuerelektrode eine isolierte Gateelektrode eines MOSFETs oder eines IGBTs ist und wobei die zweite Elektrode eine Drainelektrode eines MOSFET bzw. die Kollektorelektrode eines IGBTs ist.
- Verfahren zur Herstellung von mehreren Halbleiterchips, wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers aus einem Halbleiterkörper mit Halbleiterelementstrukturen in Halbleiterchippositionen, die MOSFET- und/oder IGBT Strukturen mit Anschlusszonen einer ersten Elektrode und Anschlusszonen einer zweiten Elektrode aufweisen, zwischen denen eine Driftstrecke angeordnet ist, wobei die Driftstrecke Driftzonen eines ersten Leitungstyps und Ladungskompensationszonen, eines zum ersten Leitungstyp komplementären Leitungstyp aufweist, und wobei ein Anteil der Ladungskompensationszonen nahezu floatend in einem Zellenbereich angeordnet wird; – Aufbringen einer strukturierten dielektrischen Schicht, die Anschlusszonen einer Steuerelektrode über Kanalbereiche einer Bodyzone isoliert und sich teilweise über die nahezu floatenden Ladungskompensationszonen erstreckt, – Aufbringen einer strukturierten elektrisch leitenden Schicht auf die dielektrische Schicht, wobei die elektrisch leitenden Schicht die Anschlusszonen der Steuerelektrode bildet, und wobei die elektrisch leitende Schicht in Zusammenwirken von Steuerelektrode und den nahezu floatenden Ladungskompensationszonen eine monolithisch integrierte Zusatzkapazität CZGD innerhalb des Zellenbereichs des Halbleiterbauelements bilden.
- Verfahren nach Anspruch 26, wobei beim Aufbringen der strukturierten dielektrischen Schicht im Bereich der Anschlusszonen der Steuerelektrode über Kanalbereichen eine geringere Schichtdicke als dem nahezu floatenden Ladungskompensationszonen aufgebracht werden.
- Verfahren nach Anspruch 26, wobei die dielektrische Schicht mittels thermischer Oxidation des Halbleitermaterials hergestellt wird.
- Verfahren nach Anspruch 26, wobei zur Herstellung der strukturierten elektrisch leitenden Schicht ein dotiertes Polysilizium eingesetzt wird.
- Verfahren nach Anspruch 26, wobei beim Aufbringen der strukturierten dielektrischen Schicht im Bereich der Anschlusszonen der Steuerelektrode über Kanalbereichen diese strukturierte elektrisch leitende Schicht als Gateoxid eingesetzt wird.
- Verfahren nach Anspruch 26, wobei vor dem Aufbringen der dielektrischen Schicht um die nahezu floatenden Ladungskompensationszonen ein Graben in Oberflächennähe in den Halbleiterkörper eingebracht wird, der anschließend beim Aufbringen der strukturierten dielektrischen Schicht mit dem dielektrischen Material aufgefüllt wird.
- Verfahren nach Anspruch 26, wobei in dem Bereich der nahezu floatenden Ladungskompensationszonen eine Schichtfolge aus dielektrischer Schicht, elektrisch leitender Schicht, eine Zwischenisolationsschicht und eine Metallschicht auf die Oberseite des Halbleiterkörpers aufgebracht wird.
- Verfahren nach Anspruch 32, wobei als Zwischenisolationsschicht eine Siliziumoxidschicht oder Siliziumnitridschicht aufgebracht wird.
- Verfahren nach Anspruch 26, wobei vor dem Aufbringen der nahezu strukturierten dielektrischen Schicht im Bereich der nahezu floatenden Ladungskompensationszonen eine Schicht des zweiten Leitfähigkeitstyps innerhalb des Halbleiterkörpers eingebracht wird, die sich bis zu ei ner benachbarten Bodyzone oder bis zu einer leitend angeschlossenen Ladungskompensationszonen erstreckt.
- Verfahren nach Anspruch 34, wobei die leitend angeschlossenen und die nahezu floatenden Ladungskompensationszonen in einem Schachbrettmuster innerhalb des Zellenbereichs des Halbleiterbauelements angeordnet werden.
- Verfahren nach Anspruch 34, wobei zusammenhängende Gruppen von nahezu floatenden Ladungskompensationszonen gebildet werden, die von leitend angeschlossenen Ladungskompensationszonen umgeben werden.
- Verfahren nach Anspruch 34, wobei für leitend angeschlossene Ladungskompensationszonen in einem oberflächennahen Bereich eine höhere Dotierstoffkonzentration eingebracht als im übrigen Bereich der Driftstrecke und für die nahezu floatenden Ladungskompensationszonen keine derartige höher Dotierung in dem oberflächennahen Bereich erfolgt.
- Verfahren zur Herstellung von mehreren Halbleiterbauelementen, wobei das Verfahren weiterhin aufweist: – Herstellung von Halbleiterwafern mit Halbleiterchipstrukturen gemäß Anspruch 26; – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips; – Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden von Bauelementelektroden der Halbleiterchips mit Kontaktanschlussflächen des Bauelement trägers, die mit Außenkontakten des Halbleiterbauelements elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehäuses unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/963,057 | 2007-12-21 | ||
US11/963,057 US20090159927A1 (en) | 2007-12-21 | 2007-12-21 | Integrated circuit device and method for its production |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008056574A1 true DE102008056574A1 (de) | 2009-06-25 |
DE102008056574B4 DE102008056574B4 (de) | 2014-05-15 |
Family
ID=40690169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008056574.1A Active DE102008056574B4 (de) | 2007-12-21 | 2008-11-10 | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (2) | US20090159927A1 (de) |
DE (1) | DE102008056574B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017115536A1 (de) * | 2017-07-11 | 2019-01-17 | Infineon Technologies Austria Ag | Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür |
US10256325B2 (en) | 2012-11-08 | 2019-04-09 | Infineon Technologies Austria Ag | Radiation-hardened power semiconductor devices and methods of forming them |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484451B2 (en) | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
WO2012006261A2 (en) * | 2010-07-06 | 2012-01-12 | Maxpower Semiconductor Inc. | Power semiconductor devices, structures, and related methods |
US8981460B2 (en) | 2010-12-20 | 2015-03-17 | The Hong Kong University Of Science And Technology | Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
JP6197294B2 (ja) * | 2013-01-16 | 2017-09-20 | 富士電機株式会社 | 半導体素子 |
US9887259B2 (en) * | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
US10381274B2 (en) * | 2016-02-09 | 2019-08-13 | Fuji Electric Co., Ltd. | Assessment method, and semiconductor device manufacturing method |
CN107369703B (zh) * | 2016-05-13 | 2020-12-04 | 株洲中车时代电气股份有限公司 | 载流子增强注入型igbt结构 |
DE102016113183B4 (de) * | 2016-07-18 | 2021-02-11 | Infineon Technologies Austria Ag | Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung |
CN106571394B (zh) * | 2016-11-01 | 2018-05-11 | 杭州士兰微电子股份有限公司 | 功率器件及其制造方法 |
JP2019071384A (ja) * | 2017-10-11 | 2019-05-09 | 株式会社東芝 | 半導体装置 |
CN114512544A (zh) * | 2020-11-16 | 2022-05-17 | 创亿半导体股份有限公司 | 功率半导体元件及其制造方法 |
CN114744042A (zh) * | 2022-03-24 | 2022-07-12 | 苏州迈志微半导体有限公司 | 功率晶体管 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0119400B1 (de) | 1983-02-17 | 1987-08-05 | Nissan Motor Co., Ltd. | Ein vertikaler MOSFET und Verfahren zu seiner Herstellung |
JPS6449273A (en) * | 1987-08-19 | 1989-02-23 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
EP1895595B8 (de) | 1996-10-18 | 2013-11-06 | Hitachi, Ltd. | Halbleitervorrichtung und elektrische Stromwandlervorrichtung |
DE59914759D1 (de) * | 1998-10-26 | 2008-06-26 | Infineon Technologies Ag | Bipolares hochvolt-leistungsbauelement |
DE10024480B4 (de) * | 2000-05-18 | 2006-02-16 | Infineon Technologies Ag | Kompensationsbauelement mit verbesserter Robustheit |
JP3979258B2 (ja) * | 2002-05-21 | 2007-09-19 | 富士電機デバイステクノロジー株式会社 | Mis半導体装置およびその製造方法 |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
JP4996848B2 (ja) * | 2005-11-30 | 2012-08-08 | 株式会社東芝 | 半導体装置 |
ITTO20060785A1 (it) * | 2006-11-02 | 2008-05-03 | St Microelectronics Srl | Dispositivo mos resistente alla radiazione ionizzante |
-
2007
- 2007-12-21 US US11/963,057 patent/US20090159927A1/en not_active Abandoned
-
2008
- 2008-11-10 DE DE102008056574.1A patent/DE102008056574B4/de active Active
-
2011
- 2011-06-15 US US13/161,130 patent/US8294206B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10256325B2 (en) | 2012-11-08 | 2019-04-09 | Infineon Technologies Austria Ag | Radiation-hardened power semiconductor devices and methods of forming them |
DE102017115536A1 (de) * | 2017-07-11 | 2019-01-17 | Infineon Technologies Austria Ag | Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür |
US10490656B2 (en) | 2017-07-11 | 2019-11-26 | Infineon Technologies Austria Ag | Charge-compensation semiconductor device and a manufacturing method therefor |
DE102017115536B4 (de) | 2017-07-11 | 2021-12-02 | Infineon Technologies Austria Ag | Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür |
Also Published As
Publication number | Publication date |
---|---|
US8294206B2 (en) | 2012-10-23 |
US20110241104A1 (en) | 2011-10-06 |
DE102008056574B4 (de) | 2014-05-15 |
US20090159927A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008056574B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE102010042971B4 (de) | Transistorbauelement mit einer Feldelektrode | |
DE10212149B4 (de) | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität | |
DE10212144B4 (de) | Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle | |
DE102008063208B4 (de) | Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102005023026B4 (de) | Leistungshalbleiterbauelement mit Plattenkondensator-Struktur | |
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE102008044408B4 (de) | Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand | |
DE102014110366B4 (de) | Mos-leistungstransistor mit integriertem gatewiderstand | |
DE102009022032B4 (de) | Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE112007000700T5 (de) | Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren | |
DE2901193A1 (de) | Halbleiteranordnung | |
DE102006002065A1 (de) | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand | |
DE102014111279B4 (de) | Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben | |
DE102010051478A1 (de) | CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge | |
DE69533134T2 (de) | Leistungsbauteil hoher Dichte in MOS-Technologie | |
DE10309400B4 (de) | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand | |
DE102009026835B4 (de) | Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone | |
DE102007055290B4 (de) | Halbleitervorrichtung | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE102004024885B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19534388A1 (de) | IGBT-Transistorbauteil | |
DE102011079307B4 (de) | Halbleitervorrichtung | |
DE102019128071B3 (de) | Transistorbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20150217 |