DE10024480B4 - Kompensationsbauelement mit verbesserter Robustheit - Google Patents

Kompensationsbauelement mit verbesserter Robustheit Download PDF

Info

Publication number
DE10024480B4
DE10024480B4 DE10024480A DE10024480A DE10024480B4 DE 10024480 B4 DE10024480 B4 DE 10024480B4 DE 10024480 A DE10024480 A DE 10024480A DE 10024480 A DE10024480 A DE 10024480A DE 10024480 B4 DE10024480 B4 DE 10024480B4
Authority
DE
Germany
Prior art keywords
field
compensation component
conductivity type
zone
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10024480A
Other languages
English (en)
Other versions
DE10024480A1 (de
Inventor
Hans Dr. Weber
Franz Dr. Auerbach
Gerald Dr. Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10024480A priority Critical patent/DE10024480B4/de
Priority to US09/861,428 priority patent/US6633064B2/en
Publication of DE10024480A1 publication Critical patent/DE10024480A1/de
Application granted granted Critical
Publication of DE10024480B4 publication Critical patent/DE10024480B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Kompensationsbauelement mit einem einen sperrenden pn-Übergang aufweisenden Halbleiterkörper, einer ersten Zone (7) eines ersten Leitungstyps, die mit einer ersten Elektrode (10) verbunden ist und an eine den sperrenden pn-Übergang bildende Zone (6) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone (1) des ersten Leitungstyps, die mit einer zweiten Elektrode (2) verbunden ist, wobei die der zweiten Zone (1) zugewandte Seite der Zone (6) des zweiten Leitungstyps eine erste Fläche (A) bildet und im Bereich zwischen der ersten Fläche (A) und einer zweiten Fläche (B), die zwischen der ersten Fläche (A) und der zweiten Zone (1) liegt, Gebiete (4, 5) des ersten und des zweiten Leitungstyps ineinander verschachtelt sind, die derart dotiert sind, daß der durch diese Dotierung bedingte Ort der maximalen Feldstärke des elektrischen Feldes in eine Ebene LH verlagert ist, die im wesentlichen in der Mitte zwischen den beiden Flächen (A, B) und parallel...

Description

  • Die vorliegende Erfindung betrifft ein Kompensationsbauelement mit einem einen sperrenden pn-Übergang aufweisenden Halbleiterkörper, einer ersten Zone eines ersten Leitungstyps, die mit einer ersten Elektrode verbunden ist und an eine den sperrenden pn-Übergang bildende Zone eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone des ersten Leitungstyps, die mit einer zweiten Elektrode verbunden ist, wobei die der zweiten Zone zugewandte Seite der Zone des zweiten Leitungstyps eine erste Fläche bildet und im Bereich zwischen der ersten Fläche und einer zweiten Fläche, die zwischen der ersten Fläche und der zweiten Zone liegt, Gebiete des ersten und des zweiten Leitungstyps ineinander verschachtelt sind, die derart dotiert sind, daß der durch diese Dotierung bedingte Ort der maximalen Feldstärke des elektrischen Feldes in eine Ebene H verlagert ist, die im wesentlichen in der Mitte zwischen den beiden Flächen und parallel zu diesen verläuft.
  • Ein derartiges Kompensationsbauelement ist in Vertikalstruktur in der DE 198 40 032 C1 beschrieben. Bei diesem Kompensationsbauelement wird der Ort der maximalen Feldstärke durch Variation des Vertikalfeldes festgelegt.
  • Bei Kompensationsbauelementen handelt es sich beispielsweise um n- oder p-Kanal-MOS-Feldeffekttransistoren, Dioden, Thyristoren, GTOs oder auch andere Bauelemente. Im folgenden soll jedoch als Beispiel von einem Feldeffekttransistor (auch kurz „Transistor" genannt) ausgegangen werden.
  • Zu Kompensationsbauelementen gibt es über einen langen Zeitraum verstreut verschiedene theoretische Untersuchungen (vgl. beispielsweise US 4,754,310 und US 5,216,275 ) in denen jedoch speziell Verbesserungen des Einschaltwiderstandes RSDon und nicht die Stabilität bei Strombelastung, wie insbesondere Robustheit hinsichtlich Avalanche und Kurzschluß im Hochstromfall bei hoher Source-Drain-Spannung, angestrebt werden.
  • Kompensationsbauelemente beruhen bekanntlich auf einer gegenseitigen Kompensation der Ladung von n- und p-dotierten Gebieten in der Driftregion des Transistors. Die Gebiete sind dabei räumlich so angeordnet, daß das Linienintegral über die Dotierung entlang einer vertikal zum pn-Übergang verlaufenden Linie jeweils unterhalb der materialspezifischen Durchbruchsladung bleibt (für Silizium: ca. 2·1012 Ladungsträger cm–2). Die Durchbruchsladung ist dabei über die zweite Maxwell-Gleichung mit der Durchbruchspannung verknüpft.
  • Beispielsweise können in einem Vertikaltransistor, wie er in der Leistungselektronik üblich ist, paarweise p- und n-Säulen oder -Platten usw. angeordnet sein. Bei einer Lateralstruktur können p- und n-leitende Schichten lateral zwischen einem mit einer p-leitenden Schicht belegten Graben und einem mit einer n-leitenden Schicht belegten Graben abwechselnd übereinander gestapelt sein (vgl. US 4,754,310 ).
  • Durch die weitgehende Kompensation der p- und n-Dotierungen läßt sich bei Kompensationsbauelemten die Dotierung des stromführenden Bereichs, für n-Kanal-Transistoren also der n-leitende Bereich und für p-Kanal-Transistoren der p-leitende Bereich, deutlich erhöhen, woraus trotz des Verlustes an stromführender Fläche ein deutlicher Gewinn an Einschaltwi derstand RDSon resultiert. Die Sperrfähigkeit des Transistors hängt dabei im wesentlichen von der Differenz der beiden Dotierungen ab. Da aus Gründen der Reduktion des Einschaltwiderstandes eine um mindestens eine Größenordnung höhere Dotierung des stromführenden Bereiches erwünscht ist, erfordert die Beherrschung der Sperrspannung eine kontrollierte Einstellung des Kompensationsgrades im Bereich ≤ +/– 10 %. Bei einem höheren Gewinn an Einschaltwiderstand wird der genannte Bereich noch kleiner. Der Kompensationsgrad ist dabei definierbar durch (p-Dotierung – n-Dotierung)/n-Dotierung oder durch Ladungsdifferenz/Ladung eines Dotierungsgebietes. Hierzu sind aber auch andere Definitionen möglich.
  • Um nun ein robustes Kompensationsbauelement der eingangs genannten Art so zu schaffen, das sich einerseits durch eine hohe Avalanchefestigkeit und große Strombelastbarkeit vor bzw. im Durchbruch auszeichnet und andererseits im Hinblick auf technologische Schwankungsbreiten von Herstellungsprozessen mit gut reproduzierbaren Eigenschaften einfach herstellbar ist, ist in der bereits erwähnten DE 198 40 032 C1 vorgesehen, daß in einem solchen Kompensationsbauelement die Gebiete des ersten und des zweiten Leitungstyps derart dotiert sind, daß in Bereichen nahe der ersten Oberfläche Ladungsträger des zweiten Leitungstyps und in Bereichen nahe der zweiten Oberfläche Ladungsträger des ersten Leitungstpys überwiegen.
  • Bei einem Kompensationsbauelement wird im Sperrfall die Spannung dadurch aufgenommen, daß sich nahegelegene p-leitende Gebiete und n-leitende Gebiete gegenseitig ausräumen, d. h. die Ladungsträger des einen, beispielsweise n-leitenden Gebietes „kompensieren" elektrisch die Ladungen des benachbarten p-leitenden Gebietes. Dadurch baut sich eine von freien Ladungsträgern verarmte Zone, also eine Raumladungszone, auf Dies bewirkt in den einzelnen Ebenen bei kleinen Spannungen ein vorwiegend horizontal-gerichtetes elektrisches Feld Eh, das senkrecht zu der Verbindungsrichtung zwischen den beiden Elektroden verläuft. Mit steigender Spannung wird ein wachsender Teil des Volumens des Bauelementes auf diese Weise horizontal ausgeräumt. Hat dieses horizontal-gerichtete elektrische Feld Eh schließlich ein Maximum bei einer Feldstärke Eh,Bub erreicht, so beginnt bei weiterer Steigerung der an den Elektroden anliegenden Spannung die Ausräumung des Halbleiterkörpers bzw. Substrates und der den sperrenden pn-Übergang bildenden Zone. Daher baut sich nun ein Vertikalfeld Ev auf.
  • Ein elektrischer Durchbruch bei einer kritischen Feldstärke Ec tritt ein, wenn das vertikale Feld einen Wert EBv annimmt, für den gilt: Ec = |EBv + Eh,Bub| ⇒ EBv = √Ec 2 – Eh 2 ,Bub
  • Bei entsprechenden Abmessungen einzelner Zellen eines Kompensationsbauelementes nimmt selbst bei hohen Dotierungen der Gebiete des ersten und des zweiten Leitungstyps, also „großen Säulendotierungen", was zu einem niedrigen Einschaltwiderstand RDSon führt, das Horizontalfeld Eh,Bub nur relativ geringe Werte an, so daß das Feld EBv in der Größenordnung von Ec liegt. Gemäß der daraus resultierenden Beziehung UB (EBv; Eh,Bub) = UBV(EBv) + Uh,Bub (Eh,Bub)kann somit ein derart ausgelegtes Kompensationsbauelement trotz eines niedrigen Einschaltwiderstandes RSDon hohe Spannungen sperren. Dabei bedeuten UB die Durchbruchspannung, UBv die vertikale Durchbruchspannung und Uh,Bub die horizontale Durchbruchspannung.
  • Bei Leistungsbauteilen wird eine Vielzahl von einzelnen Bauelementen bzw. „Zellen" parallel geschaltet. Von einem robusten Leistungsbauteil wird im Durchbruch ein hoher Strom, verursucht durch Stoßionisation, gefordert, ohne daß das Leistungsbauteil zerstört wird. Eine Zerstörung tritt dann ein, wenn der Durchbruchstrom im Leistungsbauteil nur schlecht verteilt ist, die Stromdichten also an nur wenigen Orten im Halbleiterkörper sehr hoch sind. Dies ist der Fall, wenn nur einzelne Zellen in den Durchbruch gehen, d. h. wenn sich ein „Avalanche-Ereignis" nicht homogen über den Halbleiterkörper verteilt.
  • Wegen fertigungsbedingten, teilweise nur marginal ausgeprägten und nicht zu vermeidenden Inhomogenitäten im Zellenfeld, bedingt beispielsweise durch Dotierungsschwankungen, wird ein Durchbruch zunächst bei kleinen Durchbruchströmen immer von nur wenigen Zellen getragen. Diese wenigen Zellen gehen also früher in einen Durchbruch als alle anderen Zellen, was zu einer inhomogenen Stromverteilung führt. Der Durchburch wird sich gleichmäßig über den Halbleiterkörper verteilen, wenn für eine Zelle die Sperrspannung mit dem Durchbruchstrom ansteigt, also eine positive differentielle Kennlinie vorliegt. Je mehr Strom dann nämlich das Bauteil insgesamt im Avalanchefall liefern, soll, desto mehr Zellen gehen in den Durchbruch.
  • Bei Kompensationsbauelementen bewirken die im Durchbruch generierten Ladungsträger eine „dynamische Dotierung", die zu einem entsprechenden elektrischen Feld führt. Dieses Feld überlagert sich dem Feld, das durch die Dotierstoffatome erzeugt ist und als „statisches Feldprofil" bezeichnet wird.
  • Da also die Durchbruchscharakteristik eines Kompensationsbauelementes mittels des statischen Feldprofils definiert wird, kann die Robustheit eines Kompensationsbauteiles und damit auch eines Kompensationsbauelmentes somit über die Auslegung dieses statischen Feldprofils beeinflußt werden.
  • Hierfür gibt die bereits erwähnte DE 198 40 032 C1 ein Beispiel für ein Kompensationsbauelement in Vertikalstruktur, indem hier der Kompensationsgrad im spannungsaufnehmenden Volumen in vertikaler Richtung gesehen variiert wird.
  • Es wird hier also, wie bereits eingangs erwähnt, eine Variation des Vertikalfeldes vorgenommen.
    •
  • Es ist nun Aufgabe der vorliegenden Erfindung, weitere Möglichkeiten zur Steigerung der Robustheit eines Kompensationsbauelementes anzugeben.
  • Diese Aufgabe wird bei einem Kompensationsbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass
    • – das elektrische Feld aus einem ersten Feld, dessen Feldrichtung von der ersten zur zweiten Fläche verläuft und einem hierzu senkrecht gerichteten zweiten Feld zusammengesetzt ist, und
    • – der durch die Dotierung bedingte Ort der maximalen Feldstärke des elektrischen Feldes durch Variation des zweiten Feldes bei freiem Verlauf des ersten Feldes in die Ebene LH verlagert ist.
  • Vorzugsweise wird dadurch das durch die Gebiete des ersten und zweiten Leitungstyps gebildete spannungsaufnehmende Volumen durch die Ebene in zwei Teile zerlegt, die jeweils etwa die Hälfte der Durchbruchspannung aufzunehmen vermögen.
  • In bevorzugter Weise ist das erste Feld ein Vertikalfeld, und das zweite Feld ist ein Horizontalfeld, so daß das Kompensationsbauelement eine vertikale Struktur hat. Es kann aber auch ein Lateralbauelement sein, wenn das erste Feld ein Horizontalfeld ist und das zweite Feld durch ein Lateralfeld gebildet ist. Im folgenden soll zunächst von einer vertikalen Struktur ausgegangen werden.
  • Um maximale Robustheit des Kompensationsbauelementes erzielen zu können, wird bei vertikaler Struktur also ein Durchbruchort PAv in eine Horizontalebene LH verlegt, die dadurch gekennzeichnet ist, daß sie das spannungsaufnehmende Volumen in zwei Teile zerlegt, wobei von jedem einzelnen Teil etwa die Hälfte der Durchbruchspannung aufgenommen werden kann.
  • Vorteilhafterweise befindet sich dabei die Horizontalebene LH etwa auf halber Höhe der Gebiete des ersten und des zweiten Leitungstyps, also der Ladungssäulen. Je weiter sich der Durchbruchsort PAv in vertikaler Richtung von der Horizontalebene LH entfernt, desto kleiner wird die Robustheit des Bauelementes. Der Durchbruchsort PAv wird durch das Maximum der elektrischen Feldstärke bestimmt, welche ihrerseits in eine Horizontalkomponente und in eine Vertikalkomponente aufgeteilt ist.
  • Die vorliegende Erfindung nutzt nun diese Aufteilung des elektrischen Feldes in das Horizontalfeld und das Vertikalfeld in vorteilhafter Weise aus.
  • Um den Durchbruchsort PAv in die Horizontalebene LH möglichst in der Mitte zwischen den ersten und zweiten Oberflächen zu verlegen, gibt es grundsätzlich zwei Möglichkeiten:
    • (a) Das Horizontalfeld wird über die Gebiete des ersten und des zweiten Leitungstyps, also über die Säulentiefe z gesehen, nicht variiert, so daß der Durchbruchsort über das Vertikalfeld festgelegt wird. Das Vertikalfeld zeigt hier im Vertikalprofil ein globales Maximum (vgl. hierzu DE 198 40 032 C1 ).
    • (b) Das Vertikalfeld wird über die Säulentiefe z gesehen nicht variiert, so daß der Durchbruchsort PAv über das Horizontalfeld festgelegt wird. Hier zeigt das Horizontalfeld im Vertikalprofil ein globales Maximum (vorliegende Erfindung).
  • Durch Anwendung der obigen Möglichkeiten (a) und (b) zur Gestaltung des Horizontalfeldes und gegebenenfalls des Vertikalfeldes können praktisch beliebige Dotierungsprofile angegeben werden, die zu insbesondere einer hohen Robustheit für ein Kompensationsbauelement führen.
  • Entsprechende Überlegungen gelten auch für ein Lateralbauelement.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 einen Schnitt durch einen n-Kanal-MOS-Transistor als einem ersten Ausführungsbeispiel des erfindungsgemäßen Kompensationsbauelementes in vertikaler Struktur;
  • 2 den Verlauf von Dotierungsprofilen an einem beliebigen Ort im Innern eines p-leitenden Gebietes bzw. einer p-leitenden Säule bei dem Kompensationsbauelement von 1;
  • 3 den Verlauf der elektrischen Feldstärke in der Tiefe einer p-leitenden Säule in einer vertikalen Struktur längs einer Schnittgeraden, in der jeweils die höchste Gesamtfeldstärke auftritt;
  • 4 eine schematische Darstellung eines vertikalen Kompensationsbauelementes im Durchbruch;
  • 5 das Tiefenprofil eines Vertikalfeldes im statischen Zustand und mit einem „dynamischen" pn-Übergang bei einer vertikalen Struktur; und
  • 6 und 7 eine schematische Schnittdarstellung bzw. eine Draufsicht eines erfindungsgemäßen Kompensationsbauelementes in lateraler Struktur.
    •
  • 1 zeigt einen Schnitt durch einen n-Kanal-MOS-Transistor mit einem n+-leitenden Silizium-Halbleitersubstrat 1, einer Drain-Metallisierung 2, einer ersten n-leitenden Schicht 13, einer zweiten Schicht 3 mit n-leitenden Gebieten 4 und p-leitenden Gebieten 5, p-leitenden Zonen 6, n-leitenden Zonen 7, Gate-Elektroden 8 aus beispielsweise polykristallinem Silizium oder Metall, die in eine Isolierschicht 9 aus beispielsweise Siliziumdioxid eingebettet sind, und einer Source-Metallisierung 10 aus beispielsweise Aluminium. Die p-leitenden Gebiete 5 erreichen das n+-leitende Halbleitersubstrat 1 nicht.
  • Das n+-leitende Substrat 1 bildet eine Kontaktschicht zur Metallisierung 2, während die n-leitende Schicht 13 Spannung aufnimmt.
  • In 1 sind zur besseren Übersichtlichkeit lediglich die metallischen Schichten schraffiert dargestellt, obwohl auch die übrigen Gebiete bzw. Zonen geschnitten gezeichnet sind.
  • Bei dem aus der DE 198 40 032 C1 bekannten Kompensationsbauelement besteht nun in den p-leitenden Gebieten 5 in einer Zone I ein p-Ladungsüberschuß, in einer Zone II eine „neutrale" Ladung und in einer Zone III ein n-Ladungsüberschuß.
  • Dies gilt für die vorliegende Erfindung nicht. Hier ist vielmehr die Dotierung in den Gebieten 4, 5 so gewählt, daß der Verlauf des Horizontalfeldes und gegebenenfalls des Vertikalfeldes derart ist, daß ein Durchbruch etwa an einem Ort PAv (vgl. 4) in einer Ebene LH auftritt, die parallel zu Oberflächen A der p-leitenden Zone 6 und einer Oberfläche B ungefähr in der Mitte zwischen diesen Oberflächen liegt.
  • Um dies zu erzielen, kann die Dotierung in den Gebieten 5, also die sogenannte p-Säulendotierung einen Verlauf haben, wie dieser in 2 angegeben ist. Außerdem ist in 2 auch eine mögliche Dotierung für die n-leitenden Gebiete 4 angegeben.
  • 3 zeigt für eine Dotierung der in 2 gezeigten Art den tiefenaufgelösten Verlauf der elektrischen Feldstärke, nämlich für das relative Vertikalfeld Ev0/Ec und für das relative Horizontalfeld Eh0/Ec, entlang einer Schnittgeraden (x0, y0, z) an, in welcher jeweils die höchste Gesamtfeldstärke auftritt, d. h. den tiefenaufgelösten Verlauf der elektrischen Feldstärke längs der Grenzfläche zwischen den Gebieten 4 und 5. Aus 3 ist so zu ersehen, daß durch Variation des Horizontalfeldes an einem Ort z0, der etwa in der Mitte der Ausdehnung der Vertikalkoordinaten z liegt, für ein maximales elektrisches Feld gesorgt werden kann.
  • In jeder Horizontalebene ist das höchste Querfeld Eh0 (z) am pn-Übergang zwischen den Gebieten 4, 5, also unmittelbar am „Mantel" bzw. auf der Berandungsfläche der p-leitenden säulenbildenden Gebiete 5 zu finden (vgl. den Ort x0, y0 in 4). Das Horizontal- oder Querfeld Eh0 (z) ist umso größer, je höher die Ladungskonzentration in den Gebieten 4, 5 ist.
  • Daraus ergibt sich auch der in 3 gezeigte „dachförmige" Verlauf des Horizontalfeldes.
  • Das Vertikalfeld kann hier infolge intrinsischer und elektrischer Kompensation in den z-Ebenen einen konstanten Wert über der gesamten Säulentiefe, also der Tiefe der Gebiete 4, 5 in der z-Richtung, haben.
  • Das elektrische Gesamtfeld E0 (z) am Ort x0, y0 ergibt sich aus der vektoriellen Addition des Horizontalfeldes Eh0 (z) und des Vertikalfeldes Ev0.
  • Im vorliegenden Beispiel wird an einem Ort PAv, etwa auf halber Höhe z0 der p-leitenden Säule 5, das kritische Feld Ec überschritten, weshalb das Kompensationsbauelement dort in den Durchbruch geht.
  • Die im Durchbruch am Durchbruchsort PAv generierten Ladungsträger werden durch das hohe elektrische Feld voneinander getrennt: die Löcher h verlaufen in dem p-leitenden Gebiet 5 nach oben in Richtung Source, während die Elektronen in den n-dotierten Gebieten 4 zu dem Drainanschluß strömen (vgl. 4).
  • Die im Durchbruch generierten Ladungsträger erzeugen einen „dynamischen" pn-Übergang, wodurch sich ein äquivalentes elektrisches Feld dem „statischen" Feldprofil überlagert. Das resultierende Vertikalfeld ist im Vergleich zum statischen Zustand schematisch in 5 dargestellt.
  • Wesentlich an den obigen Ausführungsbeispielen der vorliegenden Erfindung ist die Ausnutzung des Horizontalfeldes und gegebenenfalls des Vertikalfeldes: speziell durch einen „dachförmigen" Verlauf des Horizontalfeldes mit einem globalen Maximum am pn-Übergang zwischen den Gebieten 4 und 5 und etwa in der Mitte zwischen den Oberflächen A und B kann bei praktisch beliebigem Verlauf des Vertikalfeldes erreicht werden, daß der Durchbruch in der Mitte des Halbleiterkörpers auftritt. Selbstverständlich ist es aber auch möglich, zusätzlich das Vertikalfeld so zu variieren, daß der gewünschte Effekt für den Durchbruchsort erzielt wird. Das Vertikalfeld kann so beispielsweise einen im wesentlichen konstanten Verlauf oder einen zwischen den beiden Elektroden zunehmenden oder abnehmenden Verlauf oder aber einen dachförmigen Verlauf haben.
  • Die obigen Überlegungen für die Ausführungsbeispiele der 1 bis 5, in welchen Vertikalstrukturen gezeigt sind, gelten in entsprechender Weise auch für Lateral-Kompensationsbauelemente, wobei dann allerdings gegenüber einer vertikalen Anordnung das Vertikalfeld und das Horizontalfeld miteinander in ihrem Verlauf zu vertauschen sind.
  • Die 6 und 7 zeigen zwei Ausführungsbeispiele für solche Lateral-Kompensationsbauelemente, wobei in dem Ausführungsbeispiel von 6 die Gebiete des ersten und des zweiten Leitungstyps abwechselnd über- bzw. untereinander liegen und in dem Ausführungsbeispiel von 7 diese Gebiete abwechselnd nebeneinander vorgesehen sind.
  • In den 6 und 7 werden einander entsprechende Bauteile mit den gleichen Bezugszeichen wie in 1 bzw. 4, ergänzt durch einen Einzelstrich (6) bzw. Doppelstrich (7), versehen.
  • Bei dem Ausführungsbeispiel von 6 entspricht also eine in einem V-förmigen Graben epitaktisch abgeschiedene Schicht 1' dem Substrat 1 von 1, ein Silizium-Halbleiterkörper 13' der spannungsaufnehmenden Schicht 13, eine Gate-Oxydschicht 9' in einem weiteren Graben der Isolierschicht 9 aus Siliziumdioxyd, eine n-leitende Zone 7' der n-leitenden Zone 7 usw.
  • Die Fläche A, die hier schematisch durch einen Pfeil angedeutet ist, verläuft etwa am Ende der p-leitenden Zone 6', die in ein p-leitendes Gebiet 5' übergeht. Die Fläche B verläuft in Pfeilrichtung am Ende der Gebiete 5'. Demgemäß liegt eine der horizontalen Ebene LH entsprechende Vertikalebene LV etwa in der Mitte zwischen den Flächen A und B.
  • Für das Ausführungsbeispiel von 7 gelten entsprechende Überlegungen.
  • Bei den Ausführungsbeispielen der 6 und 7 werden wie bei den Ausführungsbeispielen der 1 bis 5 das Vertikalfeld und gegebenenfalls das Horizontalfeld so ausgenutzt, daß ein „dachförmiger" Verlauf des Vertikalfeldes mit einem globalen Maximum am pn-Übergang zwischen den Gebieten 4' und 5' bzw. 4' und 5'' und etwa in der Mitte zwischen den Flächen A und B vorliegt, während das Horizontalfeld praktisch einen beliebigen Verlauf annehmen kann. Dadurch wird erreicht, daß der Durchbruch in der Mitte des Halbleiterkörpers zwischen den beiden Elektroden 2' und 10' bzw. 2'' und 10'' im Bereich der Vertikalebene LV auftritt. Selbstverständlich ist es aber auch hier möglich, zusätzlich das Horizontalfeld so zu variieren, daß der gewünschte Effekt für den Durchbruchsort erzielt wird. Das Horizontalfeld kann so beispielsweise einen im wesentlichen konstanten Verlauf oder einen zwischen den beiden Elektroden zunehmenden oder abnehmenden Verlauf oder aber einen dachförmigen Verlauf haben.

Claims (10)

  1. Kompensationsbauelement mit einem einen sperrenden pn-Übergang aufweisenden Halbleiterkörper, einer ersten Zone (7) eines ersten Leitungstyps, die mit einer ersten Elektrode (10) verbunden ist und an eine den sperrenden pn-Übergang bildende Zone (6) eines zweiten, zum ersten Leitungstyp entgegengesetzten Leitungstyps angrenzt, und mit einer zweiten Zone (1) des ersten Leitungstyps, die mit einer zweiten Elektrode (2) verbunden ist, wobei die der zweiten Zone (1) zugewandte Seite der Zone (6) des zweiten Leitungstyps eine erste Fläche (A) bildet und im Bereich zwischen der ersten Fläche (A) und einer zweiten Fläche (B), die zwischen der ersten Fläche (A) und der zweiten Zone (1) liegt, Gebiete (4, 5) des ersten und des zweiten Leitungstyps ineinander verschachtelt sind, die derart dotiert sind, daß der durch diese Dotierung bedingte Ort der maximalen Feldstärke des elektrischen Feldes in eine Ebene LH verlagert ist, die im wesentlichen in der Mitte zwischen den beiden Flächen (A, B) und parallel zu diesen verläuft, dadurch gekennzeichnet, daß – das elektrische Feld aus einem ersten Feld, dessen Feldrichtung von der ersten zur zweiten Fläche (A, B) verläuft und einem hierzu senkrecht gerichteten zweiten Feld zusammengesetzt ist, und – der durch die Dotierung bedingte Ort der maximalen Feldstärke des elektrischen Feldes durch Variation des zweiten Feldes bei freiem Verlauf des ersten Feldes in die Ebene LH verlagert ist.
  2. Kompensationsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das durch die Gebiete (4, 5) des ersten und zweiten Leitungstyps gebildete spannungsaufnehmende Volumen durch die Ebene in zwei Teile zerlegt ist, die jeweils etwa die Hälfte der Durchbruchspannung aufzunehmen vermögen.
  3. Kompensationsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Feld einen im wesentlichen konstanten Verlauf hat.
  4. Kompensationsbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das zweite Feld einen linear ansteigenden und nach dem Maximum linear abfallenden Verlauf hat, wobei das Maximum am pn-Übergang zwischen den Gebieten (4, 5) des ersten und zweiten Leitungstyps liegt.
  5. Kompensationsbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Ort größter Feldstärke am pn-Übergang zwischen den Gebieten (4, 5) des ersten und des zweiten Leitungstyps auftritt.
  6. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste Feld ein Vertikalfeld ist und das zweite Feld ein Horizontalfeld ist, so daß das Kompensationsbauelement ein vertikales Bauelement ist.
  7. Kompensationsbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste Feld ein Horizontalfeld ist und das zweite Feld ein Vertikalfeld ist, so daß das Kompensationsbauelement ein laterales Bauelement ist.
  8. Kompensationsbauelement nach Anspruch 9, dadurch gekennzeichnet, daß die Gebiete (4, 5) des ersten und zweiten Leitungstyps abwechselnd übereinander liegen.
  9. Kompensationsbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die Gebiete (4, 5) des ersten und zweiten Leitungstyps abwechselnd nebeneinander liegen.
  10. Kompensationsbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das erste Feld nicht variiert ist, so daß ein Durchbruchsort (PAv) allein durch das zweite Feld festgelegt ist.
DE10024480A 2000-05-18 2000-05-18 Kompensationsbauelement mit verbesserter Robustheit Expired - Fee Related DE10024480B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10024480A DE10024480B4 (de) 2000-05-18 2000-05-18 Kompensationsbauelement mit verbesserter Robustheit
US09/861,428 US6633064B2 (en) 2000-05-18 2001-05-18 Compensation component with improved robustness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10024480A DE10024480B4 (de) 2000-05-18 2000-05-18 Kompensationsbauelement mit verbesserter Robustheit

Publications (2)

Publication Number Publication Date
DE10024480A1 DE10024480A1 (de) 2001-11-29
DE10024480B4 true DE10024480B4 (de) 2006-02-16

Family

ID=7642602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10024480A Expired - Fee Related DE10024480B4 (de) 2000-05-18 2000-05-18 Kompensationsbauelement mit verbesserter Robustheit

Country Status (2)

Country Link
US (1) US6633064B2 (de)
DE (1) DE10024480B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US9257503B2 (en) 2013-10-23 2016-02-09 Infineon Technologies Austria Ag Superjunction semiconductor device and method for producing thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10117802A1 (de) * 2001-04-10 2002-10-24 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10316710B3 (de) * 2003-04-11 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers
JP4813762B2 (ja) * 2003-12-25 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
DE102006025218B4 (de) 2006-05-29 2009-02-19 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US20090159927A1 (en) * 2007-12-21 2009-06-25 Infineon Technologies Austria Ag Integrated circuit device and method for its production
JP2010245196A (ja) * 2009-04-02 2010-10-28 Elpida Memory Inc 半導体装置およびその製造方法
US10103240B2 (en) * 2010-04-30 2018-10-16 Alpha And Omega Semiconductor Incorporated Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode
US9219138B2 (en) 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9287371B2 (en) 2012-10-05 2016-03-15 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9768247B1 (en) 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754310A (en) * 1980-12-10 1988-06-28 U.S. Philips Corp. High voltage semiconductor device
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
DE102011052473B4 (de) 2010-08-12 2018-11-29 Infineon Technologies Austria Ag Halbleitervorrichtung aus Siliziumcarbid mit Graben
US9257503B2 (en) 2013-10-23 2016-02-09 Infineon Technologies Austria Ag Superjunction semiconductor device and method for producing thereof

Also Published As

Publication number Publication date
US20020060344A1 (en) 2002-05-23
US6633064B2 (en) 2003-10-14
DE10024480A1 (de) 2001-11-29

Similar Documents

Publication Publication Date Title
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10024480B4 (de) Kompensationsbauelement mit verbesserter Robustheit
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102004029435B4 (de) Feldplattentrenchtransistor
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112009005299B4 (de) Halbleitervorrichtung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE10052170C2 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement
DE4435458C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE112004001846B4 (de) LDMOS-Transistor
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE19950579B4 (de) Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102004005775B4 (de) Halbleiterbauelement
DE10005772B4 (de) Trench-MOSFET
EP1127379B1 (de) Vertikal aufgebautes leistungshalbleiterbauelement
DE102006014580B4 (de) Vertikales Hochvolt-Halbleiterbauelement und Verfahren zur Herstellung eines Randabschlusses für einen IGBT
EP3387677B1 (de) Halbleitertransistor mit superlattice-strukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee