DE10101677B4 - Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET - Google Patents
Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET Download PDFInfo
- Publication number
- DE10101677B4 DE10101677B4 DE10101677A DE10101677A DE10101677B4 DE 10101677 B4 DE10101677 B4 DE 10101677B4 DE 10101677 A DE10101677 A DE 10101677A DE 10101677 A DE10101677 A DE 10101677A DE 10101677 B4 DE10101677 B4 DE 10101677B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- type
- doped
- mosfet according
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000002019 doping agent Substances 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 238000005253 cladding Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 13
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Silizium
Trench-Gate HV-Transistor mit Zellenstruktur, bestehend aus
mindestens einer gitterförmigen, isolierten, leitenden Gateelektrode (7) im Trenchgraben;
Zellen bestehend aus n-leitenden (2) und p-leitenden (3) Schichten, wobei jede Zelle einen Mitteltrench (10), mit einer Wandabdeckung, welche zur p-leitenden Schicht (3) einen ohmischen und zur n-leitenden Schicht (2) einen gleichrichtenden Kontakt besitzt, hat;
n+-dotierten Source-Kontaktzonen (6), welche die n-leitende Schicht (2) beabstandet vom Trench (10) zur Sourcemetallisierung (5) kontaktieren;
einer unter der Zelle angeordneten n-dotierte Driftzone (1), welche durch eine n+-Zone (44) zur Drainmetallisierung (45) kontaktiert ist;
in der n-dotierten Driftzone (1) angeordnete p-dotierten Gebiete (11) wobei die Gesamtmenge der p-Dotierungen in den p-dotierten Gebieten (11) und die n-Dotierung in der Driftzone (1) etwa gleich ist; und
einem Mittelbereich (10) der mit allem was drin ist von der Source-Metallisierung (5) durch ein Isoliergebiet (8) isoliert ist und somit die p-Kanalzone (83) floatet.
mindestens einer gitterförmigen, isolierten, leitenden Gateelektrode (7) im Trenchgraben;
Zellen bestehend aus n-leitenden (2) und p-leitenden (3) Schichten, wobei jede Zelle einen Mitteltrench (10), mit einer Wandabdeckung, welche zur p-leitenden Schicht (3) einen ohmischen und zur n-leitenden Schicht (2) einen gleichrichtenden Kontakt besitzt, hat;
n+-dotierten Source-Kontaktzonen (6), welche die n-leitende Schicht (2) beabstandet vom Trench (10) zur Sourcemetallisierung (5) kontaktieren;
einer unter der Zelle angeordneten n-dotierte Driftzone (1), welche durch eine n+-Zone (44) zur Drainmetallisierung (45) kontaktiert ist;
in der n-dotierten Driftzone (1) angeordnete p-dotierten Gebiete (11) wobei die Gesamtmenge der p-Dotierungen in den p-dotierten Gebieten (11) und die n-Dotierung in der Driftzone (1) etwa gleich ist; und
einem Mittelbereich (10) der mit allem was drin ist von der Source-Metallisierung (5) durch ein Isoliergebiet (8) isoliert ist und somit die p-Kanalzone (83) floatet.
Description
- Die vorliegende Erfindung beschreibt einen niederohmigen Hochvolt Silizium MOS Transistor von vertikaler Bauart mit Trench-Gate, welcher nicht nur im Normalbetrieb, sondern bis zu einer Rückwärts-Spannung von etwa > 10V zwischen den Drain- und Source-Elektroden im gesperrten Zustand gesteuert werden kann.
- Herkömmliche Leistungs-MOSFET's von vertikaler Art beinhalten einen internen, parasitären Bipolartransistor, welcher aber zwischen Basis und Emitter so stark kurzgeschlossen wird, dass er praktisch nur als integrierte Diode wirksam wird. Das Verhalten des parasitären Bipolartransistors bzw. Diode in MOSFET's ist z.B. in „Power Semiconductor Devices" von J. Baliga, PWS Publishing Co 1996 detailliert beschrieben.
- Die parasitäre Diode führt dazu, dass bei Verpolung eine Ladungsträger-Injektion in der niedrig dotierten Draizone stattfindet. Dies wiederum ergibt Schaltverluste bei Brückenschaltungen mit induktiven Lasten.
- Dieses Verhalten und die Tatsache, dass herkömmliche Si-MOSFET's für höhere Spannungen zu hochohmig sind, hat dazu geführt, dass vertikale Si-Leistungs-MOSFET's nicht in Motorsteuerungen z.B. für Drehstrommotoren mit Netzspannung eingesetzt werden. Heutiger Stand der Technik sind Brückenschaltungen mit IGBT's plus schnellen Dioden. Damit ein MOS-gesteuertes Bauelement für Drehstrommotoren geeignet wird, ist es notwendig, dass der Einschaltwiderstand drastisch reduziert wird und die Injektion aus dem parasitären Bipolartransistor bzw. Diode eliminiert wird. In jüngster Zeit sind MOS-Transistoren mit kompensierten Drainzonen erschienen – wie z.B. die Cool-MOS-Transistoren von Infineon. Diese Art von Bauelementen, die alle nach dem selben physikalischen Prinzip funktionieren, sind in den Patenten
US 4,754,310 ;US 5,216,272 ;DE 43 09 764 C2 ;DE 197 36 981 C2 beschrieben. Auch in der Literatur sind Arbeiten über dieses Thema zu finden, so in T. Fujihira, Theory of Semiconductor Superjunction Devices, Jpn. Appl. Phys. Vol. 36 (1977) pp. 6254-6262 und T. Minato at al., Which is cooler, Trench or Multi Epitaxie?, IEDM 1999 und G. Deboy at al., A new generation of high voltage MOSFET's breakes the limit line of Silicon, IEDM, pp 683-685, 1988. - Eine weitere MOS-Transistor-Struktur mit kompensierter Driftzone ist in der
DE 196 04 044 A1 vorgeschlagen. Bei all diesen kompensierten Bauelementen besteht die Driftzone aus n- und p-dotierten Gebieten, wobei die Gesamtmenge der p- und n-Dotierung etwa gleich ist. - Die kompensierte Driftzone ermöglicht es heute, vertikale Si-MOS-Transistoren herzustellen, welche einen so niedrigen Einschaltwiderstand haben, dass sie für Drehstrommotor-Steuerungen in Frage kommen könnten, wenn die integrierte parasitäre Diode nicht wäre. Für die Eliminierung der Reverse-Dioden-Injektion wäre es ausreichend, wenn der Kurzschluss zwischen der Basis und Emitter des parasitären Bipolartransistors nicht vorhanden wäre. Die Vorteile einer nicht kurzgeschlossenen VDMOS-Zelle ist in dem Patent
EP 0656 661 B1 detailliert geschildert. Diese Vorteile sind auch dann gegeben, wenn statt dem niederohmigen Kurzschluss zwischen dem Emitter und Basis des parasitären Bipolartransistors ein Widerstand vorhanden ist. Der Nachteil der Lösung für Silizium MOSFET's nach oben genanntem Patent ist, dass die Sperrfähigkeit des MOSFET's von UCBO des parasitären Bipolartransistors auf den Wert UCEO verringert wird. Dieser Effekt wird in J. Baliga, Power Semiconductor Devices. PWS Publishing Co 1996 in Kapitel 5.3 beschrieben. Die Reduktion der Sperrspannung hängt von der Stromverstärkung β des parasitären Bipolartransistors ab. Will man die ursprüngliche Sperrspannung, welche mit Kurzschluss erreicht wird, wieder herstellen, muss die Stromverstärkung gesenkt werden. - In dieser Erfindung wird eine Struktur vorgeschlagen, welche die Vorteile des niedrigen Einschaltwiderstandes der kompensierten Bauelemente und die fehlende Inversdiode in sich vereint.
- Zur Erreichung dieses Zieles wird der in der
EP 0656 661 B1 ,5 offenbarte Trench-Gate-MOSFET so verändert, dass die Stromverstärkung β des parasitären Bipolartransistors praktisch auf 0 reduziert wird und kein Kurzschluss in der Zelle nötig ist. Zusätzlich wird die Draizone als kompensierte Zone mit p-Gebieten versehen, um dadurch den Einschaltwiderstand zu reduzieren. Die niedrige Stromverstärkung β des nicht kurzgeschlossenen parasitären Bipolartransistors ermöglicht hohe Sperrspannungen; der fehlende Kurzschluss zwischen Basis und Emitter führt zur Rückwärtssperrung. - Die einfachste Version der Erfindung ist im Bild 1 dargestellt.
- Die Struktur im Bild 1 ähnelt der Struktur nach der
DE 44 35 481 A1 , wo auch in der Zone zwischen den Gate-Trenchen ein Kontaktzonen-Trench mit Metall- oder Silzid-Metallfüllung vorgesehen ist. Bei der in derDE 44 35 458 A1 beschriebenen Struktur ist aber die Metall- bzw. die Silizid-Metallfüllung mit der Source-Metallschicht kurzgeschlossen und die p-Zone der Transistorzelle liegt niederohmig auf Sourcepotential. Die parasitäre Diode ist voll wirksam, siehe Bild 1. - Das Bauelement nach vorliegender Erfindung ist eine Zellenstruktur, bestehend aus vielen ähnlichen Grundzellen. Die leitfähige, isolierte Gateelektrode (
7 ) befindet sich in einem Trench (Graben). Die Gateelektrode ist bevorzugterweise eine Gitterstruktur und sie ist auf einer hier nicht angezeigten Ebene elektrisch mit Metall kontaktiert. Die hoch n-dotierten Source-Kontaktzonen (6 ) sind mit der Source-Metallisierungssschicht (5 ) verbunden. Der Unterschied zur Struktur imEP 656 661 B1 10 ) eingebracht ist. Die Wand des Grabens ist mit einem Material abgedeckt, welches zu der n-leitenden Schicht (2 ) einen gleichrichtenden, und zur p-leitenden Schicht (3 ) einen ohmischen Kontakt bildet. Dies kann z.B. dotiertes Polysilizium oder Metall oder auch eine Silizidschicht sein. Der Mitteltrench mit der Wandschicht ist von der Source-Metallisierungsschicht (5 ) durch ein Isolierkissen (8 ) isoliert. Die Trenchwand wirkt als starke Rekombinationsfläche für die in die p-leitende Schicht (3 ) injizierten Ladungsträger. So wird die Stromverstärkung β-reduzierte Wirkung für den parasitären Bipolartransistor mit Emitter (2 ), Basis (3 ) und Kollektor (1 ) erreicht. - Den niedrigen Einschaltwiderstand liefert die Driftzone (
1 ) – hier ist die n-Dotierung relativ hoch. Die eingebetteten p-Gebiete (11 ) bewirken, dass bei angelegter Sperrspannung zuerst die p- und n-Gebiete sich gegenseitig von Ladungsträgern ausräumen. Danach wirkt die Driftzone (1 ) als nichtdotierte Zone und nimmt Spannung auf. Die Gesamtmenge der p- und n-Dotierungen soll in etwa gleich sein und die volle Ausräumung sollte bei einer kleineren Spannung erfolgen, als es die Durchbruchspannung zwischen den Gebieten (11 ) und (1 ) ist. Die p-Gebiete dürfen nicht angeschlossen oder miteinander verbunden sein. - Die Ausführungsform im Bild 2 zeigt eine Struktur, in der die Driftzone (
1 ) durch mehrmalige Epitaxieabscheidung erzeugt wurde, die p-Gebiete mit Ionenimplantation auf die jeweilige Epitaxieschicht-Oberfläche (21 ) maskiert (mit Ionenimplantation) gemacht wurde und nachfolgend durch eine Hochtemperaturbehandlung die p-Gebiete auseinanderdiffundiert wurden. Andere Ausführungsformen sind für den Fachmann auf Basis des Grundgedankens der Erfindung auch möglich. - Eine dritte Variante zeigt Bild 3. Hier sind die p-Säulen miteinander verbunden (
31 ). Der p-Säulenkomplex kann mittels eines Widerstandes (41 ) an die Sourceelektrode angeschlossen werden. Der Widerstand kann z.B. aus dem Gate-Polysilizium bestehen. - Bild 4 zeigt die wichtigen Abmessungen in der Zelle. Die n+-Source-Kontaktzone (
6 ) soll in einem Abstand a vom Rekombinationstrench (10 ) von 1-5 μm sein, um in Reverserichtung die nötige 5-10 V Sperrspannung zu erreichen. Der Abstand b zwischen Gate 7 und Trench 10 soll möglichst klein sein, jedoch möglichst größer als die Eindringtiefe d von (10 ) in die p- leitende Schicht (3 ). Vorteilhafte Abmessungen wären: a = 2 μm; b = 3 μm; d = 4 μm.
Claims (8)
- Silizium Trench-Gate HV-Transistor mit Zellenstruktur, bestehend aus mindestens einer gitterförmigen, isolierten, leitenden Gateelektrode (
7 ) im Trenchgraben; Zellen bestehend aus n-leitenden (2 ) und p-leitenden (3 ) Schichten, wobei jede Zelle einen Mitteltrench (10 ), mit einer Wandabdeckung, welche zur p-leitenden Schicht (3 ) einen ohmischen und zur n-leitenden Schicht (2 ) einen gleichrichtenden Kontakt besitzt, hat; n+-dotierten Source-Kontaktzonen (6 ), welche die n-leitende Schicht (2 ) beabstandet vom Trench (10 ) zur Sourcemetallisierung (5 ) kontaktieren; einer unter der Zelle angeordneten n-dotierte Driftzone (1 ), welche durch eine n+-Zone (44 ) zur Drainmetallisierung (45 ) kontaktiert ist; in der n-dotierten Driftzone (1 ) angeordnete p-dotierten Gebiete (11 ) wobei die Gesamtmenge der p-Dotierungen in den p-dotierten Gebieten (11 ) und die n-Dotierung in der Driftzone (1 ) etwa gleich ist; und einem Mittelbereich (10 ) der mit allem was drin ist von der Source-Metallisierung (5 ) durch ein Isoliergebiet (8 ) isoliert ist und somit die p-Kanalzone (83 ) floatet. - MOSFET nach Anspruch 1, bei dem die Wandabdeckung (
9 ) des Mitteltrenches (10 ) aus p+-Silizium und die Füllung (31 ) aus Metall oder Metallsilizid besteht. - MOSFET nach Anspruch 1, bei dem die Wandabdeckung (
9 ) des Mitteltrenches (10 ) aus Metallsilizid und die Füllung (31 ) aus einem Isolator besteht. - MOSFET nach einem der Ansprüche 1 bis 3, bei dem die Gateelektrode (
7 ) aus hochdotiertem Polysilizium und die isolierende Gateumhüllung aus Siliziumdioxyd besteht - MOSFET nach einem der Ansprüche 1 bis 4, bei dem die p-dotierten Gebiete (
11 ) in der Driftzone (1 ) durch eine Diffusion aus ionenimplantierten Schichten auf den Oberflächen mit stufenweise abgeschiedenen Epitaxieschichten hergestellt sind. - MOSFET nach einem der Ansprüche 1 bis 5, bei dem die p-dotierten Gebiete (
11 ) miteinander in leitendem Kontakt sind und zusammen über einen Widerstand mit der Source kontaktiert sind. - MOSFET nach einem der Ansprüche 1 bis 6, mit jeweils inversen Dotierungen, um eine p-Kanal-Version zu erhalten.
- MOSFET nach einem der Ansprüche 1 bis 7, in dem die Gebiete (
11 ) jeweils zu einer Zelle zugeordnet sind.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10101677A DE10101677B4 (de) | 2001-01-16 | 2001-01-16 | Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10101677A DE10101677B4 (de) | 2001-01-16 | 2001-01-16 | Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10101677A1 DE10101677A1 (de) | 2002-07-25 |
| DE10101677B4 true DE10101677B4 (de) | 2005-02-03 |
Family
ID=7670671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10101677A Expired - Fee Related DE10101677B4 (de) | 2001-01-16 | 2001-01-16 | Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10101677B4 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5216801B2 (ja) * | 2010-03-24 | 2013-06-19 | 株式会社東芝 | 半導体装置 |
| CN117525156A (zh) * | 2024-01-05 | 2024-02-06 | 深圳天狼芯半导体有限公司 | 一种具有阳极肖特基接触的mosfet及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4435458A1 (de) * | 1994-10-04 | 1996-04-11 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| DE19604044A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
-
2001
- 2001-01-16 DE DE10101677A patent/DE10101677B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4435458A1 (de) * | 1994-10-04 | 1996-04-11 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| DE19604044A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10101677A1 (de) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
| US9842917B2 (en) | Methods of operating power semiconductor devices and structures | |
| DE102015107456B4 (de) | Halbleitervorrichtung mit Felddielektrikum in einem Randgebiet, Halbleitervorrichtung mit Zwischenschicht-Dielektrikumstruktur in einem Randgebiet und Halbbrückenschaltung | |
| DE60319899T2 (de) | Doppeldiffundierter MOSFET | |
| DE102007024113B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben | |
| DE102005042048B4 (de) | Halbleiterbauteil mit isolierter Steuerelektrode | |
| KR100660764B1 (ko) | 고경도, 저도통저항, 그리고 개선된 바디다이오드 역회복특성을 갖는 저전압 이중-웰 모스 소자 | |
| DE19830332C2 (de) | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld | |
| DE19523172A1 (de) | Bidirektionaler Thyristor | |
| DE102006046853A1 (de) | Randkonstruktion für ein Halbleiterbauelement | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| WO2011015397A1 (de) | Feldeffekttransistor mit integrierter tjbs-diode | |
| Moens et al. | XtreMOS: The first integrated power transistor breaking the silicon limit | |
| DE19522161C2 (de) | MOS-Halbleiterbauelement mit verbesserten Durchlaßeigenschaften | |
| DE112004001846B4 (de) | LDMOS-Transistor | |
| EP0706223A1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
| EP1097482B1 (de) | J-fet-halbleiteranordnung | |
| EP1092238A1 (de) | Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente | |
| DE19638769C1 (de) | Emittergesteuerter Thyristor | |
| DE102008028452B4 (de) | Leistungstransistor für hohe Spannungen in SOI-Technologie | |
| DE19843659A1 (de) | Halbleiterbauelement mit strukturiertem Halbleiterkörper | |
| DE10101677B4 (de) | Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET | |
| EP2671253A1 (de) | Halbleiteranordnung mit reduziertem einschaltwiderstand | |
| DE10202274B4 (de) | Integrierte Halbleiterschaltungsanordnung | |
| DE102022210883A1 (de) | Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |