DE10101677A1 - Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET - Google Patents

Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET

Info

Publication number
DE10101677A1
DE10101677A1 DE10101677A DE10101677A DE10101677A1 DE 10101677 A1 DE10101677 A1 DE 10101677A1 DE 10101677 A DE10101677 A DE 10101677A DE 10101677 A DE10101677 A DE 10101677A DE 10101677 A1 DE10101677 A1 DE 10101677A1
Authority
DE
Germany
Prior art keywords
zone
trench
regions
gate electrode
mosfet according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10101677A
Other languages
English (en)
Other versions
DE10101677B4 (de
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE10101677A priority Critical patent/DE10101677B4/de
Publication of DE10101677A1 publication Critical patent/DE10101677A1/de
Application granted granted Critical
Publication of DE10101677B4 publication Critical patent/DE10101677B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen niederohmigen Silizium HV MOSFET, welcher besonders für moderne Steuerungen von Drehstrommotoren geeignet ist. Die Drainzone ist mit p-Gebieten kompensiert und dadurch ist der Einschaltwiderstand sehr klein. Die Trench-Gate-umschließenden Zellen sind mit einem Zusatztrench in der Mitte ausgestattet. Die Schicht auf der Oberfläche (9) des Zusatztrenches bildet eine beta-reduzierende Rekombinationsfläche. Gleichzeitig wird zur n-Sourcezone (2) ein gleichrichtender Übergang erzeugt, so dass die Rückwärtssperrung auch gewährt ist.

Description

Die vorliegende Erfindung beschreibt einen niederohmigen Hochvolt Silizium MOS Transistor von vertikaler Bauart mit Trench-Gate, welcher nicht nur im Normalbetrieb, sondern bis zu einer Rückwärts-Spannung von etwa < 10 V zwischen den Drain- und Source- Elektroden im gesperrten Zustand gesteuert werden kann.
Herkömmliche Leistungs-MOSFET's von vertikaler Art beinhalten einen internen, parasitären Bipolartransistor, welcher aber zwischen Basis und Emitter so stark kurzgeschlossen wird, dass er praktisch nur als integrierte Diode wirksam wird. Das Verhalten des parasitären Bipolartransistors bzw. Diode in MOSFET's ist z. B. im Buch [1] "Power Semiconductor Devices" von J. Boliga, PWS Publishing Co 1996 detailliert beschrieben.
Die parasitäre Diode führt dazu, dass bei Verpolung eine Ladungsträger-Injektion in der niedrig dotierten Drainzone stattfindet. Dies wiederum ergibt Schaltverluste bei Brücken­ schaltungen mit induktiven Lasten.
Dieses Verhalten und die Tatsache, dass herkömmliche Si-MOSFET's für höhere Spannungen zu hochohmig sind, hat dazu geführt, dass vertikale Si-Leistungs-MOSFET's nicht in Motorsteuerungen z. B. für Drehstrommotoren mit Netzspannung eingesetzt werden. Heutiger Stand der Technik sind die Brückenschaltungen mit IGBT's plus schnellen Dioden. Damit ein MOS-gesteuertes Bauelement für Drehstrommotoren geeignet wird, ist es notwendig, dass der Einschaltwiderstand drastisch reduziert wird und die Injektion aus dem parasitären Bipolartransistor bzw. Diode eliminiert wird. In jüngster Zeit sind MOS- Transistoren mit kompensierten Drainzonen erschienen - wie z. B. die CoolMOS-Transistoren von Infineon. Diese Art von Bauelementen, die alle nach dem selben physikalischen Prinzip funktionieren, sind in den Patenten US 4,754,310; US 5,216,272; DE 43 09 764 C2; DE 197 36 981 C2 beschrieben. Auch in der Literatur sind Arbeiten über dieses Thema zu finden (siehe Veröffentlichungen 1-3).
Die kompensierte Driftzone ermöglicht es, heute vertikale Si-MOS-Transistoren herzustellen, welche einen so niedrigen Einschaltwiderstand haben, dass sie für die Drehstrommotor- Steuerungen in Frage kommen könnten, wenn die integrierte parasitäre Diode nicht wäre. Für die Eliminierung der Reverse-Dioden-Injektion wäre es ausreichend, wenn der Kurzschluss zwischen der Basis und Emitter des parasitären Bipolartransistors nicht vorhanden wäre. Die Vorteile einer nicht kurzgeschlossenen VDMOS-Zelle ist in dem Patent EP 0656 661 B1 detailliert geschildert. Diese Vorteile sind auch dann gegeben, wenn statt dem niederohmigen Kurzschluss zwischen dem Emitter und Basis des parasitären Bipolar­ transistors ein Widerstand vorhanden ist. Der Nachteil der Lösung für Silizium MOSFET's nach oben genanntem Patent ist, dass die Sperrfähigkeit des MOSFET's von UCB0 des parasitären Bipolartransistors auf den Wert UCE0 verringert wird. Dieser Effekt wird im Buch [1] in Kapitel 5.3 beschrieben. Die Reduktion der Sperrspannung hängt von der Stromverstärkung β des parasitären Bipolartransistors ab. Will man die ursprüngliche Sperrspannung, welche mit Kurzschluss erreicht wird, wieder herstellen, muss die Stromverstärkung gesenkt werden.
In dieser Erfindung wird eine Struktur vorgeschlagen, welche die Vorteile des niedrigen Einschaltwiderstandes der kompensierten Bauelemente und die fehlende Inversdiode in sich vereint.
Zur Erreichung dieses Zieles wird der im EP 0656 661 B1, Fig. 5 offenbarte Trench-Gate- MOSFET so verändert, dass die β des parasitären Bipolartransistors praktisch auf 0 reduziert wird und kein Kurzschluss in der Zelle nötig ist. Zusätzlich wird die Drainzone als kompensierte Zone mit p-Gebieten versehen, um dadurch den Einschaltwiderstand zu reduzieren. Der niedrige β des nicht kurzgeschlossenen parasitären Bipolartransistors ermöglicht hohe Sperrspannungen; der fehlende Kurzschluss zwischen Basis und Emitter führt zur Rückwärtssperrung.
Die einfachste Version der Erfindung ist im Bild 1 dargestellt.
Das Bauelement ist eine Zellenstruktur, bestehend aus vielen ähnlichen Grundzellen. Die leitfähige, isolierte Gateelektrode (7) befindet sich in einem Trench (Graben) Die Gateelektrode ist bevorzugterweise eine Gitterstruktur und sie ist auf einer hier nicht angezeigten Ebene elektrisch mit Metall kontaktiert. Die hoch n-dotierten Source- Kontaktzonen (6) sind mit dem Source-Kontaktmetall (5) verbunden. Der Unterschied zur Struktur im EP 656 661 B1 ist, dass in der Mitte der Zelle ein Graben (10) eingebracht ist. Die Wand des Grabens ist mit einem Material abgedeckt, welches zu der Schicht (2) einen gleichrichtenden, und zur Schicht (3) einen ohmischen Kontakt bildet. Dies kann z. B. dotiertes Polysilizium oder Metall oder auch eine Silizidschicht sein. Der Mitteltrench mit der Wandschicht ist vom Sourcemetall durch ein Isolierkissen (8) isoliert. Die Trenchwand wirkt als starke Rekombinationsfläche für die in die Zone (3) injizierten Ladungsträger. So wird die β-reduzierte Wirkung für den parasitären Bipolartransistor mit Emitter (2), Basis (3) und Kollektor (1) erreicht.
Den niedrigen Einschaltwiderstand liefert die Driffzone (1) - hier ist die n-Dotierung relativ hoch. Die eingebetteten (11) p-Gebiete bewirken, dass bei angelegter Sperrspannung zuerst die p- und n-Gebiete sich gegenseitig vom Ladungsträger ausräumen. Danach wirkt die Zone (1) als nichtdotierte Zone und nimmt Spannung auf. Die Gesamtmenge der p- und n- Dotierungen soll in etwa gleich sein und die volle Ausräumung sollte bei einer kleineren Spannung erfolgen, als es die Durchbruchspannung zwischen den Zonen (11) und (1) ist. Die p-Zonen dürfen nicht angeschlossen oder miteinander verbunden sein.
Die Ausführungsform im Bild 2 zeigt eine Struktur, in der die Zone (1) durch mehrmalige Epitaxieabscheidung erzeugt wurde, die p-Gebiete mit Ionenimplantation auf die jeweilige Epitaxieschicht-Oberfläche (21) maskiert (mit Ionenimplantation) gemacht wurde und nachfolgend durch eine Hochtemperaturbehandlung die p-Gebiete auseinanderdiffundiert wurden. Andere Ausführungsformen sind für den Fachmann auf Basis des Grundgedankens der Erfindung auch möglich.
Eine dritte Variante zeigt Bild 3. Hier sind die p-Säulen miteinander verbunden (31), Der p- Säulenkomplex kann mittels eines Widerstandes (41) an die Sourceelektrode angeschlossen werden. Der Widerstand kann z. B. aus dem Gate-Polysilizium bestehen.
Bild 4 zeigt die wichtigen Abmessungen in der Zelle. Die n+-Anschlusszone (6) soll in einem Abstand a vom Rekombinationstrench (10) von 1-5 µm sein, um in Reverserichtung die nötige 5-10 V Sperrspannung zu erreichen. Der Abstand b zwischen Gate 7 und Trench 10 soll möglichst klein sein, jedoch möglichst größer als die Eindringtiefe d von (10) in die Zone p (3). Vorteilhafte Abmessungen wären: a = 2 µm; b = 3 µm; d = 4 µm.
Die Struktur nach Erfindung kann einfach durch die technologische Kombination für Trench- MOSFET's und Kompensationslbauelementen nach Stand der Technik erfolgen.
Stand der Technik Patente
1. US 4,754,310
2. US 5,216,275
3. DE 43 09 764 C2
4. DE 197 36 981 C2
5. EP 0656 661 B1
Bücher
1. J. Baliga, Power Semiconductor Devices. PWS Publishing Co. 1996
Veröffentlichungen
1. T. Fujihira, Theory of Semiconductor Superjunction Devices, Ipn. Appl. Phys. Vol. 36 (
1997
) pp. 6254-6262
2. T. Minato at al., Which is cooler, Trench or Mulit Epitaxie? IEDM
1999
3. G. Deboy at al., A new generation of high voltage MOSFET's breakes the limit line of Silicon, IEDM, pp 683-685, 1998

Claims (9)

1. Silizium MOS Transistor mit Zellenstruktur, bestehend aus mindestens einer gitterförmigen, isolierten, leitenden Gateelektrode (7) im Trenchgraben; die Gateelektrode umschließt die Zellen; die Zellen bestehen aus n (2) und p (3) leitenden Schichten; jede Zelle hat einen Mitteltrench (10) mit einer Wandabdeckung, welche zur Zone p (3) ohmischen und zur Zone n (3) gleichrichtenden Kontakt gibt; Die n-Zone (2) ist mit den n+-Gebieten in einem Abstand vom Trench (10) zum Sourcemetall (5) kontaktiert; unter der Zelle befindet sich eine n-dotierte Zone (1), welche durch eine n+- Zone (44) zum Drainmetall (45) kontaktiert ist und in der n-Zone (1) sind p-Gebiete (11) eingebaut, wobei die Gesamtmenge der p-Dotierungen in den Gebieten (11) und die n- Dotierungen in (1) etwa gleich ist.
2. MOSFET nach Anspruch 1, in dem die Wandabdeckung (9) des Mitteltrenches (10) aus p+-Silizium besteht, die Füllung (31) aus Metall oder Metallsilizid ist.
3. MOSFET nach Anspruch 1, in dem die Wandabdeckung (9) des Mitteltrenches aus Metallsilizid, die Füllung (31) aus Isolator besteht.
4. MOSFET nach Ansprüchen 1 bis 3, in dem die Gateelektrode aus hochdotiertem Polysilizium, die isolierende Gateumhüllung aus Siliziumdioxyd besteht.
5. MOSFET nach Ansprüchen 1 bis 4, in dem die p-Gebiete (11) in der Zone (1) durch Diffusion aus ionenimplantierten Schichten auf den Oberflächen mit stufenweise abgeschiedenen Epitaxieschichten erfolgt.
6. MOSFET nach Ansprüchen 1 bis 5, in dem die p-Zonen (11) miteinander in leitendem Kontakt sind und zusammen mit einem Widerstand zur Source geschaltet werden.
7. MOSFET nach Anspruch 6, in dem die p-Zonen (11) mit den p-Zonen in leitfähigem Kontakt sind.
8. MOSFET nach Ansprüchen 1 bis 7, in dem die jeweiligen Dotierungen umgekehrt sind, um eine p-Kanal-Version zu erhalten.
9. MOSFET nach einem der vorgenannten Punkten, in dem die Gebiete (11) jeweils zu einer Zelle zugeordnet sind.
DE10101677A 2001-01-16 2001-01-16 Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET Expired - Fee Related DE10101677B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10101677A DE10101677B4 (de) 2001-01-16 2001-01-16 Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10101677A DE10101677B4 (de) 2001-01-16 2001-01-16 Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET

Publications (2)

Publication Number Publication Date
DE10101677A1 true DE10101677A1 (de) 2002-07-25
DE10101677B4 DE10101677B4 (de) 2005-02-03

Family

ID=7670671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10101677A Expired - Fee Related DE10101677B4 (de) 2001-01-16 2001-01-16 Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET

Country Status (1)

Country Link
DE (1) DE10101677B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
CN117525156A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种具有阳极肖特基接触的mosfet及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4435458C2 (de) * 1994-10-04 1998-07-02 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19604044C2 (de) * 1996-02-05 2002-01-17 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
CN117525156A (zh) * 2024-01-05 2024-02-06 深圳天狼芯半导体有限公司 一种具有阳极肖特基接触的mosfet及制备方法

Also Published As

Publication number Publication date
DE10101677B4 (de) 2005-02-03

Similar Documents

Publication Publication Date Title
DE102015107456B4 (de) Halbleitervorrichtung mit Felddielektrikum in einem Randgebiet, Halbleitervorrichtung mit Zwischenschicht-Dielektrikumstruktur in einem Randgebiet und Halbbrückenschaltung
DE60319899T2 (de) Doppeldiffundierter MOSFET
KR100660764B1 (ko) 고경도, 저도통저항, 그리고 개선된 바디다이오드 역회복특성을 갖는 저전압 이중-웰 모스 소자
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE19523172A1 (de) Bidirektionaler Thyristor
DE10120030A1 (de) Lateralhalbleiterbauelement
DE102005042048A1 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
CH668505A5 (de) Halbleiterbauelement.
WO2011015397A1 (de) Feldeffekttransistor mit integrierter tjbs-diode
DE102012203357B4 (de) Lateral doppeldiffundiertes Metalloxid-Halbleiterbauelement
JPH0457110B2 (de)
WO2000070654A2 (de) Niederohmiges vdmos-halbleiterbauelement
EP0750351B1 (de) MOS-Halbleiterbauelement mit verbesserten Durchlasseigenschaften
DE112004001846B4 (de) LDMOS-Transistor
EP0706223A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
US5072267A (en) Complementary field effect transistor
US6573560B2 (en) Trench MOSFET with reduced Miller capacitance
WO1999053549A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE19923466A1 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
EP1097482A1 (de) J-fet-halbleiteranordnung
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE4433796A1 (de) Steuerbares Halbleiterbauelement
DE10101677B4 (de) Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET
DE10005772B4 (de) Trench-MOSFET
DE10337457B3 (de) Transistorbauelement mit verbessertem Rückstromverhalten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee