WO2011015397A1 - Feldeffekttransistor mit integrierter tjbs-diode - Google Patents

Feldeffekttransistor mit integrierter tjbs-diode Download PDF

Info

Publication number
WO2011015397A1
WO2011015397A1 PCT/EP2010/058166 EP2010058166W WO2011015397A1 WO 2011015397 A1 WO2011015397 A1 WO 2011015397A1 EP 2010058166 W EP2010058166 W EP 2010058166W WO 2011015397 A1 WO2011015397 A1 WO 2011015397A1
Authority
WO
WIPO (PCT)
Prior art keywords
trenches
tjbs
doped
layer
component according
Prior art date
Application number
PCT/EP2010/058166
Other languages
English (en)
French (fr)
Inventor
Ning Qu
Alfred Goerlach
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US13/388,738 priority Critical patent/US20120187498A1/en
Priority to JP2012523255A priority patent/JP2013501367A/ja
Priority to CN2010800345562A priority patent/CN102473725A/zh
Priority to EP10721527A priority patent/EP2462618A1/de
Publication of WO2011015397A1 publication Critical patent/WO2011015397A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Definitions

  • the invention relates to a semiconductor device, in particular a
  • Power semiconductor device especially a power MOS field effect transistor with integrated Trench Junction Barrier Schottky (TJBS) diode.
  • TJBS Trench Junction Barrier Schottky
  • Such a power semiconductor component can be used for example in synchronous rectifiers for generators in motor vehicles.
  • Power MOS field effect transistors have been used for decades as fast switches for power electronics applications.
  • DMOS double-diffused structures
  • TrenchMOS trench structures
  • MOSFETs with trench structures are also used.
  • MOSFETs with very fast switching operations in which current flows over the body diode of the MOSFET for a short time, z.
  • a parallel connection of MOSFET e.g. proposed with its integrated pn body diode and a Schottky diode.
  • Fig.l shows a simplified cross section of an arrangement of a Trench MOS with integrated MOS barrier Schottky diode (TMBS).
  • An n-doped silicon layer 2 (epi layer), into which a multiplicity of trenches 3 are introduced, is located on a highly n + -doped silicon substrate 1.
  • the interior of the trenches with a conductive material 5, z. B. with doped polysilicon filled.
  • p-well p - doped layer
  • a conventional, solderable metal system 11 z. B. from a layer sequence, Cr, NiV and Ag applied.
  • the metal system 11 serves as a drain contact.
  • Polysilizum Anlagenen 5 are electrically connected to each other and with a not shown gate contact.
  • the Schottky diode is thus the regions in which the metal layer 9 contacts the n-doped silicon 2, connected in parallel to the body diode of the MOSFET, that is to say the p-doped layer 6 and n-doped layer 2. Becomes When reverse voltage is applied, space charge zones form between the trench structures adjacent to the Schottky contacts and shield the electric field from the actual Schottky contacts, that is, the transition 9-2. Due to the smaller field at the Schottky contact, the BL effect is reduced, ie a blocking current increase with increasing blocking voltage is prevented. As a result of the lower forward voltage of the Schottky diode, the pn body diode is not operated in the direction of flow. As the inverse diode of the MOSFET, therefore, the Schottky diode 9-2 acts.
  • Breakthroughs of the NPN structure come. This operation is therefore i. a. not allowed.
  • such an operation is possible in principle, but not recommended for quality reasons because of the then occurring charge carrier injection into the MOS structure of the TMBS.
  • junction barrier Schottky diodes are planar Schottky diodes in which flat regions are diffused with opposite conductivity type to the substrate doping, e.g. B. p-doped regions in n-doped substrate. When blocking voltage is applied, the space charge zones grow between the p-doped regions
  • TJBS diodes Trench MOS Barrier Schottky
  • the breakdown voltage of the TJBS structure can be greater or smaller than the breakdown voltage of the - still existing PN Bodydiode - are selected.
  • Avalanche breakdown voltage (Z voltage) of the TJBS structure is smaller than the breakdown voltage of the NPN transistor or the pn body diode, the device can be operated even at higher currents in the breakdown.
  • Fig. 1 Schematic, fragmentary cross section of a power trench MOS field effect transistor with integrated TMBS diode according to the prior art.
  • Fig. 2 Schematic, fragmentary cross section of a first
  • Fig. 3 Schematic, partially shown cross-section of a second arrangement according to the invention.
  • Fig. 4 Schematic, partially shown cross section of a further inventive arrangement.
  • Fig. 5 Schematic cross-section of a further inventive arrangement with integrated TJBS structures shown.
  • a first embodiment of the invention is shown schematically and partially in cross section. This is a
  • n-doped silicon layer for example an epi-layer 2, into which a multiplicity of trenches 3 are introduced, is located on a highly n + -doped silicon substrate 1.
  • Most trenches are in turn provided on the sidewalls and at the bottom with a thin, mostly made of silicon dioxide, dielectric layer 4.
  • the interior is again with a conductive material 5, z. B. with doped polysilicon filled.
  • the polysilicon layers 5 are galvanically connected to one another and to a gate contact (not shown).
  • p - well Between these trenches there is a p - doped layer (p - well) 6. In this p - doped layer are on the surface highly n + doped regions 8 (source) and highly p + - doped regions 7, for connecting the p - well serve, introduced. At some areas of the component there is no p - doped layer (p - well) 6 between the trenches, but only the n - doped epilayer 2. These trenches are also not with a
  • Silicon dioxide layer 4 but with p-doped silicon or
  • the trenches are either completely filled in, as shown in FIG. 2, or may cover only the surface of the trench walls and floors. At the top, these p-doped regions with highly p + doped silicon over the entire surface or only partially be doped to a better ohmic
  • the depth of the trenches is approximately 1 - 3 ⁇ m for a (20-4O) VoIt component, and the distance between the trenches, the mesa area, is then typically less than 0.5 micrometers. Of course, the dimensions are not limited to these values.
  • So z. B. at higher blocking MOSFETs preferably selected deeper trenches and wider Mesa withe.
  • the well-known p-doped layer (p-well) 6 adjoins the outermost trench filled with p-doped material. However, in the section up to the next trench filled with silicon dioxide 4 and polysilicon 5, there are in each case no highly n + -doped regions 8 and in most cases no highly p + -doped regions 7.
  • Region I represents a so-called trench-junction barrier Schottky diode (TJBS).
  • TJBS trench-junction barrier Schottky diode
  • the breakdown voltage is also smaller than the breakdown voltage of the pn inverse diode 6-2 or the
  • Breakdown voltage of the parasitic NPN transistor composed of the areas 8, (7,6) and 2.
  • conductive layer 9 is as in the case of Fig. 1 i. a. again a thicker, conductive metal layer, or a layer system of several
  • Fig. 3 is another embodiment of an inventive
  • the inner trenches, the trenches of the TJBS, are not filled with p-doped silicon or polysilicon but are completely or partially filled with metal.
  • the areas 13 may, for. B. using a Diboran gas phase occupancy followed by diffusion or baking step z. B. Rapid Thermal Annealing RTP generated. Doping and diffusion or annealing step are chosen so that the corresponding breakdown voltage UZ_TJBS is achieved. All other variants of the arrangements according to the invention can optionally be carried out with p-doped silicon or polysilicon filled trenches 12.
  • FIG. 4 shows a further variant of an arrangement according to the invention.
  • the trenches of the TJBS face trenches with a gate structure. If the MOSFET is to be operated in the breakthrough, the MOSFET is to be operated in the breakthrough, the MOSFET is to be operated in the breakthrough, the
  • the outermost trench structures of the TJBS are either in contact with the body region 6, as shown in FIGS. 2 and 3, or they are arranged opposite to the MOS trench structures as in FIG.
  • the trenches or trenches of the TJBS can also be located at a certain distance, as shown in FIG. 5, between p-doped body regions 6.
  • the TJBS structures can be located in the interior of the MOSFET chip, or arranged on the edge of the chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement das wenigstens einen MOS-Feldeffekttransistor und eine Diode umfasst, angegeben, bei dem die Diode eine Trench Junction Barrier Schottky Diode (TJBS) ist und die Anordnung mit MOS-Feldeffekttransistor und Trench Junction Barrier Schottky Diode (TJBS) als monolithisch integrierte Struktur ausgestaltet sind. Die Durchbruchspannungen des MOS-Feldeffekttransistors und der Trench Junction Barrier Schottky Diode (TJBS) werden dabei so gewählt, dass der MOS-Feldeffekttransistor im Durchbruch betrieben werden kann.

Description

Beschreibung
Titel
Feldeffekttransistor mit integrierter TJBS-Diode
Stand der Technik
Die Erfindung betrifft ein Halbleiterbauelement, insbesondere ein
Leistungshalbleiterbauelement, speziell einen Leistungs-MOS- Feldeffekttransistor mit integrierter Trench Junction Barrier Schottky (TJBS) Diode. Ein solchen Leistungshalbleiterbauelement kann beispielsweise bei Synchrongleichrichtern für Generatoren in Kraftfahrzeugen eingesetzt werden.
Leistungs-MOS-Feldeffekttransistoren werden seit Jahrzehnten als schnelle Schalter für Anwendungen in der Leistungselektronik eingesetzt. Neben planaren, doppelt diffundierten Strukturen (DMOS) werden auch Leistungs- MOSFETs mit Grabenstrukturen (TrenchMOS) eingesetzt. Bei Anwendungen mit sehr schnellen Schaltvorgängen, bei denen auch kurzzeitig Strom über die Bodydiode des MOSFETs fließt, z. B. bei Synchrongleichrichtern, DC-DC- Konvertern usw., wirken sich allerdings Durchlass- und Schaltverluste der pn- Bodydiode nachteilig aus. Als mögliche Abhilfe wird eine Parallelschaltung von MOSFET , z.B. mit seiner integrierten pn-Bodydiode und einer Schottkydiode vorgeschlagen.
So ist aus der Patentschrift US-5111253 eine Kombination von DMOS mit integrierter Schottky Barrier Diode (SBD) bekannt. Dem Vorteil von einer geringeren Flussspannung und geringeren Ausschaltverlusten steht bei
Schottkydioden der Nachteil eines höheren Sperrstromes entgegen. Neben dem prinzipiell durch die Barriere des Metall-Halbleiter-Übergangs verursachten Sperrstrom tritt noch ein sperrspannungsabhängiger Anteil, verursacht durch das sogenannte Barrier- Lowering (BL), auf. In US-2005/0199918 wird eine Kombination von TrenchMOS mit integrierter Trench-MOS-Barrier Schottkydiode (TMBS) vorgeschlagen. Damit kann der nachteilige BL- Effekt weitgehend unterdrückt werden.
Fig.l zeigt einen vereinfachten Querschnitt einer Anordnung eines TrenchMOS mit integrierter MOS- Barriere-Schottkydiode (TMBS). Auf einem hoch n+ - dotierten Siliziumsubstrat 1 befindet sich eine n -dotierte Siliziumschicht 2 (EpiSchicht) in die eine Vielzahl von Gräben (Trenches) 3 eingebracht sind. An den Seitenwänden und am Boden der Gräben befindet sich eine dünne, meist aus Siliziumdioxid bestehende, dielektrische Schicht 4. Das Innere der Gräben ist mit einem leitfähigen Material 5, z. B. mit dotiertem Polysilizium, ausgefüllt. Bei der Mehrzahl der Gräben befindet sich eine p - dotiere Schicht (p-well) 6 zwischen den Gräben.
In diese p-dotierte Schicht sind an der Oberfläche hoch n+ -dotierte Bereiche 8 (Source) und hoch p+ - dotierte Bereiche 7 (zum Anschluss der p - well) eingebracht. Die Oberfläche der gesamten Struktur ist mit einer geeigneten, leitfähigen Schicht 9, z. B. mit Ti oder Titansilizid bedeckt. In den Bereichen bei denen ein Kontakt mit den p+ - bzw. n+ - dotierten Schichten 7 und 8 besteht, wirkt die leitfähige Schicht 9 als ohmscher Kontakt. In den Bereichen zwischen den Gräben, die nicht in einer p - dotierte Schicht 6 eingebettet sind, wirkt die leitfähige Schicht 9 als Schottkykontakt mit den darunterliegenden n - dotierten Bereichen 2. Über der leitfähigen Schicht 9 befindet sich i. a. noch eine dickere, leitfähige Metallschicht, bzw. ein Schichtsystem aus mehreren Metallschichten. Diese als Sourcekontakt wirkende Metallschicht 10 kann eine in der
Siliziumtechnologie übliche Aluminiumlegierung mit Kupfer- und / oder
Siliziumanteilen, oder ein sonstiges Metallsystem sein. Auf der Rückseite ist ein übliches, lötfähiges Metallsystem 11, z. B. aus einer Schichtenfolge, Cr, NiV und Ag aufgebracht. Das Metallsystem 11 dient als Drainkontakt. Die
Polysilizumschichten 5 sind miteinander und mit einem nicht eingezeichneten Gatekontakt galvanisch verbunden.
Elektrisch ist die Schottkydiode also die Bereiche in denen die Metallschicht 9 das n - dotierte Silizium 2 kontaktiert, zur Bodydiode des MOSFETS, also der p - dotierten Schicht 6 und n - dotierten Schicht 2 parallel geschaltet. Wird Sperrspannung angelegt, bilden sich Raumladungszonen zwischen den den Schottkykontakten benachbarten Trenchstrukturen aus und schirmen das elektrische Feld von den eigentlichen Schottkykontakten also dem Übergang 9 - 2 ab. Durch das geringere Feld am Schottkykontakt wird der BL- Effekt reduziert, d. h. ein Sperrstromanstieg mit zunehmender Sperrspannung verhindert. Infolge der geringeren Flussspannung der Schottkydiode wird die pn - Bodydiode nicht in Flussrichtung betrieben. Als Inversdiode des MOSFET wirkt deshalb die Schottkydiode 9 - 2.
Da bei einer Schottkydiode keine gespeicherte Ladung von Minoritätsträgern ausgeräumt werden muss, ist im Idealfall nur die Kapazität der
Raumladungszone zu laden. Die durch das Ausräumen auftretenden hohen Rückstromspitzen einer pn- Diode treten nicht auf. Mit der Integration einer Schottkydiode wird das Schaltverhalten des MOSFETs verbessert, Schaltzeit und -Verluste sind geringer.
Für manche Anwendungen ist es vorteilhaft, den MOSFET auch im
Avalancedurchbruch betreiben zu können. Spannungsspitzen können durch die Bodydiode begrenzt werden. Infolge des immer vorhandenen parasitären NPN - Transistors in MOSFETs kann es zu ungewünschten, zerstörenden
Durchbrüchen der NPN-Struktur kommen. Dieser Betrieb ist deshalb i. a. nicht zugelassen. Im Fall der integrierten TMBS Diode ist ein solcher Betreib prinzipiell mögliche, aber wegen der dann auftretenden Ladungsträgerinjektion in die MOS- Struktur der TMBS aus Qualitätsgründen nicht zu empfehlen.
In US2006/0202264 wird vorgeschlagen, in einen TrenchMOS zusätzlich sogenannte Junction Barrier Schottky Dioden zu integrieren. Junction Barrier Schottky Dioden sind planare Schottkydioden, in denen flache Bereiche mit zur Substratdotierung entgegengesetztem Leitfähigkeitstyp eindiffundiert sind, z. B. p-dotierte Bereiche in n-dotiertem Substrat. Bei Anlegen von Sperrspannung wachsen die Raumladungszonen zwischen den p-dotierten Bereichen
zusammen und schirmen das elektrische Feld etwas vom Schottkykontakt ab. Der BL- Effekt ist dadurch etwas reduziert, allerdings ist die Wirkung wesentlich geringer als bei einer TMBS-Struktur. Mit einer solchen Anordnung ist ein Betrieb des MOSFETs im Avalanchedurchbruch ohne Gefahr einer Aufsteuerung und Zerstörung des parasitären npn-Transistors möglich.
Offenbarung der Erfindung
Mit dem erfindungsgemäßen Leistungshalbleiterbauelement kann in vorteilhafter Weise der Barrier-Lowering- Effekt (BL-Effekt), der bei herkömmlichen
Bauelementen auftritt, wirksam unterdrückt werden. Dazu wird vorgeschlagen, in einen Leistungs-MOSFET zusätzlich TJBS - Dioden (Trench MOS Barrier Schottky) zu integrieren. Die Durchbruchsspannung der TJBS-Struktur kann dabei größer oder kleiner als die Durchbruchsspannung der - weiterhin vorhandenen PN-Bodydiode - gewählt werden. Im Fall dass die
Avalanchedurchbruchsspannung (Z-Spannung) der TJBS-Struktur kleiner als die Durchbruchsspannung des NPN-Transistors bzw. der pn-Bodydiode ist, kann das Bauelement sogar bei höheren Strömen im Durchbruch betrieben werden.
Zeichnung
Die Erfindung wird in den Figuren der Zeichnung dargestellt und in der
Beschreibung erläutert. Im einzelnen zeigen:
Fig. 1: Schematischer, ausschnittsweiser Querschnitt eines Leistungs-Trench- MOS- Feldeffekttransistors mit integrierter TMBS-Diode gemäß dem Stand der Technik.
Fig. 2: Schematischer, ausschnittsweiser Querschnitt einer ersten
erfindungsgemäßen Anordnung.
Fig. 3: Schematischer, ausschnittsweise gezeigter Querschnitt einer zweiten erfindungsgemäßen Anordnung.
Fig. 4: Schematischer, ausschnittsweise gezeigter Querschnitt einer weiteren erfindungsgemäßen Anordnung. Fig. 5: Schematischer, ausschnittsweise gezeigter Querschnitt einer weiteren erfindungsgemäßen Anordnung mit integrierten TJBS-Strukturen.
Detaillierte Beschreibung
In Fig. 2 ist ein erstes Ausführungsbeispiel der Erfindung schematisch und auszugsweise im Querschnitt gezeigt. Dabei handelt es sich um eine
monolithisch integrierte Struktur, die einen MOS- Feldeffekttransistor und eine TJBS-Diode enthält. Auf einem hoch n+ - dotierten Siliziumsubstrat 1 befindet sich eine n - dotierte Siliziumschicht, beispielsweise eine Epi-Schicht 2, in die eine Vielzahl von Gräben (Trenches) 3 eingebracht sind. Die meisten Trenches sind wiederum an den Seitenwänden und am Boden mit einer dünnen, meist aus Siliziumdioxid bestehenden, dielektrischen Schicht 4 versehen. Bei diesen Gräben ist das Innere wieder mit einem leitfähigen Material 5, z. B. mit dotiertem Polysilizium, ausgefüllt. Die Polysilizumschichten 5 sind miteinander und mit einem nicht eingezeichneten Gatekontakt galvanisch verbunden.
Zwischen diesen Gräben befindet sich eine p - dotierte Schicht (p-well) 6. In diese p-dotierte Schicht sind an der Oberfläche hoch n+ -dotierte Bereiche 8 (Source) und hoch p+ - dotierte Bereiche 7, die zum Anschluss der p - well dienen, eingebracht. An einigen Bereichen des Bauelementes befindet sich zwischen den Gräben keine p - dotiere Schicht (p-well) 6, sondern nur die n- dotierte Epischicht 2. Diese Gräben sind auch nicht mit einer
Siliziumdioxidschicht 4 versehen, sondern mit p-dotiertem Silizium oder
Polysilizium 12 ausgefüllt.
Dabei sind die Gräben entweder vollständig - wie in Fig. 2 gezeigt - ausgefüllt, oder können nur die Oberfläche der Trenchwände und -böden bedecken. An der Oberseite können diese p-dotierten Bereiche mit hoch p+ -dotierten Silizium ganzflächig oder nur teilweise aufdotiert sein, um ein bessere ohmsche
Kontaktierung mit dem darüber liegenden Metall oder Silizid 9 zu erreichen. Aus Günden der Übersichtlichkeit ist diese Schicht in den Abbildungen nicht eingezeichnet. Die Tiefe der Gräben beträgt bei einem (20-4O)VoIt Bauelement ca. 1 - 3 μm, der Abstand zwischen den Gräben, das Mesagebiet, ist dann typischerweise kleiner als 0,5 Mikrometer. Natürlich sind die Dimensionen nicht auf diese Werte beschränkt. So werden z. B. bei höher sperrenden MOSFETs vorzugsweise tiefere Gräben und breitere Mesagebiete gewählt. An die jeweils äußersten mit p-dotierten Material aufgefüllten Graben schließt sich die bekannte p - dotiere Schicht (p-well) 6 an. Allerdings befinden sich in dem Abschnitt bis zum nächsten, mit Siliziumdioxid 4 und Polysilizium 5 gefüllten Graben jeweils keine hoch n+ -dotierte Bereiche 8 und meist auch keine hoch p+ - dotierten Bereiche 7.
An den Stellen des Trenches bzw. Gräben, die mit p-dotiertem Silizium gefüllt sind, ist die Epischicht 2 mit einem Schottkymetall 9, z. B. mit Titansilizid kontaktiert. Der Übergang 9-2 bildet die eigentliche Schottkydiode. Wird
Sperrspannung angelegt, bilden sich Raumladungszonen zwischen den den Schottkykontakten benachbarten, mit p-Silizium gefüllten, Trenchstrukturen aus und schirmen das elektrische Feld von den eigentlichen Schottkykontakten (Übergang 9 - 2) ab. Durch das geringere Feld am Schottkykontakt wird der BL- Effekt reduziert, d. h. ein Sperrstromanstieg mit zunehmender Sperrspannung verhindert.
Der Bereich I stellt eine sogenannte Trench-Junction Barrier-Schottky Diode (TJBS) dar. Die Dotierung der p-Schicht 12 ist so gewählt, dass die
Durchbruchsspannung UZ_TJBS zwischen der p-Schicht 12 und der n-dotierten Epischicht 2 (TJBS) kleiner als die Durchbruchsspannung UZ_SBD der
Schottkydiode 9-2 ist. Üblicherweise ist die Durchbruchsspannung auch kleiner als die Durchbruchsspannung der pn-lnversdiode 6-2 bzw. der
Durchbruchsspannung des parasitären NPN-Transistors der sich aus den Bereichen 8, (7,6) und 2 zusammensetzt.
Analog zu einer bekannten Anordnung nach Fig. 1 wird mit einer Anordnung gemäß Fig. 2 ein verbessertes Schaltverhalten erzielt, ohne die
Sperrstromnachteile einer einfachen Schottkydiode zu haben. Im Gegensatz dazu eignet sich die Anordnung auch zur zuverlässigen Spannungsbegrenzung. Über der leitfähigen Schicht 9 befindet sich wie im Fall von Fig. 1 i. a. wieder eine dickere, leitfähige Metallschicht, bzw. ein Schichtsystem aus mehreren
Metallschichten (Sourcekontakt). An der Rückseite des Bauelementes dient das Metallsystem 11 als Drainkontakt. Die Polysilizumschichten 5 sind miteinander und mit einem nicht eingezeichneten Gatekontakt galvanisch verbunden. In Fig. 3 ist ein weiteres Ausführungsbeispiel einer erfindungsgemäßen
Anordnung mit einer monolithisch integrierten Struktur, die einen MOS- Feldeffekttransistor und eine TJBS-Diode umfasst, gezeigt. Struktur, Funktion und Bezeichnung sind mit Ausnahme des inneren Bereichs mit der
erfindungsgemäßen Anordnung nach Fig. 2 identisch. Im Unterschied dazu sind die inneren Trenches, die Trenches der TJBS, nicht mit p-dotiertem Silizium oder Polysilizium, sondern ganz oder teilweise mit Metall gefüllt. An den
Seitenwänden und am Boden dieser Trenches schließt sich ein flaches hoch p+ - dotiertes Gebiet 13 mit einer Eindringtiefe von kleiner als lOOnm an. Dieses Gebiet ist mit der Metallschicht 9 ohmsch kontaktiert.
Die Gebiete 13 können z. B. mit Hilfe einer Diboran-Gasphasenbelegung mit anschließendem Diffusions- oder Ausheizschritt z. B. Rapid Thermal Annealing RTP, erzeugt werden. Dotierung und Diffusions- bzw. Ausheizschritt werden so gewählt, dass die entsprechende Durchbruchsspannung UZ_TJBS erreicht wird. Alle weiteren Varianten der erfindungsgemäßen Anordnungen können wahlweise mit p-dotiertem Silizium oder Polysilizium ausgefüllten Gräben 12 ausgeführt werden.
In FIG. 4 ist eine weitere Variante einer erfindungsgemäßen Anordnung gezeigt. Dabei stehen den Trenches der TJBS Trenches mit Gatestruktur gegenüber. Wenn der MOSFET im Durchbruch betrieben werden soll, werden die
Durchbruchsspannungen wieder so eingestellt, dass die TJBS die niedrigste Spannung aller Strukturen aufweist.
In den Ausführungsbeispielen gemäß den Figuren 2 - 4 befinden sich die äußersten Trenchstrukturen des TJBS entweder im Kontakt mit dem Bodygebiet 6, wie in den Figuren 2 und 3 gezeigt, oder sie sind wie in Fig. 4 gegenüber den MOS-Trenchstrukturen angeordnet. Die Trenches bzw. Gräben der TJBS können sich aber auch in einem gewissen Abstand, wie in Fig. 5 gezeigt, zwischen p-dotierten Bodygebieten 6 befinden. Dabei können sich die TJBS- Strukturen in Inneren des MOSFET-Chips befinden, oder am Chiprand angeordnet sein. Die bei der Beschreibung der erfindungsgemäßen Lösungen gewählten
Halbleitermaterialien und Dotierungen sind beispielhaft. Es könnte auch jeweils statt n-Dotierung p. Dotierung und statt p-Dotierung n-Dotierung gewählt werden.

Claims

Ansprüche
1. Halbleiterbauelement das wenigstens einen MOS- Feldeffekttransistor und eine Diode umfasst, dadurch gekennzeichnet, dass die Diode eine Trench Junction Barrier Schottky Diode (TJBS) ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der MOS- Feldeffekttransistor und die Trench Junction Barrier Schottky Diode (TJBS) als monolithisch integrierte Struktur ausgestaltet sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass, die Durchbruchspannungen des MOS- Feldeffekttransistors und der Trench Junction Barrier Schottky Diode (TJBS) so gewählt werden, dass der MOS- Feldeffekttransistor im Durchbruch betrieben werden kann .
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die Durchbruchspannung (UZ_TJBS) der Trench Junction Barrier Schottky Diode (TJBS) als kleinste Durchbruchsspannung gewählt wird und damit kleiner ist als UZ_Schottkydiode und kleiner als UZ-pn Bodydiode und kleiner als die
Durchbruchsspannung des parasitären npn-Transistors des
Halbleiterbauelements.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf ein hoch n+ - dotiertes Siliziumsubstrat (1) eine n - dotierte Siliziumschicht, beispielsweise eine Epi-Schicht (2) aufgebracht ist, in die eine Vielzahl von Gräben bzw. Trenches (3) eingebracht sind und einige der Gräben bzw. Trenches (3) an den Seitenwänden und/oder am Boden mit einer dünnen dielektrischen Schicht (4) versehen sind, wobei das Innere mit einer Schicht aus leitfähigen Material (5) ausgefüllt ist und die Schichten (5) miteinander und mit einem Gatekontakt galvanisch verbunden sind.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass die dielektrischen Schicht (4) aus Siliziumdioxid besteht.
7. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das leitfähigen Material (5) dotiertes Polysilizium ist.
8. Halbleiterbauelement nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, dass sich zwischen den Gräben eine p - dotierte Schicht (p-well) (6) befindet, in die an der Oberfläche hoch n+ -dotierte Bereiche (8) als Source und hoch p+ - dotierte Bereiche (7), die zum Anschluss der p - well dienen, eingebracht sind.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass an einigen Bereichen zwischen den Gräben keine p - dotiere Schicht (p-well) (6) vorhanden ist, sondern nur die n-dotierte Epischicht (2), wobei in diesen Gräben die Siliziumdioxidschicht 4 durch p-dotiertes Silizium oder Polysilizium (12) ersetzt ist, die die Gräben ausfüllt.
10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an den Stellen des Trenches bzw. Gräben, die mit p- dotiertem Silizium gefüllt sind, ist die Epischicht (2) mit einem Schottkymetall (9), insbesondere mit Titansilizid kontaktiert, wobei der Übergang (9-2) eine
Schottkydiode bildet, wodurch sich bei angelegter Sperrspannung
Raumladungszonen zwischen den den Schottkykontakten benachbarten, mit p- Silizium gefüllten, Trenchstrukturen ausbilden, die das elektrische Feld von den eigentlichen Schottkykontakten an dem Übergang (9 - 2) abschirmen und so durch das geringere Feld am Schottkykontakt den BL- Effekt reduzieren und ein Sperrstromanstieg mit zunehmender Sperrspannung verhindert wird.
11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Bereich (I) eine Trench-Junction Barrier-Schottky Diode (TJBS) darstellt.
12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierung der p-Schicht (12) so gewählt ist, dass die Durchbruchsspannung (UZ_TJBS) zwischen der p-Schicht (12) und der n- dotierten Epischicht (TJBS) (2) kleiner als die Durchbruchsspannung UZ_SBD der Schottkydiode (9-2) ist.
13. Halbleiterbauelement nach Anspruch 12, dadurch gekennzeichnet, dass die Durchbruchsspannung auch kleiner als die Durchbruchsspannung der pn- Inversdiode (6-2)und der Durchbruchsspannung des parasitären NPN- Transistors der sich aus den Bereichen (8, 7 ,6) und (2) zusammensetzt.
14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass über der leitfähigen Schicht (9)eine dickere, leitfähige Metallschicht oder ein Schichtsystem aus mehreren Metallschichten vorhanden ist und den Sourcekontakt bildet und dass an der Rückseite ein Metallsystem (11) vorhanden ist, das als Drainkontakt dient, wobei die Polysilizumschichten (5) miteinander und mit einem Gatekontakt zur zuverlässigen
Spannungsbegrenzung galvanisch verbunden sind.
15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben der TJBS-Strukturen im Bereich (I) mit Metall gefüllt sind und die Seitenwände und Böden der Gräben flache p-dotierte Gebiete enthalten.
16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass bei vollständig mit p-Gebiet gefüllten Gräben der TJBS-Struktur die Oberseite der p- Gebiete mit p+ - Silizium aufdotiert ist, wobei die Aufdotierung von den
Trenchwänden zurückgezogen sein kann.
17. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die inneren Trenches, die Trenches der TJBS, nicht mit p- dotiertem Silizium oder Polysilizium, sondern ganz oder teilweise mit Metall gefülltsind und sich an den Seitenwänden und am Boden dieser Trenches ein flaches hoch p+ -dotiertes Gebiet (13) mit einer Eindringtiefe von kleiner als lOOnm anschließt, das mit der Metallschicht (9)ohmsch kontaktiert ist.
18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, dass die Gebiete (13) mit Hilfe einer Diboran-Gasphasenbelegung mit anschließendem Diffusions- oder Ausheizschritt z. B. Rapid Thermal Annealing RTP, erzeugt werden, wobei Dotierung und Diffusions- bzw. Ausheizschritt so gewählt werden, dass die entsprechende Durchbruchsspannung (UZ_TJBS) erreicht wird.
19. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (12) wahlweise mit p-dotiertem Silizium oder Polysilizium ausgefüllt sind.
20. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass den Trenches der TJBS Trenches mit Gatestruktur gegenüber stehen, wobei wenn der MOSFET im Durchbruch betrieben werden soll, werden die Durchbruchsspannungen wieder so eingestellt ist, dass die TJBS die niedrigste Spannung aller Strukturen aufweist.
21. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trenches bzw. Gräben der TJBS sich in einem gewissen Abstand zwischen p-dotierten Bodygebieten (6) befinden, wobei sich die TJ BS -Strukturen in Inneren des MOSFET-Chips befinden, oder am Chiprand angeordnet sein.
22. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass alle Dotierungen im jeweils entgegen gesetzte
Leitfähigkeitstyp ausgeführt sind und n-Dotierungen durch p-Dotierungen ersetzt sind.
PCT/EP2010/058166 2009-08-05 2010-06-10 Feldeffekttransistor mit integrierter tjbs-diode WO2011015397A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/388,738 US20120187498A1 (en) 2009-08-05 2010-06-10 Field-Effect Transistor with Integrated TJBS Diode
JP2012523255A JP2013501367A (ja) 2009-08-05 2010-06-10 Ｔｊｂｓダイオードが組み込まれた電界効果トランジスタ
CN2010800345562A CN102473725A (zh) 2009-08-05 2010-06-10 带有集成tjbs二极管的场效应晶体管
EP10721527A EP2462618A1 (de) 2009-08-05 2010-06-10 Feldeffekttransistor mit integrierter tjbs-diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009028240A DE102009028240A1 (de) 2009-08-05 2009-08-05 Feldeffekttransistor mit integrierter TJBS-Diode
DE102009028240.8 2009-08-05

Publications (1)

Publication Number Publication Date
WO2011015397A1 true WO2011015397A1 (de) 2011-02-10

Family

ID=42272571

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/058166 WO2011015397A1 (de) 2009-08-05 2010-06-10 Feldeffekttransistor mit integrierter tjbs-diode

Country Status (7)

Country Link
US (1) US20120187498A1 (de)
EP (1) EP2462618A1 (de)
JP (1) JP2013501367A (de)
CN (1) CN102473725A (de)
DE (1) DE102009028240A1 (de)
TW (1) TW201108394A (de)
WO (1) WO2011015397A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931215B (zh) * 2011-08-11 2015-02-04 上海华虹宏力半导体制造有限公司 集成有低漏电肖特基二极管的igbt结构及其制备方法
TWI521718B (zh) 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
KR102046663B1 (ko) 2013-11-04 2019-11-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9275988B2 (en) 2013-12-29 2016-03-01 Texas Instruments Incorporated Schottky diodes for replacement metal gate integrated circuits
DE102016203906A1 (de) * 2016-03-10 2017-09-28 Robert Bosch Gmbh Halbleiterbauelement, insbesondere Leistungstransistor
CN108362988B (zh) * 2018-02-09 2020-12-29 哈尔滨工业大学 一种抑制双极晶体管低剂量率增强效应的方法
CN111384174A (zh) * 2018-12-29 2020-07-07 深圳比亚迪微电子有限公司 沟槽型mos场效应晶体管及方法、电子设备
WO2021116743A1 (en) * 2019-12-13 2021-06-17 Ecole Polytechnique Federale De Lausanne (Epfl) Gradient flow emulation using drift diffusion processes
CN111755521A (zh) * 2020-06-02 2020-10-09 西安电子科技大学 一种集成tjbs的碳化硅umosfet器件
CN113257917B (zh) * 2021-03-29 2023-04-14 重庆中科渝芯电子有限公司 一种集成整流器的平面mosfet及其制造方法
US20230282732A1 (en) * 2022-03-02 2023-09-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a component structure adjacent to a trench

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430168A2 (de) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Verfahren zur Dotierung von Grabenwänden eines Halbleiters
US20020190340A1 (en) * 2001-06-13 2002-12-19 Kouji Moriguchi Semiconductor device
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
WO2006048387A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und verfahren für deren herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
JP4406535B2 (ja) * 2003-01-14 2010-01-27 新電元工業株式会社 ショットキーダイオード付きトランジスタ
JP4095492B2 (ja) * 2003-05-29 2008-06-04 新電元工業株式会社 半導体装置
US7436022B2 (en) 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
JP4599379B2 (ja) * 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
DE102007045185A1 (de) * 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430168A2 (de) * 1989-12-01 1991-06-05 Seiko Instruments Inc. Verfahren zur Dotierung von Grabenwänden eines Halbleiters
US20020190340A1 (en) * 2001-06-13 2002-12-19 Kouji Moriguchi Semiconductor device
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
WO2006048387A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und verfahren für deren herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2462618A1 *

Also Published As

Publication number Publication date
CN102473725A (zh) 2012-05-23
EP2462618A1 (de) 2012-06-13
TW201108394A (en) 2011-03-01
JP2013501367A (ja) 2013-01-10
DE102009028240A1 (de) 2011-02-10
US20120187498A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
WO2011015397A1 (de) Feldeffekttransistor mit integrierter tjbs-diode
US9076861B2 (en) Schottky and MOSFET+Schottky structures, devices, and methods
DE102015107456B4 (de) Halbleitervorrichtung mit Felddielektrikum in einem Randgebiet, Halbleitervorrichtung mit Zwischenschicht-Dielektrikumstruktur in einem Randgebiet und Halbbrückenschaltung
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
EP2740155B1 (de) Super-junction-schottky-pin-diode
DE10211688B4 (de) Halbleiterbauelement
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE10297021B4 (de) Grabenstruktur für Halbleiterbauelemente
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102013204252B4 (de) Halbleiterbauelement
DE112016006380B4 (de) Halbleiterbauelement
DE112015004515T5 (de) Halbleitervorrichtung
WO1999035695A1 (de) Soi-hochspannungsschalter
DE10120030A1 (de) Lateralhalbleiterbauelement
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102012101217A1 (de) Normalerweise ausgeschaltete Halbleiterschalter und normalerweise ausgeschaltete JFETs
DE102010027886B4 (de) Transistorbauelement mit Abschirmstruktur
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE102005044165A1 (de) Halbleiterbauelement mit einem pn-Übergang und Verfahren zum Herstellen desselben
DE10126309A1 (de) Rückwärtssperrendes Leistungshalbleiterbauelement
EP2671253B1 (de) Halbleiteranordnung mit reduziertem einschaltwiderstand
DE112019007687T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE10321222A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080034556.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10721527

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010721527

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012523255

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13388738

Country of ref document: US