DE102007045185A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102007045185A1
DE102007045185A1 DE102007045185A DE102007045185A DE102007045185A1 DE 102007045185 A1 DE102007045185 A1 DE 102007045185A1 DE 102007045185 A DE102007045185 A DE 102007045185A DE 102007045185 A DE102007045185 A DE 102007045185A DE 102007045185 A1 DE102007045185 A1 DE 102007045185A1
Authority
DE
Germany
Prior art keywords
diode
substrate
tmbs
trenches
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007045185A
Other languages
English (en)
Inventor
Ning Qu
Alfred Goerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102007045185A priority Critical patent/DE102007045185A1/de
Priority to US12/733,753 priority patent/US8497563B2/en
Priority to PCT/EP2008/062251 priority patent/WO2009040265A1/de
Priority to JP2010525314A priority patent/JP5453270B2/ja
Priority to CN200880107842XA priority patent/CN101803032B/zh
Publication of DE102007045185A1 publication Critical patent/DE102007045185A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Abstract

Halbleiteranordnung mit einer Trench-MOS-Barrier-Schottky-Diode mit integrierter Substrat-PN-Diode als Klammerelement (TMBS-Sub-PN), die sich insbesondere als Z-Diode mit einer Durchbruchspannung von ca. 20 V zum Einsatz in Kfz-Generatorsystem eignet, wobei die (TMBS-Sub-PN) aus einer Kombination von Schottky-Diode, MOS-Struktur und Substrat-PN-Diode besteht und die Durchbruchspannung der Substrat-PN-Diode BV_pn niedriger als die Durchbruchspannung der Schottky-Diode BV_schottky und die Durchbruchspannung der MOS-Struktur BV_mos ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft eine Trench-MOS-Barrier-Schottky-Diode mit integrierter Substrat-PN-Diode als Klammerelement, im Folgenden vereinfacht TMBS-Sub-PN genannt, die sich insbesondere als Z-Leistungsdiode mit einer Durchbruchspannung von ca. 20 V für Einsatz in Kfz-Generatorsystem eignet.I
  • In modernen Kraftfahrzeugen werden immer mehr Funktionen mit elektrischen Bauelementen realisiert. Dadurch entsteht ein wachsender Bedarf an elektrischer Leistung. Um diesen Bedarf zu decken, muss die Effizienz des Generatorsystems im Kfz gesteigert werden. Üblicher Weise werden in der Regel PN-Dioden als Z-Dioden im Kfz-Generatorsystem eingesetzt. Vorteile der PN-Dioden sind einerseits der niedrige Sperrstrom und andererseits die hohe Robustheit. Der Hauptnachteil ist die hohe Flussspannung UF. Bei Raumtemperatur beginnt Strom erst mit UF = 0.7 V zu fließen. Unter normaler Betriebsbedingung, z. B. einer Stromdichte von 500 A/cm2, steigt UF bis über 1 V an, was einen unvernachlässigbaren Verlust der Effizienz bedeutet.
  • Theoretisch steht eine Schottky-Diode als Alternative zur Verfügung. Schottky-Dioden haben eine deutlich niedrigere Flussspannung als PN-Dioden, beispielweise 0.5 V bis 0.6 V bei einer hohen Stromdichte von 500 A/cm2. Außerdem bieten Schottky-Dioden als Majoritätsträgerbauelemente Vorteile bei schnellem Schaltbetrieb. Der Einsatz von Schottky-Dioden in Kfz-Generatorsystem erfolgt jedoch bis heute nicht. Dies ist auf einige entscheidende Nachteile von Schottky-Dioden zurückzuführen: 1) höherer Sperrstrom im Vergleich zu PN-Dioden, 2) starke Abhängigkeit des Sperrstroms von Sperrspannung, und 3) schlechte Robustheit, insbesondere bei Hochtemperaturbetrieb.
  • Es existieren Vorschläge, Schottky-Dioden zu verbessern. Einer davon ist die TMBS (Trench-MOS-Barrier-Schottky-Diode), die beispielsweise in der EP 0 707 744 B1 bzw. der DE 694 28 996 T2 beschrieben wird. Wie 1 zeigt, besteht die TMBS aus einem n+-Substrat 1, einer n-Epischicht 2, mindestens zwei in der n-Epischicht 2 durch Ätzen realisierten Gräben (Trenchs) 6, Metallschichten an der Vorderseite des Chips 4 als Anodenelektrode und an der Rückseite des Chips 5 als Kathodenelektrode, und Oxidschichten 7 zwischen den Gräben 6 und der Metallschicht 4. Elektrisch gesehen ist die TMBS eine Kombination von einer MOS-Struktur (Metallschicht 4, Oxidschichten 7 und n-Epischicht 2) und einer Schottky-Diode (Schottky-Barriere zwischen der Metallschicht 4 als Anode und der n-Epischicht 2 als Kathode).
  • In der Flussrichtung fließen Ströme durch den Mesa-Bereich zwischen den Gräben 6. Die Gräben 6 selber stehen für den Stromfluss nicht zur Verfügung. Die effektive Fläche für den Stromfluss in der Flussrichtung ist daher bei einer TMBS kleiner im Vergleich zu einer konventionellen Planar-Schottky-Diode. Der Vorteil einer TMBS liegt in der Reduktion der Sperrströme. In der Sperrrichtung bilden sich sowohl bei der MOS-Struktur als auch bei der Schottky-Diode Raumladungszonen aus. Die Raumladungszonen dehnen sich mit steigender Spannung aus und stoßen sich bei einer Spannung, die kleiner als die Durchbruchspannung der TMBS ist, in der Mitte des Bereichs zwischen den benachbarten Gräben 6 zusammen. Dadurch werden die für hohe Sperrströme verantwortlichen Schottky-Effekte abgeschirmt und die Sperrströme reduziert. Dieser Abschirmeffekt ist stark von Strukturparametern Dt (Tiefe des Grabens), Wm (Abstand zwischen den Gräben), Wt (Breite des Grabens) sowie von To (Dicke der Oxidschicht) abhängig, siehe 1.
  • Eine bekannte Vorgehensweise zur Herstellung der TMBS ist: Realisierung der Gräben 6 durch Ätzen der n-Epischicht 2, Wachsen der Oxidschicht 7 und Ausfüllen der Gräben mit Metall. Die Ausdehnung der Raumladungszonen im Mesa-Bereich zwischen den Gräben 6 ist quasi-eindimensional, sofern die Tiefe des Grabens Dt deutlich größer als der Abstand zwischen den Gräben Wm ist.
  • Ein entscheidender Nachteil der TMBS liegt jedoch in der Schwäche der MOS-Struktur. Beim Durchbruch entstehen sehr hohe elektrische Felder innerhalb der Oxidschicht 7 und direkt in der Nähe der Oxidschicht in der n-Epischicht 2. Die Sperrströme fließen hauptsächlich durch die Quasi-Inversionsschicht der MOS-Struktur entlang der Grabenoberfläche. Als Folge kann die MOS-Struktur durch Injektion "heißer" Ladungsträger von der n-Epischicht 2 in die Oxidschicht 7 degradiert und unter bestimmten Betriebsbedingungen sogar zerstört werden. Da zur Bildung des Inversionskanals eine gewisse Zeit benötigt wird (deep depletion) kann sich die Raumladungszone zu Beginn von schnellen Schaltvorgängen kurzzeitig weiter ausbreiten und deshalb die elektrische Feldstärke ansteigen. Dies kann zu einem kurzzeitigen, unerwünschten Betrieb im Durchbruch führen. Es ist daher wenig ratsam, TMBS als Z-Dioden einzusetzen und im Durchbruchsbereich zu betreiben.
  • Eine Alternative zur Verbesserung der Robustheit von TMBS im Durchbruchsbetrieb wird durch die in der DE 10 2004 053 760 vorgeschlagene TMBS-PN aufgezeigt. Wie 2 zeigt, besteht die TMBS-PN aus einem n+-Substrat 1, einer n-Epischicht 2, mindestens zwei in die n-Epischicht 2 eingeätzten Gräben (Trenchs) 6, Metallschichten an der Vorderseite des Chips 4 als Anodenelektrode und an der Rückseite des Chips 5 als Kathodenelektrode, und Oxidschichten 7 zwischen den Seitenwänden der Gräben 6 und der Metallschicht 4. Der untere Bereich der Gräben 8 wird mit p-dotiertem Si oder Poly-Si ausgefüllt. Insbesondere die Metallschicht 4 kann auch aus zwei unterschiedlichen, übereinander liegenden Metallschichten bzw. aus einer Kombination von Poly-Silizium und Metall bestehen. Der Übersichtlichkeit halber ist dies in 2 nicht eingezeichnet.
  • Elektrisch gesehen ist die TMBS-PN eine Kombination von einer MOS-Struktur (Metallschicht 4, Oxidschichten 7 und n-Epischicht 2), einer Schottky-Diode (Schottky-Barriere zwischen der Metallschicht 4 als Anode und der n-Epischicht 2 als Kathode) und einer PN-Diode (PN-Übergang zwischen den p-Wannen 8 als Anode und der n-Epischicht 2 als Kathode). Bei der TMBS-PN fließen Ströme in der Flussrichtung, wie bei konventioneller TMBS, nur durch die Schottky-Diode, falls die Flussspannung der Schottky-Diode 4, 2 deutlich kleiner als die Flussspannung der PN-Diode ist.
  • In der Sperrrichtung bilden sich bei der MOS-Struktur, der Schottky-Diode und der PN-Diode Raumladungszonen aus. Die Raumladungszonen dehnen sich mit steigender Spannung aus und stoßen bei einer Spannung, die kleiner als die Durchbruchspannung der TMBS-PN ist, in der Mitte des Bereichs zwischen den benachbarten Gräben 6 zusammen. Dadurch werden die für hohe Sperrströme verantwortlichen Schottky-Effekte abgeschirmt und die Sperrströme reduziert. Dieser Abschirmeffekt ist stark von Strukturparametern Dox (Tiefe des Graben-Anteils mit Oxidschicht), Wm (Abstand zwischen den Gräben), Wt (Breite des Grabens bzw. der p-Wanne), Dp (Tiefe des Graben-Anteils mit p-dotiertem Si oder Poly-Si, = Dicke der p-Wanne), sowie von To (Dicke der Oxidschicht) abhängig, siehe 2.
  • Die TMBS-PN verfügt über ähnliche Abschirmwirkung von Schottky-Effekten wie eine TMBS, bietet aber zusätzlich hohe Robustheit durch die Klammerfunktion. Die Durchbruchspannung der PN-Diode BV_pn wird so ausgelegt, dass BV_pn niedriger als die Durchbruchspannung der Schottky-Diode BV_schottky und die Durchbruchspannung der MOS-Struktur BV_mos ist und der Durchbruch am Boden der Gräben stattfindet. Im Durchbruchsbetrieb fließen Sperrströme dann nur durch die PN-Übergänge und nicht durch die Inversionsschicht der MOS-Struktur, wie bei einer TMBS. TMBS-PN verfügt damit über ähnliche Robustheit wie eine PN-Diode. Außerdem braucht man bei der TMBS-PN die Injektion von "heißen" Ladungsträgern nicht zu befürchten, da sich die hohe Feldstärke beim Durchbruch nicht in der Nähe der MOS-Struktur befindet. Folgendessen ist TMBS-PN als Z-Leistungsdiode für Einsatz in Kfz-Generatorsystem gut geeignet.
  • Offenbarung der Erfindung
  • Kern der Erfindung sind Schottky-Dioden mit hoher Robustheit, kleinerer Flussspannung, die geeignet sind als Z-Leistungsdioden für Einsatz in Kfz-Generatorsystemen sowie eine einfache Prozessführung bei der Herstellung solcher Schottky-Dioden.
  • Die Schottky-Dioden gemäß der vorliegenden Erfindung sind TMBS mit integrierter Substrat-PN-Diode als Klammerelement. Sie werden im Folgenden vereinfacht "TMBS-Sub-PN" genannt.
  • Die p-Wannen reichen bei Schottky-Dioden gemäß der vorliegenden Erfindung jetzt bis zum n+-Substrat. Die Durchbruchspannung der TMBS-Sub-PN wird vom pn-Übergang zwischen den p-Wannen und dem n+-Substrat bestimmt. Die Auslegung der p-Wannen ist dabei so gewählt, dass die Durchbruchspannung der Substrat-PN-Diode BV_pn niedriger als die Durchbruchspannung der Schottky-Diode BV_schottky und die Durchbruchspannung der MOS-Struktur BV_mos ist. Beim Durchbruch ist die elektrische Feldstärke in den Oxidschichten deutlich niedriger als bei der konventionellen TMBS. Außerdem fließen die Sperrströme hauptsächlich durch die Substrat-PN-Diode und nicht durch die Inversionsschicht der MOS-Struktur.
  • Die erfindungsgemäßen Schottky-Dioden haben den Vorteil, dass Im Vergleich zur konventionellen TMBS eine hohe Robustheit durch Klammerfunktion der Substrat-PN-Diode erzielt wird. Daher sind sie in vorteilhafter Weise geeignet als Z-Dioden für den Einsatz in Kfz-Generatorsystemen, mit geringerer Feldstärke am Oxid. Im Vergleich zur TMBS und TMBS-PN weisen sie eine kleinere Flussspannung durch dünnere Epischicht und damit geringerem Bahnwiderstand auf. Im Vergleich zur TMBS-PN erfolgt eine vorteilhafte einfachere Prozessführung bei der Herstellung der erfindungsgemäßen Schottky-Dioden.
  • Detaillierte Beschreibung von Aufbau und Funktion des Vorschlages mit möglichen Alternativen
  • Zeichnung
  • Die 1 und 2 zeigen Ausführungen, die aus dem Stand der Technik bereits bekannt sind. Dabei ist in 1 eine Trench-MOS-Barrier-Schottky-Diode (TMBS) und in 2 ein TMBS-PN mit p-dotiertem Silizium oder Poly-Silizium im unteren Bereich der Gräben dargestellt. In 3 ist ein Ausführungsbeispiel eines TMBS-Sub-PN der Erfindung dargestellt.
  • Wie 3 zeigt, besteht die TMBS-Sub-PN dieser Erfindung aus einem n+-Substrat 1, einer n-Epischicht 2, mindestens zwei durch die n-Epischicht 2 bis zum n+-Substrat 1 eingeätzten Gräben (Trenchs) 6 mit einer Breite Wt, einer Tiefe Dt und einem Abstand zwischen den benachbarten Gräben 6 Wm, Metallschichten an der Vorderseite des Chips 4 als Anodenelektrode und an der Rückseite des Chips 5 als Kathodenelektrode, und Oxidschichten 7 mit einer Dicke To an den Seitenwänden der Gräben 6. Die Bereiche zwischen den Oxidschichten 7 in den Gräben 8 werden mit p-dotiertem Si oder Poly-Si ausgefüllt, und in deren oberen Bereichen befinden sich zusätzliche dünne p+-Schichten 9 für ohmsche Kontakte zur Metallschicht 4.
  • Elektrisch gesehen ist die TMBS-Sub-PN eine Kombination von einer MOS-Struktur, also eine Metallschicht 4 in Kombination mit der p-Wanne 8, Oxidschicht 7 und n-Epischicht 2, einer Schottky-Diode mit Schottky-Barriere zwischen der Metallschicht 4 als Anode und der n-Epischicht 2 als Kathode und einer Substrat-PN-Diode, deren PN-Übergang zwischen der p-Wanne 8 als Anode und dem n+-Substrat 1 als Kathode liegt. Die p-Wanne 8 wird so ausgelegt, dass die Durchbruchspannung der TMBS-Sub-PN durch die Durchbruchspannung vom PN-Übergang zwischen der p-Wanne 8 und dem n+-Substrat 1 bestimmt wird. Außerdem soll eine weiche Sperrkennlinie vermieden werden, in dem man die Dotierung und Geometrie der p-Wanne 8 so wählt, dass sich die Raumladungszone im Sperrfall nicht bis an die Oberfläche der Gräben bzw. Trenchs erstreckt.
  • Bei der TMBS-Sub-PN fließen Ströme in der Flussrichtung, wie bei konventioneller TMBS oder bei der TMBS-PN, nur durch die Schottky-Diode, falls die Flussspannung der TMBS-Sub-PN deutlich kleiner als Flussspannung der Substrat-PN-Diode ist. In Sperrrichtung bilden sich bei der MOS-Struktur, der Schottky-Diode und der Substrat-PN-Diode Raumladungszonen aus. Die Raumladungszonen dehnen sich mit steigender Spannung sowohl in der Epischicht 2 als auch in den p-Wannen 8 aus, und stoßen bei einer Spannung, die kleiner als die Durchbruchspannung der TMBS-Sub-PN ist, in der Mitte des Bereichs zwischen den benachbarten Gräben 6 zusammen. Dadurch werden die für hohe Sperrströme verantwortlichen Schottky-Effekte (Barrier Lowering) abgeschirmt und die Sperrströme reduziert. Dieser Abschirmeffekt ist vorwiegend von der MOS-Struktur bestimmt und stark von Strukturparametern Dt (Tiefe des Grabens), Wm (Abstand zwischen den Gräben), Wt (Breite des Grabens), sowie To (Dicke der Oxidschicht) abhängig, siehe 3.
  • Die TMBS-Sub-PN verfügt über ähnliche Abschirmwirkung von Schottky-Effekten wie eine TMBS, bietet aber zusätzlich hohe Robustheit durch die Klammerfunktion. Die Durchbruchspannung der Substrat-PN-Diode BV_pn wird so ausgelegt, dass BV_pn niedriger als die Durchbruchspannung der Schottky-Diode BV_schottky und die Durchbruchspannung der MOS-Struktur BV_mos ist und der Durchbruch am Substrat-PN-Übergang zwischen den p-Wannen 8 und dem n+-Substrat 1 stattfindet. Im Durchbruchsbetrieb fließen Sperrströme dann nur durch den Substrat-PN-Übergang und nicht durch die Inversionsschicht der MOS-Struktur wie bei einer TMBS. Die TMBS-Sub-PN verfügt damit über ähnliche Robustheit wie eine PN-Diode. Außerdem ist beim Durchbruch einer TMBS-Sub-PN die Feldstärke in den Oxidschichten, im Vergleich zur konventionellen TMBS, mehr als Faktor 3 kleiner, wie Devicesimulationen für eine 22 V-Diode zeigen. Folgendessen ist die TMBS-Sub-PN als Z-Diode für Einsatz in Kfz-Generatorsystemen gut geeignet.
  • Im Vergleich zur TMBS-PN zeigt die TMBS-Sub-PN dieser Erfindung eine kleinere Flussspannung, da die Durchbruchspannung der TMBS-Sub-PN nicht vom PN-Übergang zwischen den p-Wannen 8 und der n-Epischicht 2 (siehe 2) sondern vom Substrat-PN-Übergang zwischen den p-Wannen 8 und dem n+-Substrat 1 bestimmt wird (siehe 3). Der bei der TMBS-PN vorhandene Anteil der n-dotierten Epischicht zwischen p-Zone 8 und n+-Substrat 1 entfällt. Daher ist die gesamte Epidicke – und damit der Bahnwiderstand – zum Erreichen gleicher Durchbruchspannung bei der TMBS-Sub-PN kleiner. Dies wirkt sich vorteilhaft beim Betrieb in Vorwärtsrichtung als geringere Flussspannung aus.
  • Ein weiterer Vorteil von der TMBS-Sub-PN gegenüber der TMBS-PN ist die wesentlich einfachere Prozessführung. Die TMBS-Sub-PN bzw. TMBS mit integrierter Substrat-PN-Diode als Klammerelement lässt sich in einem Standard-Trench-Prozess füe Power-MOS mit geringen Modifikationen herstellen. Ein mögliches Herstellungsverfahren von TMBS-Sub-PN kann wie folgt ablaufen:
    • – n+-Substrat als Ausgangsmaterial
    • – Epitaxie
    • – Grabenätzen bis zum n+-Substrat
    • – Oxidation der Oberfläche von Gräben
    • – Ätzen der Oxidschicht am Boden der Gräben
    • – Ausfüllen der Gräben mit p-dotiertem Si oder Poly-Si
    • – Diffusion einer dünnen p+-Schicht im oberen Bereich der Gräben
    • – Metallisierung auf Vorder- und Rückseite.
  • Die TMBS-Sub-PN kann im Randbereich des Chips noch zusätzliche Strukturen zur Reduktion der Randfeldstärke aufweisen. Dies können z. B. niedrig dotierte p-Bereiche, Feldplatten oder ähnliche dem Stand der Technik entsprechende Strukturen sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 0707744 B1 [0004]
    • - DE 69428996 T2 [0004]
    • - DE 102004053760 [0008]

Claims (10)

  1. Halbleiteranordnung mit einer Trench-MOS-Barrier-Schottky-Diode, die wenigstens eine Kombination von Schottky-Diode, MOS-Struktur und einer PN-Diode als Klammerelement umfasst, dadurch gekennzeichnet, dass die PN-Diode als integrierte Substrat-PN-Diode ausgestaltet ist und und die Durchbruchspannung der Substrat-PN-Diode (BV_pn) niedriger als die Durchbruchspannung der Schottky-Diode (BV_schottky) ist und die Durchbruchspannung der MOS-Struktur (BV_mos) ist.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Anordnung mit hohen Strömen im Durchbruch betrieben werden kann.
  3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sie als Z-Diode insbesondere mit einer Durchbruchspannung von ca. 20 V zum Einsatz in Kfz-Generatorsystem eingesetzt wird.
  4. Halbleiteranordnung nach einem der Ansprüche 1, 2 oder 3, dadurch gekennzeichnet, dass sich eine n-Epischicht (2) auf dem n+-Substrat (1) befindet und als Kathodenzone dient, und sich in der zweidimensionalen Darstellung mindestens zwei durch die n-Epischicht (2) bis zum n+-Substrat (1) eingeätzten Gräben (6) und Oxidschichten (7) an deren Seitenwänden befinden, und die Bereiche (8) zwischen den Oxidschichten (7) in den Gräben (6) mit p-dotiertem Si oder Poly-Si ausgefüllt sind und sich als Anodenzone der Substrat-PN-Diode dienen, und sich dünne p+-Schichten (9) in oberen Bereichen der Gräben (8) befinden.
  5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sich eine Metallschicht (5) an der Rückseite des Chips befindet und als Kathodenelektrode dient, und eine Metallschicht (4) an der Vorderseite des Chips befindet und, mit ohmschem Kontakt zu p+-Schichten (9) und mit Schottky-Kontakt zur n-Epischicht (2), als Anodenelektrode dient.
  6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (6) durch die n-Epischicht (2) bis zum Substrat (1) (1) eingeätzt werden und über eine rechteckige Form, eine U- oder über eine andere vorgebbare wählbare Form verfügen.
  7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die p-Wannen (8) so ausgelegt werden, dass kein Punch-Through-Effekt und der Durchbruch der Substrat-PN-Diode am Übergang zwischen den p-Wannen (8) und dem n+-Substrat (1) stattfindet.
  8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Metallisierung aus zwei oder mehreren übereinander hegenden Metalllagen besteht.
  9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (6) in Streifenanordnung oder als Inseln angeordnet sind.
  10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Inseln kreisförmig, sechseckig oder in vorgebbarer Form ausgestaltet sind.
DE102007045185A 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung Withdrawn DE102007045185A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102007045185A DE102007045185A1 (de) 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung
US12/733,753 US8497563B2 (en) 2007-09-21 2008-09-15 Semiconductor device and method for its manufacture
PCT/EP2008/062251 WO2009040265A1 (de) 2007-09-21 2008-09-15 Halbleitervorrichtung
JP2010525314A JP5453270B2 (ja) 2007-09-21 2008-09-15 半導体装置
CN200880107842XA CN101803032B (zh) 2007-09-21 2008-09-15 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007045185A DE102007045185A1 (de) 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102007045185A1 true DE102007045185A1 (de) 2009-04-02

Family

ID=40028426

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007045185A Withdrawn DE102007045185A1 (de) 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US8497563B2 (de)
JP (1) JP5453270B2 (de)
CN (1) CN101803032B (de)
DE (1) DE102007045185A1 (de)
WO (1) WO2009040265A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011057841A1 (de) * 2009-11-11 2011-05-19 Robert Bosch Gmbh Schutzelement für elektronische schaltungen
US20120241897A1 (en) * 2009-08-05 2012-09-27 Ning Qu Semiconductor system including a schottky diode

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
JP5579548B2 (ja) * 2010-09-08 2014-08-27 新電元工業株式会社 半導体装置、および、その製造方法
DE102011080258A1 (de) 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode
CN103094356B (zh) * 2011-11-04 2015-08-19 上海华虹宏力半导体制造有限公司 功率二极管的器件结构
CN103137711A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103137684A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法
CN103137710B (zh) * 2011-11-21 2016-08-03 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103199119B (zh) * 2012-01-06 2017-05-17 盛况 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103199102A (zh) * 2012-01-06 2013-07-10 盛况 一种具有超结结构的肖特基半导体装置及其制备方法
CN103208511A (zh) * 2012-01-13 2013-07-17 盛况 一种超结肖特基半导体装置及其制备方法
CN103208533B (zh) * 2012-01-13 2017-02-08 朱江 一种肖特基超结半导体装置及其制备方法
DE102012201911B4 (de) 2012-02-09 2022-09-22 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
CN103378172B (zh) * 2012-04-28 2017-02-08 朱江 一种肖特基半导体装置及其制备方法
CN103378131A (zh) * 2012-04-29 2013-10-30 朱江 一种电荷补偿肖特基半导体装置及其制造方法
CN103378174B (zh) * 2012-04-29 2017-02-15 朱江 一种具有电荷补偿肖特基半导体装置及其制备方法
CN103378176B (zh) * 2012-04-30 2017-10-20 朱江 一种具有电荷补偿肖特基半导体装置及其制造方法
CN103515449B (zh) * 2012-06-14 2017-08-08 朱江 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
DE102015118165A1 (de) 2015-10-23 2017-04-27 Infineon Technologies Ag Elektrische baugruppe, umfassend eine halbleiterschaltvorrichtung und eine klemmdiode
CN113193052B (zh) * 2021-04-29 2023-02-14 东莞市佳骏电子科技有限公司 一种大导通电流的碳化硅二极管
CN114883417B (zh) * 2022-07-04 2022-10-18 深圳市威兆半导体股份有限公司 一种具有导通压降自钳位的半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707744B1 (de) 1993-07-06 2001-11-07 North Carolina State University Schottky-gleichrichter mit mos-gräben
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
JP3860705B2 (ja) 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP4547790B2 (ja) * 2000-10-05 2010-09-22 富士電機システムズ株式会社 半導体装置
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
EP1516369A1 (de) * 2002-06-26 2005-03-23 Cambridge Semiconductor Limited Laterale halbleiteranordnung
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
DE102004053761A1 (de) 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP5303819B2 (ja) 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP4412344B2 (ja) 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707744B1 (de) 1993-07-06 2001-11-07 North Carolina State University Schottky-gleichrichter mit mos-gräben
DE69428996T2 (de) 1993-07-06 2002-06-20 Univ North Carolina State Schottky-gleichrichter mit mos-gräben
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120241897A1 (en) * 2009-08-05 2012-09-27 Ning Qu Semiconductor system including a schottky diode
US8836072B2 (en) * 2009-08-05 2014-09-16 Robert Bosch Gmbh Semiconductor system including a schottky diode
WO2011057841A1 (de) * 2009-11-11 2011-05-19 Robert Bosch Gmbh Schutzelement für elektronische schaltungen
CN102598264A (zh) * 2009-11-11 2012-07-18 罗伯特·博世有限公司 用于电子电路的保护元件
US8816466B2 (en) 2009-11-11 2014-08-26 Robert Bosch Gmbh Protective element for electronic circuits
CN102598264B (zh) * 2009-11-11 2016-02-03 罗伯特·博世有限公司 用于电子电路的保护元件

Also Published As

Publication number Publication date
JP5453270B2 (ja) 2014-03-26
CN101803032A (zh) 2010-08-11
CN101803032B (zh) 2013-03-27
WO2009040265A1 (de) 2009-04-02
US8497563B2 (en) 2013-07-30
JP2010539719A (ja) 2010-12-16
US20100237456A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
DE102007045185A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1825520B1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
EP1812970B1 (de) Halbleitereinrichtung und verfahren für deren herstellung
EP1812971B1 (de) Halbleitereinrichtung und verfahren für deren herstellung
EP2740155B1 (de) Super-junction-schottky-pin-diode
EP2462621B1 (de) Halbleiteranordnung mit einer schottky-diode
EP2462620B1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE102011003961B4 (de) Trench-Schottkydiode
DE102012201911A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102015204138A1 (de) Halbleitervorrichtung mit einer Trench-MOS-Barrier-Schottky-Diode
DE102011087591A1 (de) Hochspannungs-Trench-Junction-Barrier-Schottkydiode
EP2499673B1 (de) Schotty-Diode und Verfahren zu deren Herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
WO2012055627A1 (de) Halbleiteranordnung mit schottkydiode
DE102009028241A1 (de) Halbleiteranordnung
DE102007045184A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015204137A1 (de) Halbleitervorrichtung mit einer Trench-Schottky-Barrier-Schottky-Diode
DE102009018971A1 (de) Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
DE102016204250A1 (de) Trench basierte Diode und Verfahren zur Herstellung einer solchen Diode
DE102011003456A1 (de) Halbleiteranordnung mit reduziertem Einschaltwiderstand
DE102013210546A1 (de) Hochspannungs-Trench-Junction-Barrier-Schottkydiode mit p-Schichten unter dem Schottky-Kontakt

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140604

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee