CN103208533B - 一种肖特基超结半导体装置及其制备方法 - Google Patents
一种肖特基超结半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103208533B CN103208533B CN201210032202.5A CN201210032202A CN103208533B CN 103208533 B CN103208533 B CN 103208533B CN 201210032202 A CN201210032202 A CN 201210032202A CN 103208533 B CN103208533 B CN 103208533B
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- conducting
- junction
- conducting semiconductor
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种肖特基超结半导体装置，因为超结结构的存在，提高器件的反向击穿电压，改善器件的正向导通特性；同时器件正向导通为单个载流子导电的器件，器件具有良好的开关特性。本发明还提供了一种超结肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种肖特基超结半导体装置，本发明还涉及一种肖特基超结半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局。B JBaliga的第5612567号专利中示出了典型的沟槽型布局。传统的沟槽型肖特基二极管在漂移区具有突变的电场分布曲线，影响了器件的反向击穿特性，同时传统的沟槽型肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出，提供一种具有肖特基超结半导体装置及其制备方法。
一种具有肖特基超结半导体装置，其特征在于：包括：衬底层，为半导体材料构成；超结结构，位于衬底层之上，为第一导电半导体材料和第二导电半导体材料相互排列构成，并且第一导电半导体材料和第二导电半导体材料之间有绝缘介质；第一类型肖特基势垒结，位于超结结构的第一导电半导体材料表面；第二类型肖特基势垒结，位于超结结构的第二导电半导体材料表面。所述的第一导电半导体材料和第二导电半导体材料之间有绝缘介质，包括之间部分有绝缘介质。所述的第二导电半导体材料可以为多晶半导体材料。所述的超结结构可以为半超结结构，即在传统超结结构中的漂移层底部增加一个第一导电半导体材料层或第二导电半导体材料层。所述的第一类型肖特基势垒结为势垒金属与第一导电半导体材料形成的结。所述的第二类型肖特基势垒结为势垒金属与第二导电半导体材料形成的结。所述的半导体装置上表面和下表面覆盖有金属，金属并联第一类肖特基势垒结和第二类型肖特基势垒结。所述的半导体装置接一定的反向偏压时，第二导电半导体材料与第一导电半导体材料可以形成电荷补偿，形成超结结构。
一种肖特基超结半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料，在第一导电半导体材料表面形成一种绝缘介质材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；腐蚀去除表面绝缘介质；在超结结构表面淀积势垒金属，形成肖特基势垒结。
一种肖特基超结半导体装置的第二种制备方法，其特征在于：包括如下步骤：在衬底层表面形成第一导电半导体材料层，在第一导电半导体材料层表面形成第一导电半导体材料，在第一导电半导体材料表面形成一种绝缘介质材料；进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽；在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；在沟槽内淀积第二半导体材料，然后进行第二半导体材料反刻蚀；腐蚀去除表面绝缘介质；在超结结构表面淀积势垒金属，形成肖特基势垒结。
如图1所示，为本发明的一种肖特基超结半导体装置剖面示意图和等效电路图。
当半导体装置接一定的反向偏压时，第一类型肖特基势垒结和第二类型肖特基势垒结下部的第一导电半导体材料与第二导电半导体材料可以形成电荷补偿，形成超结结构，提高器件的反向击穿电压。
因为超结结构的存在，从而可以提高漂移区的杂质掺杂浓度，也可以降低器件的正向导通电阻，改善器件的正向导通特性。
同时，当半导体装置接一定的正向向偏压时，第一类型肖特基势垒结(假定第一导电半导体材料层为N型半导体材料)为正向偏压导通，第二类型肖特基势垒结(假定第二导电半导体材料层为P型半导体材料)为反向偏压截止状态，因此器件在正向导通时仍为单个载流子的导电的器件，单个载流子的导电的器件不存在少子注入的问题，器件具有良好的开关特性。
本发明还提供了一种肖特基超结半导体装置的制备方法。
附图说明
图1为本发明的一种肖特基超结半导体装置剖面示意图和等效电路图；
图2为本发明的一种肖特基超结半导体装置剖面示意图。
其中，
1、衬底层；
2、第一导电半导体材料层；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、第一类型肖特基势垒结；
6、第二类型肖特基势垒结；
7、二氧化硅层；
8、超结结构；
9、半超结结构；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种肖特基超结半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。
一种肖特基超结半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于衬底层1之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；二氧化硅层7，位于第一导电半导体材料3和第二导电半导体材料4之间；第一类型肖特基势垒结5，位于第一导电半导体材料3上表面，为半导体硅材料与势垒金属形成的硅化物；第二类型肖特基势垒结6，位于第二导电半导体材料4上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步、在衬底层表面外延生长第一导电半导体材料3，在第一导电半导体材料3表面淀积氮化硅层；
第二步、进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层，然后刻蚀，去除部分裸露第一导电半导体材料3形成沟槽；
第三步、热氧化在沟槽内壁形成二氧化硅层7，刻蚀去除沟槽底部的二氧化硅层7；
第四步、在沟槽内淀积第二导电半导体材料4，然后进行第二半导电导体材料4反刻蚀；
第五步、腐蚀去除表面氮化硅层；
第六步、在超结结构表面淀积势垒金属镍，进行烧结形成第一类型肖特基势垒结5和第二类型肖特基势垒结6，腐蚀去除多余的金属镍；
第七步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属；进行背面金属化工艺，在背面淀积下表面金属层11，如图1所示。
实施例2
图2为本发明的一种肖特基超结半导体装置剖面图，下面结合图2详细说明本发明的半导体装置。
一种肖特基超结半导体装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为2E16/CM3；第一导电半导体材料3，位于第一导电半导体材料层2之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于第一导电半导体材料层2之上，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3；二氧化硅层7，位于第一导电半导体材料3和第二导电半导体材料4之间；第一类型肖特基势垒结5，位于第一导电半导体材料3上表面，为半导体硅材料与势垒金属形成的硅化物；第二类型肖特基势垒结6，位于第二导电半导体材料4上表面，为半导体硅材料与势垒金属形成的硅化物；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步、在衬底层表面外延生长第一导电半导体材料层2和第一导电半导体材料3，在第一导电半导体材料3表面淀积氮化硅层；
第二步、进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅层，然后刻蚀，去除部分裸露第一导电半导体材料3形成沟槽；
第三步、热氧化在沟槽内壁形成二氧化硅层7，刻蚀去除沟槽底部的二氧化硅层7；
第四步、在沟槽内淀积第二导电半导体材料4，然后进行第二半导电导体材料4反刻蚀；
第五步、腐蚀去除表面氮化硅层；
第六步、在超结结构表面淀积势垒金属镍，进行烧结形成第一类型肖特基势垒结5和第二类型肖特基势垒结6，腐蚀去除多余的金属镍；
第七步，在表面淀积上表面金属层10，进行光刻腐蚀工艺，去除表面部分金属；进行背面金属化工艺，在背面淀积下表面金属层11，如图2所示。
过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (6)
1.一种具有肖特基超结半导体装置，其特征在于：包括：
衬底层，为半导体材料构成；
超结结构，位于衬底层之上，为第一导电半导体材料和第二导电半导体材料相互排列构成，并且第一导电半导体材料和第二导电半导体材料之间有绝缘介质隔离，绝缘介质和第二导电半导体材料连接衬底层；
第一类型肖特基势垒结，位于超结结构的第一导电半导体材料表面；
第二导电半导体材料上下设置背靠背结，为PN结位于衬底层表面和第二类型肖特基势垒结位于超结结构的第二导电半导体材料表面；
半导体装置上表面和下表面覆盖有金属，上表面金属并联第一类肖特基势垒结和第二类型肖特基势垒结。
2.如权利要求1所述的半导体装置，其特征在于：所述的第一导电半导体材料或第二导电半导体材料为多晶半导体材料。
3.如权利要求1所述的半导体装置，其特征在于：所述的第一类型肖特基势垒结为势垒金属与第一导电半导体材料形成的结。
4.如权利要求1所述的半导体装置，其特征在于：所述的第二类型肖特基势垒结为势垒金属与第二导电半导体材料形成的结。
5.如权利要求1所述的半导体装置，其特征在于：所述的半导体装置接一定的反向偏压时，第二导电半导体材料与第一导电半导体材料电荷补偿，形成超结结构。
6.一种如权利要求1所述的具有肖特基超结半导体装置的制备方法，其特征在于：包括如下步骤：
1)在衬底层表面形成第一导电半导体材料，在第一导电半导体材料表面形成一种绝缘介质材料；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质材料，然后刻蚀，去除部分裸露半导体材料形成沟槽，沟槽底部连接衬底层；
3)在沟槽内壁形成一种绝缘介质材料，刻蚀去除沟槽底部的绝缘介质材料；
4)在沟槽内淀积第二导电半导体材料，然后进行第二导电半导体材料反刻蚀；
5)腐蚀去除表面绝缘介质；
6)在超结结构表面淀积势垒金属，形成第一类型和第二类型肖特基势垒结；
7)在表面淀积上表面金属，进行光刻腐蚀工艺，去除表面部分金属；进行背面金属化工艺，在背面淀积下表面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210032202.5A CN103208533B (zh) | 2012-01-13 | 2012-01-13 | 一种肖特基超结半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210032202.5A CN103208533B (zh) | 2012-01-13 | 2012-01-13 | 一种肖特基超结半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103208533A CN103208533A (zh) | 2013-07-17 |
| CN103208533B true CN103208533B (zh) | 2017-02-08 |
Family
ID=48755695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210032202.5A Active CN103208533B (zh) | 2012-01-13 | 2012-01-13 | 一种肖特基超结半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103208533B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19848828C2 (de) * | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
| FR2797094B1 (fr) * | 1999-07-28 | 2001-10-12 | St Microelectronics Sa | Procede de fabrication de composants unipolaires |
| JP4768259B2 (ja) * | 2004-12-21 | 2011-09-07 | 株式会社東芝 | 電力用半導体装置 |
| US7602036B2 (en) * | 2006-03-07 | 2009-10-13 | International Rectifier Corporation | Trench type Schottky rectifier with oxide mass in trench bottom |
| JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| DE102007045185A1 (de) * | 2007-09-21 | 2009-04-02 | Robert Bosch Gmbh | Halbleitervorrichtung und Verfahren zu deren Herstellung |
-
2012
- 2012-01-13 CN CN201210032202.5A patent/CN103208533B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103208533A (zh) | 2013-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
| CN103579373B (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103378172A (zh) | 一种肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170424 Address after: 310027 Hangzhou, Zhejiang Province, Xihu District, Zhejiang Road, No. 38, No. Patentee after: Sheng Kuang Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Co-patentee before: Sheng Kuang Patentee before: Zhu Jiang |