WO1999035695A1 - Soi-hochspannungsschalter - Google Patents

Soi-hochspannungsschalter Download PDF

Info

Publication number
WO1999035695A1
WO1999035695A1 PCT/DE1998/003592 DE9803592W WO9935695A1 WO 1999035695 A1 WO1999035695 A1 WO 1999035695A1 DE 9803592 W DE9803592 W DE 9803592W WO 9935695 A1 WO9935695 A1 WO 9935695A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage switch
zone
trenches
drain
switch according
Prior art date
Application number
PCT/DE1998/003592
Other languages
English (en)
French (fr)
Inventor
Jenö Tihanyi
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP98965105A priority Critical patent/EP1048079A1/de
Priority to JP2000527979A priority patent/JP2002501308A/ja
Priority to US09/600,004 priority patent/US6445038B1/en
Publication of WO1999035695A1 publication Critical patent/WO1999035695A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft einen SOI-Hochspannungsschalter mit einer FET-Struktur, bei der zwischen einer Gateelektrode (6) und einer Drainelektrode (7, D) im Drainbereich (3, 2) eine Driftzone (11) des einen Leitfähigkeitstyps vorgesehen ist. In diese Driftzone (11) sind säulenartige Gräben (8) in der Form eines Gitters eingelassen, die mit Halbleitermaterial (9, 10) des anderen Leitfähigkeitstyps gefüllt sind.

Description

SOI-Hochspannungsschalter
Die vorliegende Erfindung betrifft einen SOI-Hochspannungs- schalter mit einer FET-Struktur, bei der zwischen einer Gateelektrode und einer Drainelektrode im Drainbereich eine Driftzone des einen Leitfähigkeitstyps vorgesehen ist.
SOI-Strukturen sind für die Realisierung von mit Hochspannung betriebenen integrierten Schaltungen (HV-IC) an sich besonders geeignet. Solche HV-IC s können nämlich unter Umständen Vollbrücken mit Treiberfunktionen auf einem Chip realisieren. Voraussetzung ist aber, daß hierfür benötigte laterale SOI- Strukturen relativ hochohmige Driftzonen in ihrem Drainbereich haben.
Dieses Problem ist an sich schon seit längerem auch bei vertikalen Strukturen bekannt: um beispielsweise beim Abschalten von GTO-Thyristoren eine Abnahme des abschaltbaren Stromes mit steigender Spannung zu verhindern, werden zusätzlich zu Feldringen in das Gebiet von Raumladungszonen bei einem Substrat des einen Leitfähigkeitstyps frei floatende Gebiete des anderen Leitfähigkeitstyps eingefügt, wobei die Dotierung dieser frei floatenden Gebiete so vorgenommen wird, daß eine Umdotierung des Substrates auf jeden Fall gewährleistet ist (vgl. EP 0 344 514 Bl) . Außerdem ist es bekannt, bei einem SOI-Dünnfilmtransistor eine Driftzone mit einem linearen Dotierungsprofil zu versehen, um so die Spannungsfestigkeit zu verbessern (vgl. EP 0 497 427 Bl).
Die erstgenannte Maßnahme, also das Einbringen eines frei floatenden Gebietes berücksichtigt nicht die speziellen Bedürfnisse von lateralen Anordnungen und geht auch nicht auf die Gestaltung des Randes der FET-Struktur ein. Die zweite Maßnahme, also das Vorsehen eines linearen Dotierungsprofiles im Bereich der Driftzone, ist relativ aufwendig und erfordert eine Anpassung an die Ausdehnung der Driftzone.
Ausgehend von einem solchen Stand der Technik ist es Aufgabe der vorliegenden Erfindung, einen SOI-Hochspannungsschalter zu schaffen, der für praktisch beliebige laterale Erstreckungen einfach herstellbar ist und eine hohe Spannungsfestigkeit aufweist.
Diese Aufgabe wird bei einem SOI-Hochspannungsschalter der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß in die Driftzone säulenartige Gräben eingelassen sind, die mit Halbleitermaterial des anderen Leitfähigkeitstyps gefüllt sind.
Diese Gräben, die in bevorzugter Weise mit polykristallinem Silizium gefüllt sind, das mit Dotierstoff des anderen Leitfähigkeitstyps dotiert ist, sind beispielsweise gitterartig in Reihen angeordnet, wobei der Abstand der in Richtung senkrecht zu der Verbindungsrichtung zwischen Drain und Source verlaufenden Reihen bei einer n-Dotierung der Driftzone von etwa 2 x 1015 cm-3 ca. 3 bis 30 μm und vorzugsweise 6 bis 10 μm beträgt, während der Abstand der Gräben in einer Reihe voneinander ungefähr 2 bis 5 μm betragen kann, wenn die Gräben, die einen kreisrunden oder rechteckförmigen Querschnitt haben können, im Querschnitt Abmessungen von etwa 0,1 bis 3 μm und insbesondere 1 bis 2 μm haben.
Zur weiteren Erhöhung der Spannungsfestigkeit können im Randbereich auf der Oberfläche noch Feldplatten angebracht werden, die mit Gate oder Source des SOI-Hochspannungsschalters zu verbinden sind.
Die einzelnen Gräben werden auf einmal in die Driftzone, beispielsweise durch Atzen, eingebracht und anschließend mit p- dotiertem polykristallinem Silizium gefüllt, wenn die Driftzone n-dotiert ist. Der Dotierstoff dringt bei einer Wärmebehandlung aus dem polykristallinem Silizium aus, so daß eine Anzahl von "Stöpsel"- oder "Knödel"-artigen Quellen von p- Dotierstoff, beispielsweise Bor, in der n-leitenden Driftzone vorhanden ist. Damit ist es möglich, die Driftzone höher zu dotieren, ohne die Gefahr einer Verminderung der Spannungsfestigkeit hervorzurufen.
Die Gräben sind speziell so angeordnet, daß die zwischen ihnen liegenden Bereiche der Driftzone, sogenannte Zwischenzonen, bei angelegter positiver Drainspannung an die ^-leitende Drainzone bzw. die n-leitende Driftzone, zuvor von Ladungsträgern ausgeräumt werden, bevor ein Durchbruch zwischen dem p-leitenden Graben und dem n-leitenden Umfeld der Driftzone eintreten kann.
Das erfindungsgemäße Prinzip, also das Einbringen von einzelnen, gitterartig angeordneten Gräben, die mit Halbleitermaterial des anderen Leitfähigkeitstyps gefüllt sind, in eine Driftzone des einen Leitfähigkeitstyps, kann in vorteilhafter Weise nicht nur bei SOI-FETs, sondern auch beispielsweise bei SOI-IGBTs (Bipolartransistor mit isoliertem Gate) angewandt werden, wenn auch bei höheren Spannungen eine große Stromtragfähigkeit angestrebt wird.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch einen SOI-Hochspannungsschalter mit FET-Struktur als einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2 einen zu Fig. 1 sehr ähnlichen Schnitt durch einen SOI-Hochspannungs-IGBT nach einem zwei- ten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 3 eine Draufsicht auf einen SOI-Hochspannungsschalter nach der vorliegenden Erfindung und
Fig. 4 einen SOI-Hochspannungsschalter mit FET-
Struktur und Feldplatten gemäß einem weiteren Ausführungsbeispiel der Erfindung.
In den Figuren sind einander entsprechende Bauteile mit den gleichen Bezugszeichen versehen.
Fig. 1 zeigt einen Schnitt durch eine SOI-HV-FET-Struktur mit einer Isolatorschicht 1, in die eine monokristalline Siliziumschicht 2 ("Insel") eingebettet ist. Diese Insel hat eine Schichtdicke von beispielsweise etwa 20 μm und ist beispielsweise n-dotiert. Die Dotierungskonzentration kann dabei etwa 2 x 1015 cm-3 betragen. Selbstverständlich sind auch andere Schichtdicken und Dotierungskonzentrationen für die Halbleiterschicht 2 möglich: so sind beispielsweise für die Schichtdicke Werte zwischen 1 und 50 μm denkbar.
In der Halbleiterschicht 2 befindet sich eine Drainzone 3, die n+-dotiert ist. Die Drain kann auch aus einem sogenannten Schottky-Kontakt, also einem Kontakt zwischen Metall und Silizium, oder aus einer Kombination einer n+-leitenden Zone 3' und einer p+-leitenden Zone 3" bestehen, wie dies in Strichlinien in Fig. 1 angedeutet ist. Im Fall eines Schottky-Kon- taktes ist dieser auf der Halbleiterschicht 2 angeordnet (in Fig. 1 entfällt also dann die Zone 3), während die ^-leitende Zone 3' und die p+-leitende Zone 3" getrennt oder kurzgeschlossen (wie dargestellt) kontaktiert sein können. Außerdem sind in üblicher Weise eine p-dotierte Wanne 4 und eine n+- dotierte Sourcezone 5 vorgesehen. Ein Gate 6 besteht vorzugsweise aus n+-dotiertem polykristallinem Silizium und ist über eine Metallisierung 7 aus beispielsweise Aluminium an eine Gateelektrode G angeschlossen. In ähnlicher Weise verbinden weitere Metallisierungen 7 die Sourcezone 5 bzw. die Drainzone 3 mit einer Sourceelek- trode S, die geerdet ist, und einer Drainelektrode D, an der eine positive Spannung anliegt.
Erfindungsgemäß sind in dem die Driftzone bildenden Gebiet der Halbleiterschicht 2 zwischen Gate 6 und Drainzone 3 gitterartig angeordnete, mit p-leitendem Halbleitermaterial gefüllte Gräben 8 vorgesehen, die beispielsweise eine p+-do- tierte polykristalline Siliziumfüllung 9 haben, aus der der p-leitende Dotierstoff, beispielsweise Bor, in die umgebende Halbleiterschicht 2 ausdiffundiert ist, so daß dort p-leitende Gebiete 10 entstehen.
Fig. 2 zeigt einen Schnitt durch einen Hochvolt-IGBT, bei dem eine Drainzone 13 p-dotiert ist.
Fig. 3 zeigt eine Draufsicht ("Layout") auf eine SOI-HV-FET- Struktur entsprechend der Anordnung von Fig. 1, wobei hier zur Verdeutlichung der Darstellung die Isolatorschicht 1 und die Metallisierungen 7 teilweise weggelassen sind. Wie nun aus der Fig. 3 zu ersehen ist, bilden die Gräben 8 ein Gitter von einzelnen "Säulen"- oder "Knödel"-artigen Gebieten 10 mit p-leitendem Dotierstoff in der Driftzone 11 zwischen Gate 6 und Drainzone 3. Der Abstand d zwischen den einzelnen Reihen beträgt etwa 3 bis 30 μm und vorzugsweise 5 bis 10 μm, wenn die Dotierungskonzentration in der Driftzone 11 einen Wert von zweimal 1015 cm-3 hat. In den einzelnen Reihen sind die Gräben 8 voneinander um etwa 2 bis 5 μm beabstandet, während die Abmessung eines Grabens 8 im Querschnitt Werte zwischen 0,1 bis 3 μm, vorzugsweise zwischen 1 und 2 μm hat. Die einzelnen Gräben 8 sind so angeordnet, daß die Bereiche zwischen den Reihen dieser Gräben, sogenannte Zwischenzonen, bei angelegter positiver Drainspannung von Ladungsträgern zuvor ausgeräumt werden, bevor ein Durchbruch zwischen dem p- leitenden Gebiet 10 und dem n-leitenden Umfeld der Driftzone 11 auftreten kann. Es ist aber auch möglich, daß die Drainzone bzw. -elektrode in der Mitte einer Silizium-Insel angeordnet wird, und daß Source, Gate und Driftzone ringförmig Drain umgeben.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen SOI-Hochspannungsschalters anhand eines SOI-HV-FETs, wobei im Unterschied zu dem Ausführungsbeispiel von Fig. 1 noch zusätzlich Feldplatten 12 vorgesehen sind, die die Spannungsfestigkeit der Randstruktur weiter steigern. Diese Feldplatten 12 können gegebenenfalls mit Gate G oder mit Source S und miteinander verbunden werden.

Claims

Patentansprüche
1. SOI-Hochspannungsschalter mit einer FET-Struktur, bei der zwischen einer Gateelektrode (6) und einer Drainelektrode (7, D) im Drainbereich (2, 3) eine Driftzone (11) des einen Leitfähigkeitstyps vorgesehen ist, dadurch gekennzeichnet, daß in die Driftzone (11) säulenartige Gräben (8) eingelassen sind, die mit Halbleitermaterial (9, 10) des anderen Leitfähigkeitstyps gefüllt sind.
2. SOI-Hochspannungsschalter nach Anspruch 1, dadurch gekennzeichnet, daß die Gräben (8) mit polykristallinem Silizium (9) gefüllt sind, das mit Dotierstoff des anderen Leitfähigkeitstyps dotiert ist, und daß aus dem polykristallinen Silizium durch Diffusion die Umgebung dotiert ist.
3. SOI-Hochspannungsschalter nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gräben (8) gitterartig in Reihen angeordnet sind.
4. SOI-Hochspannungsschalter nach Anspruch 3, dadurch gekennzeichnet, daß der Abstand der in Richtung senkrecht zur Verbindungsrichtung zwischen Drainzone (3) und Sour- cezone (5) verlaufenden Reihen 3 bis 30 μm, vorzugsweise 5 bis 10 μm bei einer n-leitenden Dotierung der Driftzone (11) von etwa 2 x 1015 cm-3 beträgt.
5. SOI-Hochspannungsschalter nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Querschnittsabmessung der Gräben (8) etwa 0,1 bis 3 μm, vorzugsweise 1 bis 2 μm beträgt.
6. SOI-Hochspannungsschalter nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Abstand der Gräben (8) in einer Reihe etwa 2 bis 5 μm beträgt.
7. SOI-Hochspannungsschalter nach einem der Ansprüche 1 bis
6, gekennzeichnet durch Feldplatten (12) , die im Bereich zwischen Gateelektrode (6) und Drain (3, 7, D) in einer Isolatorschicht (1) vorgesehen sind.
8. SOI-Hochspannungsschalter nach einem der Ansprüche 1 bis
7, dadurch gekennzeichnet, daß die Gräben (8) derart angeordnet sind, daß bei einer n-leitenden Driftzone (11) und positiver Drainspannung der Bereich zwischen den Gräben (8) von Ladungsträgern ausgeräumt wird, bevor ein Durchbruch zwischen den Gräben (8) und der Driftzone (11) eintritt.
9. SOI-Hochspannungsschalter nach einem der Ansprüche 1 bis
8, dadurch gekennzeichnet, daß die Drainzone durch einen Schottky-Kontakt gebildet ist.
10. SOI-Hochspannungsschalter nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Drainzone aus einer n+-leitenden Zone (3') und einer p+-leitenden Zone (3") besteht, die getrennt oder kurzgeschlossen kontaktiert sind.
11. SOI-Hochspannungsschalter nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß Source und Gate in einem geschlossenen Ring Drain umgeben.
PCT/DE1998/003592 1998-01-09 1998-12-07 Soi-hochspannungsschalter WO1999035695A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP98965105A EP1048079A1 (de) 1998-01-09 1998-12-07 Soi-hochspannungsschalter
JP2000527979A JP2002501308A (ja) 1998-01-09 1998-12-07 Ｓｏｉ高電圧スイッチ
US09/600,004 US6445038B1 (en) 1998-01-09 1998-12-07 Silicon on insulator high-voltage switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19800647A DE19800647C1 (de) 1998-01-09 1998-01-09 SOI-Hochspannungsschalter
DE19800647.0 1998-01-09

Publications (1)

Publication Number Publication Date
WO1999035695A1 true WO1999035695A1 (de) 1999-07-15

Family

ID=7854273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/003592 WO1999035695A1 (de) 1998-01-09 1998-12-07 Soi-hochspannungsschalter

Country Status (5)

Country Link
US (1) US6445038B1 (de)
EP (1) EP1048079A1 (de)
JP (1) JP2002501308A (de)
DE (1) DE19800647C1 (de)
WO (1) WO1999035695A1 (de)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071815A2 (en) * 2000-03-23 2001-09-27 Koninklijke Philips Electronics N.V. High voltage semiconductor device having a field plate arrangement
WO2002078090A2 (en) * 2001-03-23 2002-10-03 Koninklijke Philips Electronics N.V. Field-effect transistor structure and method of manufacture
WO2002069408A3 (en) * 2001-02-27 2002-12-05 Koninkl Philips Electronics Nv Soi ldmos transistor having a field plate and method of making the same
WO2003038905A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
WO2003038906A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor and method of making the same
KR100393201B1 (ko) * 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829052B1 (ko) 1999-06-03 2008-05-19 제네럴 세미컨덕터, 인코포레이티드 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에의해 형성되는 다른 전력 ｍｏｓｆｅｔ
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
EP1162664A1 (de) * 2000-06-09 2001-12-12 Motorola, Inc. Laterale Halbleiteranordnung mit niedrigem Einschaltwiderstand und Verfahren zu deren Herstellung
DE10321222A1 (de) * 2003-05-12 2004-12-23 Infineon Technologies Ag Halbleiterbauelement
US7812369B2 (en) * 2003-09-09 2010-10-12 The Regents Of The University Of California Fabrication of single or multiple gate field plates
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US20060175670A1 (en) * 2005-02-10 2006-08-10 Nec Compound Semiconductor Device, Ltd. Field effect transistor and method of manufacturing a field effect transistor
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100770539B1 (ko) * 2006-08-11 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7714407B2 (en) * 2007-08-29 2010-05-11 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US10648554B2 (en) 2014-09-02 2020-05-12 Polaris Industries Inc. Continuously variable transmission
CA3183788A1 (en) 2018-03-19 2019-09-26 Polaris Industries Inc. Continuously variable transmission
CN111524961B (zh) 2019-02-28 2021-02-02 长江存储科技有限责任公司 具有增大的击穿电压的高电压半导体器件及其制造方法
CN111640785B (zh) * 2020-06-12 2021-09-07 电子科技大学 一种具有多沟槽的ligbt器件
CN111640787B (zh) * 2020-06-12 2021-08-24 电子科技大学 一种具有多沟槽的ldmos器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218768A (ja) * 1985-07-17 1987-01-27 Tdk Corp 高耐圧縦形半導体装置及びその製造方法
US5111254A (en) * 1990-08-17 1992-05-05 Gte Laboratories Incorporated Floating gate array transistors
EP0526939A1 (de) * 1991-08-07 1993-02-10 Koninklijke Philips Electronics N.V. Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode
EP0638938A2 (de) * 1993-08-10 1995-02-15 Koninklijke Philips Electronics N.V. SOI-Transistor mit verbesserer Hochquelle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980742A (en) * 1988-05-31 1990-12-25 Siemens Aktiengesellschaft Turn-off thyristor
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
KR0175277B1 (ko) * 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
US6163052A (en) * 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JP3850146B2 (ja) * 1998-07-07 2006-11-29 三菱電機株式会社 分離構造とその分離構造を備える半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218768A (ja) * 1985-07-17 1987-01-27 Tdk Corp 高耐圧縦形半導体装置及びその製造方法
US5111254A (en) * 1990-08-17 1992-05-05 Gte Laboratories Incorporated Floating gate array transistors
EP0526939A1 (de) * 1991-08-07 1993-02-10 Koninklijke Philips Electronics N.V. Lateraler, bipolarer Halbleitertransistor mit isolierter Steuerelektrode
EP0638938A2 (de) * 1993-08-10 1995-02-15 Koninklijke Philips Electronics N.V. SOI-Transistor mit verbesserer Hochquelle

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LEVINSON M: "A HIGH VOLTAGE BULK MESFET USING IN-SITU JUNCTIONS", PROCEEDINGS OF THE POWER MODULATOR SYMPOSIUM, SAN DIEGO, JUNE 26 - 28, 1990, no. SYMP. 19, 26 June 1990 (1990-06-26), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 347 - 351, XP000207405 *
NGUYEN Q V ET AL: "HIGH VOLTAGE SEMICONDUCTOR-METAL EUTECTIC TRANSISTORS FOR PULSED POWER SWITCHING APPLICATIONS", PROCEEDINGS OF THE POWER MODULATOR SYMPOSIUM, MYRTLE BEACH, SOUTH CAROLINA, JUNE 23 - 25, 1992, no. SYMP. 20, 23 June 1992 (1992-06-23), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 274 - 277, XP000348416 *
PATENT ABSTRACTS OF JAPAN vol. 011, no. 190 (E - 517) 18 June 1987 (1987-06-18) *

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071815A3 (en) * 2000-03-23 2002-03-28 Koninkl Philips Electronics Nv High voltage semiconductor device having a field plate arrangement
US6445019B2 (en) 2000-03-23 2002-09-03 Koninklijke Philips Electronics N.V. Lateral semiconductor device for withstanding high reverse biasing voltages
WO2001071815A2 (en) * 2000-03-23 2001-09-27 Koninklijke Philips Electronics N.V. High voltage semiconductor device having a field plate arrangement
KR100847990B1 (ko) * 2001-02-27 2008-07-22 엔엑스피 비 브이 횡형 박막 ｓｏｉ 디바이스 및 이 디바이스에서의 에너지 소모 감소 방법
WO2002069408A3 (en) * 2001-02-27 2002-12-05 Koninkl Philips Electronics Nv Soi ldmos transistor having a field plate and method of making the same
WO2002078090A3 (en) * 2001-03-23 2003-02-13 Koninkl Philips Electronics Nv Field-effect transistor structure and method of manufacture
US6664593B2 (en) 2001-03-23 2003-12-16 Koninklijke Philips Electronics N.V. Field effect transistor structure and method of manufacture
WO2002078090A2 (en) * 2001-03-23 2002-10-03 Koninklijke Philips Electronics N.V. Field-effect transistor structure and method of manufacture
KR100393201B1 (ko) * 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US10812068B2 (en) 2001-10-10 2020-10-20 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10797694B2 (en) 2001-10-10 2020-10-06 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10790820B2 (en) 2001-10-10 2020-09-29 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
WO2003038905A3 (en) * 2001-11-01 2003-10-23 Koninkl Philips Electronics Nv Lateral soi field-effect transistor
WO2003038906A3 (en) * 2001-11-01 2004-07-29 Koninkl Philips Electronics Nv Lateral soi field-effect transistor and method of making the same
WO2003038905A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
WO2003038906A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor and method of making the same
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US10797172B2 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10680600B2 (en) 2005-07-11 2020-06-09 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48944E1 (en) 2005-07-11 2022-02-22 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink
US10818796B2 (en) 2005-07-11 2020-10-27 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
US9106227B2 (en) 2008-02-28 2015-08-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
US9293262B2 (en) 2008-02-28 2016-03-22 Peregrine Semiconductor Corporation Digitally tuned capacitors with tapered and reconfigurable quality factors
US9197194B2 (en) 2008-02-28 2015-11-24 Peregrine Semiconductor Corporation Methods and apparatuses for use in tuning reactance in a circuit device
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US11418183B2 (en) 2018-03-28 2022-08-16 Psemi Corporation AC coupling modules for bias ladders
US11870431B2 (en) 2018-03-28 2024-01-09 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Also Published As

Publication number Publication date
JP2002501308A (ja) 2002-01-15
EP1048079A1 (de) 2000-11-02
US6445038B1 (en) 2002-09-03
DE19800647C1 (de) 1999-05-27

Similar Documents

Publication Publication Date Title
DE19800647C1 (de) SOI-Hochspannungsschalter
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10120030B4 (de) Lateralhalbleiterbauelement
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10303335A1 (de) Halbleiterbauteil
DE112016006380B4 (de) Halbleiterbauelement
CH638928A5 (de) Halbleiteranordnung.
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE102014119395A1 (de) Transistorbauelement mit Feldelektrode
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10024480A1 (de) Kompensationsbauelement mit verbesserter Robustheit
DE4022021A1 (de) Mos halbleitervorrichtung
DE102007013848A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
DE112017002113B4 (de) Halbleitereinheit
DE102019128072B4 (de) Transistorbauelement mit einem variierenden flächenbezogenen spezifischen gaterunnerwiderstand
DE10005772B4 (de) Trench-MOSFET
DE102006027504A1 (de) Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998965105

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09600004

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998965105

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1998965105

Country of ref document: EP