DE102014101847B4 - Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich - Google Patents

Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich Download PDF

Info

Publication number
DE102014101847B4
DE102014101847B4 DE102014101847.8A DE102014101847A DE102014101847B4 DE 102014101847 B4 DE102014101847 B4 DE 102014101847B4 DE 102014101847 A DE102014101847 A DE 102014101847A DE 102014101847 B4 DE102014101847 B4 DE 102014101847B4
Authority
DE
Germany
Prior art keywords
region
regions
super junction
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014101847.8A
Other languages
English (en)
Other versions
DE102014101847A1 (de
Inventor
Armin Willmeroth
Gerald Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014101847A1 publication Critical patent/DE102014101847A1/de
Application granted granted Critical
Publication of DE102014101847B4 publication Critical patent/DE102014101847B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Super-Junction-Halbleitervorrichtung (500), aufweisend:einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (101) parallelen zweiten Oberfläche (102), wobei der Halbleiterkörper (100) einen Zellbereich (610) und einen den Zellbereich (610) lateral umgebenden Randbereich (690) aufweist, wobei in dem Zellbereich (610) Sourcegebiete (110) eines ersten Leitfähigkeitstyps und Bodygebiete (115) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps ausgebildet sind, und wobei jedes Sourcegebiet (110) in eines der Bodygebiete (115) eingebettet ist;eine Super-Junction-Struktur, die in dem Halbleiterkörper (100) ausgebildet ist, wobei die Super-Junction-Struktur erste Bereiche (121) des ersten Leitfähigkeitstyps und zweite Bereiche (122) des zweiten Leitfähigkeitstyps aufweist, und wobei jeder zweite Bereich (122) mit einem der Bodygebiete (115) strukturell verbunden ist;eine mit den Sourcegebieten (110) im Zellbereich (610) elektrisch verbundene erste Elektrodenstruktur (310), die direkt an die erste Oberfläche (101) angrenzt, wobei in dem Randbereich (690) keine Sourcegebiete (110) ausgebildet oder nicht mit der ersten Elektrodenstruktur (310) elektrisch verbunden sind; undeine zweite Elektrodenstruktur (320), die direkt an die zweite Oberfläche (102) angrenzt;wobei die Super-Junction-Halbleitervorrichtung (500) geeignet ist, eine zwischen der ersten und zweiten Elektrodenstruktur (310, 320) angelegte Spannung in dem Zellbereich (610) vorwiegend in einer zur ersten Oberfläche (101) senkrechten vertikalen Richtung und in dem Randbereich (690) vorwiegend in einer lateralen Richtung abzubauen,wobei die Super-Junction-Struktur in einem ersten Gebiet (611) des Zellbereichs (610) eine erste nominale Durchbruchsspannung aufweist und in einem zweiten Gebiet (612) des Zellbereichs (610) eine zweite, kleinere nominale Durchbruchsspannung aufweist.

Description

  • HINTERGRUND
  • Ein Halbleiterkörper eines Super-Junction-FET (Feldeffekttransistor) weist ein Driftgebiet mit durch n-dotierte Bereiche getrennten p-dotierten Bereichen auf, wobei die n-dotierten Bereiche den An-Zustandsstrom bzw. den Strom im eingeschalteten Zustand für n-FETs und die p-dotierten Bereiche den An-Zustandsstrom bzw. den Strom im eingeschalteten Zustand für p-FETs tragen. Im Rückwärtsbetrieb erstrecken sich Verarmungszonen zwischen den p-dotierten und den n-dotierten Bereichen derart in lateraler Richtung, dass Super-Junction-FETs bei hohen Fremdstoffkonzentrationen bzw. Dotierstoffkonzentrationen, die einen niedrigen Einschaltwiderstand bereitstellen, hohe Rückwärtsdurchbruchsspannungen aufnehmen.
  • Die Druckschrift US 2007 / 0 272 979 A1 beschreibt ein Super-junction-Halbleiterbauteil mit einem Bauteilzentralgebiet, einem Grenzgebiet und einem Endabschnitt. Das Bauteilzentralgebiet umfasst Sourcegebiete, die jeweils in ein p-dotiertes Basisgebiet eingebettet sind und mit einer Sourceelektrode auf der Bauteilvorderseite elektrisch verbunden sind. Die Sourcegebiete liegen im Hauptstrompfad zwischen der Sourceelektrode und der Drainelektrode. Das Grenzgebiet und der Endabschnitt weisen keine solchen Sourcegebiete auf, die mit der Sourceelektrode verbunden sind. In dem Grenzgebiet und im Endabschnitt fließt im eingeschalteten Zustand kein Strom in vertikaler Richtung. Innerhalb des Bauteilzentralgebiets sind die p-dotierten Säulen und die n-dotierten Säulen der Superjunctionstruktur überall gleichartig ausgebildet und die nominale Durchbruchspannung ist im gesamten Bauteilzentralgebiet gleich.
  • Die Druckschrift DE 101 06 006 B4 beschreibt ein Superjunction-Halbleiterbauteil mit einer Drain-Driftzone, die n-leitende Driftstromwegzonen und p-leitende Trennzonen aufweist, welche alternierend angeordnet sind. Ein Durchbruchsverhinderungsbereich schließt die Drain-Driftzone allseitig ein. Der Durchbruchverhinderungsbereich umfasst n-leitende Zonen und p-leitende Zonen, welche alternierend angeordnet sind und schwächer dotiert sind als die n-leitenden Driftstromwegzonen und p-leitenden Drainzonen der Drain-Driftzone. Im eingeschalteten Zustand fließt durch die n-leitenden Driftstromwegzonen ein Strom in vertikaler Richtung.
  • Das in der Druckschrift US 2005 / 0 045 922 A1 beschriebene Halbleiterbauelement umfasst einen Bereich mit Halbleiterleistungsbauelementen und weitere Bereiche mit weiteren Halbleiterbauelementen. Ein vertikaler Strom fließt lediglich im Bereich mit den Halbleiterleistungsbauelementen. Die Druckschrift WO 99 / 23 703 A9 beschreibt eine hochspannungsfeste Randstruktur für ein Halbleiterbauelement, das ein Zellenfeld und einen das Zellenfeld umschließenden und von der Chipkante trennenden Randbereich aufweist. Der Randbereich umfasst floatende, p-dotierte Schutzringe und zwischen den floatenden Schutzringen ausgebildete n-dotierte Zwischenringzonen. Leitfähigkeit und/oder die Geometrien der floatenden Schutzringe und der Zwischenringzonen sind derart eingestellt, dass sich deren Ladungsträger bei angelegter Sperrspannung vollständig ausräumen. Im eingeschalteten Zustand fließt im Bereich des Zellenfelds ein Strom in vertikaler Richtung durch das Halbleiterbauelement.
  • In der Druckschrift US 2012 / 0 070 965 A1 ist ein Superjunction-Halbleiterbauelement mit Transistorzellen in einem Elementenabschnitt und mit einem Abschlussabschnitt beschrieben, wobei der Abschlussabschnitt den Elementenabschnitt lateral einschließt. Im Elementenabschnitt ist eine Superjunctionstruktur mit p-dotierten Säulengebieten und n-dotierten Säulengebieten ausgebildet. Im Abschlussabschnitt ist eine weitere Superjunctionsstruktur mit p-dotierten und n-dotierten Säulen ausgebildet. Der Abschlussabschnitt umfasst ferner einen RESURF Bereich. Der RESURF Bereich ist p-dotiert und kann einige oder alle der p-dotierten Säulen im Abschlussabschnitt lateral miteinander verbinden.
  • Die Druckschrift US 2010 / 0 308 399 A1 beschreibt eine Kompensationsstruktur mit n-dotierten Säulengebieten, mit ersten p-dotierten Säulengebieten, die jeweils direkt an p-dotierte Basisschichten anschließen, sowie mit zweiten p-dotierten Säulengebieten, die über p-dotierte Oberflächensäulenschichten lateral an die p-dotierten Basisschichten angeschlossen sind. Die Dotierung der zweiten p-dotierten Säulengebiete ist höher als in den ersten p-dotierten Säulengebieten. Oberhalb der stärker dotierten zweiten p-dotierten Säulengebiete ist der Gateisolationsfilm verstärkt, wobei die Durchbruchspannung innerhalb der Kompensationsstruktur etwa gleich gehalten wird.
    In nicht geklemmten induktiven Schaltumgebungen schalten FETs einen Strom direkt durch eine induktive Last aus. Die induktive Last löst einen Aus-Zustandsstrom bzw. einen Strom im ausgeschalteten Zustand aus, der durch den FET fließt bis die in der induktiven Last gespeicherte Energie dissipiert wurde. Der induzierte Strom triggert einen Avalanche-Mechanismus im FET, wobei das elektrische Feld im FET mobile Ladungsträger erzeugt, die den Aus-Zustandsstrom tragen. Typischerweise spezifizieren FET-Spezifikationen eine einmalige oder repetitive Avalanche-Festigkeitsbewertung um ein Design elektrischer Schaltkreise mit zuverlässigen Arbeitsbedingungen zu ermöglichen. Es ist erstrebenswert eine Super-Junction-Halbleitervorrichtung mit verbesserter Avalanche-Festigkeit bereitzustellen.
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform weist eine Super-Junction-Struktur bzw. eine Superübergangsstruktur auf, die in einem Halbleiterkörper mit einer ersten Oberfläche und einer zur ersten Oberfläche parallelen zweiten Oberfläche ausgebildet ist. Die Super-Junction-Struktur weist erste Bereiche eines ersten Leitfähigkeitstyps und zweite Bereiche eines zweiten Leitfähigkeitstyps auf, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Eine erste Elektrodenstruktur grenzt direkt an die erste Oberfläche an und eine zweite Elektrodenstruktur grenzt direkt an die zweite Oberfläche an. Die Super-Junction-Halbleitervorrichtung ist geeignet eine zwischen der ersten und zweiten Elektrodenstruktur angelegte Spannung in einem Zellbereich vorwiegend in einer zur ersten Oberfläche senkrechten vertikalen Richtung und in einem den Zellbereich umgebenden Randbereich vorwiegend in einer zur ersten Oberfläche parallelen lateralen Richtung aufzunehmen. Die Super-Junction-Struktur weist in einem ersten Gebiet eine erste nominale Durchbruchsspannung und in einem zweiten Gebiet eine zweite nominale Durchbruchsspannung auf, die niedriger als die erste nominale Durchbruchsspannung ist.
  • Gemäß einer weiteren Ausführungsform weist eine Super-Junction-Halbleitervorrichtung eine Super-Junction-Struktur bzw. eine Superübergangsstruktur auf, die in einem Halbleiterkörper mit einer ersten Oberfläche und einer zur ersten Oberfläche parallelen zweiten Oberfläche ausgebildet ist, wobei die Super-Junction-Struktur erste Bereiche eines ersten Leitfähigkeitstyps und zweite Bereiche eines entgegengesetzten zweiten Leitfähigkeitstyps aufweist. Eine erste Elektrodenstruktur grenzt direkt an die erste Oberfläche an und eine zweite Elektrodenstruktur grenzt direkt an die zweite Oberfläche an. Die Super-Junction-Halbleitervorrichtung ist geeignet eine zwischen der ersten und zweiten Elektrodenstruktur angelegte Spannung in einem Zellbereich vorwiegend in einer zur ersten Richtung senkrechten vertikalen Richtung und in einem den Zellbereich umgebenden Randbereich vorwiegend in einer zur ersten Oberfläche parallelen lateralen Richtung aufzunehmen. Entlang eines vertikalen Abstands der Super-Junction-Struktur ist die Kompensation zwischen den ersten und zweiten Bereichen in einem der ersten und zweiten Gebiete stärker verstimmt als im anderen.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A stellt eine schematische Querschnittsansicht einer Halbleitervorrichtung in einer zu einer An-Zustandsstromrichtung senkrechten Ebene gemäß einer Ausführungsform dar, in der ein kompaktes zweites Gebiet mit reduzierter nominaler Rückwärtsdurchbruchsspannung ausgebildet ist.
    • 1B stellt eine schematische Querschnittsansicht einer Halbleitervorrichtung in einer zur An-Zustandsstromrichtung senkrechten Ebene gemäß einer Ausführungsform dar, in der ein kreisförmiges zweites Gebiet mit reduzierter nominaler Rückwärtsdurchbruchsspannung ausgebildet ist.
    • 1C stellt eine schematische Querschnittsansicht einer Halbleitervorrichtung in einer zur An-Zustandsstromrichtung senkrechten Ebene gemäß einer Ausführungsform dar, in der ein einteiliges zweites Gebiet mit reduzierter nominaler Rückwärtsdurchbruchsspannung ausgebildet ist, das entlang eines Bereichs orientiert ist.
    • 1D stellt eine schematische Querschnittsansicht einer Halbleitervorrichtung in einer zur An-Zustandsstromrichtung senkrechten Ebene gemäß einer Ausführungsform dar, in der ein segmentiertes zweites Gebiet mit reduzierter nominaler Rückwärtsdurchbruchsspannung ausgebildet ist, das entlang von Bereichen orientiert ist.
    • 2 stellt ein schematisches Diagramm von elektrischen Feldprofilen zur Diskussion von zum Verständnis der Ausführungsformen hilfreichen Hintergrundinformationen dar.
    • 3A stellt eine schematische Querschnittsansicht eines Teils der Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, die eine Modulation eines Kompensationsverhältnisses durch p-Typ-Fremdstoff- bzw. Dotierstoffgebiete vorsieht, die in n-Typ-Bereiche eines p-lastigen Abschnitts einer Super-Junction-Struktur eingebettet sind.
    • 3B stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, die eine Modulation eines Kompensationsverhältnisses durch n-Typ-Fremdstoff- bzw. Dotierstoffgebiete vorsieht, die in n-Typ-Bereiche eines n-lastigen Abschnitts einer Super-Junction-Struktur eingebettet sind.
    • 3C stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, die eine Modulation des Kompensationsverhältnisses durch n-Typ-Fremdstoff- bzw. Dotierstoffgebiete vorsieht, die in n-Typ-Bereiche eines p-lastigen Abschnitts einer Super-Junction-Struktur eingebettet sind.
    • 3D stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, die eine Modulation des Kompensationsverhältnisses durch p-Typ-Fremdstoff- bzw. Dotierstoffgebiete an einer n-lastigen Seite einer Super-Junction-Struktur vorsieht.
    • 3E stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, die eine Modulation des Kompensationsverhältnisses durch n-Typ-Fremdstoff- bzw. Dotierstoffgebiete an einer n-lastigen Seite einer Super-Junction-Struktur vorsieht.
    • 4A stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, in der eine Variation der Abstände zwischen p-Typ-Bereichen ausgebildet ist.
    • 4B stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, in der eine Variation der Breite von p-Typ-Bereichen ausgebildet ist.
    • 4C stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer weiteren Ausführungsform dar, in der eine Variation der Breite von p-Typ-Bereichen ausgebildet ist.
    • 5A stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, in der eine Variation des Neigungswinkels von p-Typ-Bereichen ausgebildet ist.
    • 5B stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer weiteren Ausführungsform dar, in der eine Variation des Neigungswinkels von p-Typ-Bereichen ausgebildet ist.
    • 6A stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, in der eine Variation der vertikalen Erstreckung von p-Typ-Bereichen ausgebildet ist.
    • 6B stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer weiteren Ausführungsform dar, in der eine Variation der vertikalen Erstreckung von p-Typ-Bereichen ausgebildet ist.
    • 7 stellt eine schematische Querschnittsansicht eines Teils einer Super-Junction-Halbleitervorrichtung gemäß einer Ausführungsform dar, in der eine Variation der vertikalen Erstreckung von p-Typ-Bereichen nahe einem Randbereich ausgebildet ist.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzlich Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes anzeigt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • In den Figuren werden relative Dotierstoffkonzentrationen dargestellt, indem „-“ oder „+“ neben der Art der Dotierung angegeben wird. Zum Beispiel bedeutet „n-“ eine kleinere Dotierstoffkonzentration als die Dotierstoffkonzentration in einem „n“-Dotierungsgebiet, während ein „n+“-Dotierungsgebiet eine größere Dotierstoffkonzentration als das „n“-Dotierungsgebiet hat. Dotierungsgebiete der gleichen relativen Dotierstoffkonzentration haben deshalb nicht notwendigerweise die gleiche Dotierstoffkonzentration. Zum Beispiel können zwei verschiedene „n“-Dotiergebiete die gleiche oder verschiedene absolute Dotierstoffkonzentrationen haben.
  • Die Super-Junction-Halbleitervorrichtung 500, die in 1A dargstellt ist, weist einen Halbleiterkörper 100 mit einer ersten und einer zweiten Oberfläche (nicht gezeigt) auf, die parallel zur Querschnittsebene sind. Der Halbleiterkörper 100 ist aus einem einkristallinen Halbleitermaterial ausgebildet, wie etwa Silizium, Siliziumcarbid SiC, Germanium Ge, einem Siliziumgermaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Eine Normale auf die erste und zweite Oberfläche und die Querschnittsebene der 1A definiert eine vertikale Richtung und Richtungen orthogonal zur Normalenrichtung und parallel zur Querschnittsebene der 1A definieren laterale Richtungen.
  • Der Halbleiterkörper 100 weist einen Zellbereich 610 und einen Randbereich 690 auf, der den Zellbereich 610 in einen am weitesten außen liegenden Abschnitt des Halbleiterkörpers 100 in lateralen Richtungen umgibt. Der Randbereich 690 erstreckt sich entlang einer äußeren Oberfläche 103, die die erste und zweite Oberfläche verbindet. Eine erste Elektrodenstruktur grenzt direkt an die erste Oberfläche an und eine zweite Elektrodenstruktur grenzt direkt an die zweite Oberfläche an. Die Super-Junction-Halbleitervorrichtung ist geeignet eine zwischen der ersten und zweiten Elektrodenstruktur angelegte Spannung im Zellbereich 610 vorwiegend in einer zur ersten Oberfläche senkrechten vertikalen Richtung und im Randbereich 609 vorwiegend in einer zur ersten Oberfläche lateralen Richtung aufzunehmen.
  • In einem leitenden Betrieb der Halbleitervorrichtung 500 fließt ein An-Zustandsstrom im Zellbereich 610 hauptsächlich zur ersten und zweiten Oberfläche 101, 102 und kein oder nur ein vernachlässigbarer Teil des An-Zustandsstroms fließt im Randbereich 690. Diejenigen Sourcegebiete von IGFETs oder IG-BTs, die elektrisch mit einem Sourceanschluss der Halbleitervorrichtung verbunden sind, sind ausschließlich innerhalb des Zellbereichs 610 ausgebildet und fehlen im Randbereich 690. Insoweit Fremdstoff- bzw. Dotierstoffgebiete, die den Sourcegebieten ähneln, im Randbereich 690 ausgebildet sind, sind diese nicht elektrisch mit dem Sourceanschluss verbunden oder sind aus anderen Gründen nicht als Sourcegebiete einer Feldeffektransistorstruktur wirksam, zum Beispiel ist keine Gateelektrode ausgebildet oder derart steuerbar, dass ein An-Zustands- oder Vorwärtsstrom im leitenden Modus durch die jeweiligen Fremdstoffgebiete fließt.
  • In einer Driftzone 120 des Halbleiterkörpers 100 ist eine Super-Junction-Struktur bzw. eine Superübergangsstruktur ausgebildet, die erste Bereiche 121 eines ersten Leitfähigkeitstyps und zweite Bereiche 122 eines zweiten Leitfähigkeitstyps aufweist, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei erste und zweite Bereiche 121, 122 entlang zumindest einer lateralen Richtung abwechseln. Die Querschnittsflächen der zweiten Bereiche 122 können in der Querschnittsebene Kreise, Ellipsoide, Ovale, Sechsecke oder Rechtecke, etwa Quadrate, sein, die abgerundeten Ecken aufweisen können oder auch nicht. Die ersten Bereiche 121 können Segmente eines Gitters sein, in das die zweiten Bereiche 122 eingebettet sind.
  • Gemäß der dargestellten Ausführungsform sind die ersten und zweiten Bereiche 121, 122 parallele Streifen, die in regelmäßigen Abständen angeordnet sein können. Die ersten und zweiten Bereiche 121, 122 können hauptsächlich im Zellbereich 610 ausgebildet sein und sich bis in angrenzende innere Gebiete des Randbereichs 690 erstrecken. Weitere erste und zweite Bereiche 121, 122 können ausschließlich im Randbereich 690 ausgebildet sein.
  • In einem ersten Gebiet 611 des Zellbereichs 610 weist die Super-Junction-Struktur eine erste nominale Durchbruchsspannung auf. In einem übrigen zweiten Gebiet 612 des Zellbereichs 610 weist die Super-Junction-Struktur eine zweite nominale Durchbruchsspannung auf, die niedriger als die erste nominale Durchbruchsspannung ist.
  • Die Durchbruchsspannung des Zellbereichs 610 oder eines Gebiets davon ist eine bekannte Funktion der Fremdstoffverteilungen und der geometrischen Parameter der Super-Junction-Struktur. Die nominale Durchbruchsspannung des Zellbereichs 610 oder eines Gebiets davon ist diejenige Durchbruchsspannung, die sich aus den vorgegebenen geometrischen Parametern und den vorgegebenen Fremdstoffverteilungen für die Super-Junction-Struktur ergibt. Aufgrund von prozessinduzierten Inhomogenitäten kann die tatsächlich Durchbruchsspannung eines beliebigen Gebiets des Zellbereichs 610 von der nominalen Durchbruchsspannung abweichen.
  • Wenn in einer herkömmlichen Vorrichtung ein kontrollierter Avanlanche-Durchbruch ausgelöst wurde, etwa in einer nicht geklemmten induktiven Schaltumgebung, hängt die Stelle, an der der Avalanche-Durchbruch im Zellbereich 610 auftritt, von der Homogenität der geometrischen Parameter und Fremdstoffgrößen ab. Wenn die Homogenität hoch ist, können sich die erzeugten Ladungsträger und der Aus-Zustandsstrom einheitlich über den gesamten Zellbereich 610 verteilen und die thermische Belastung verteilt sich über einen vergleichsweise großen Bereich. Wenn die Homogenität niedrig ist, konzentrieren sich die erzeugten Ladungsträger und der Aus-Zustandsstrom auf wenige Punkte, was zu einer hohen thermischen Belastung in vergleichsweise kleinen Bereichen führt. Die lokale thermische Belastung kann ein Gebiet des Zellbereichs 610 derart zerstören, dass die Vorrichtungseigenschaften sich graduell oder abrupt verschlechtern. Als Konsequenz hängt die Avalanche-Festigkeit oft von Prozessparametern ab, die auf ökonomische Weise nicht komplett kontrolliert werden können.
  • Bei der Super-Junction-Halbleitervorrichtung 500 ist der Bereich, in dem der Avalanche-Durchbruch auftritt, im Wesentlichen durch das wohldefinierte zweite Gebiet 612 definiert. Gemäß einer Ausführungsform ist der Unterschied in der nominalen Durchbruchsspannung zwischen den ersten und zweiten Gebieten 611, 612 höher als eine geschätzte Variation der tatsächlichen Durchbruchsspannungen im ersten Gebiet 611. Zum Beispiel beträgt die zweite nominale Durchbruchsspannung maximal 90% der ersten nominalen Durchbruchsspannung. Als Ergebnis tritt nahezu kein Avalanche-Effekt im ersten Gebiet 611 auf.
  • Der Unterschied zwischen der ersten und der zweiten nominalen Durchbruchsspannung kann so gewählt werden, dass zumindest 50% der beweglichen Ladungsträger, die im Avalanche-Durchbruch erzeugt werden, im zweiten Gebiet 612 erzeugt werden. Das zweite Gebiet 612 kann zumindest 5% und maximal 80% des Zellbereichs 610 bedecken, zum Beispiel ungefähr 10% bis 20%. Proximity-Effekte lösen geometrische Fluktuationen in der Nähe des Randes des Zellbereichs 610 aus. Zum Beispiel kann ein Überschuss an Ätzmittel nahe der äußeren Oberfläche 103 dazu führen, dass nahe der äußeren Oberfläche 103 geätzte Gräben und Bereiche, die durch Füllen der geätzten Gräben gebildet wurden, breiter und/oder tiefer sind als in einem zentralen Gebiet des Halbleiterkörpers 100. Gemäß einer Ausführungsform kann das zweite Gebiet 612 in einem Abstand von den Rändern des Zellbereichs 610 angeordnet sein. Im Ergebnis sind im zweiten Gebiet 612 die geometrischen Parameter und Fremdstoffverteilungen gleichförmiger und die Avalanche-Effekte verteilen sich im zweiten Gebiet 612 gleichförmig.
  • Die Querschnittsfläche des zweiten Gebiets 612 kann erheblich kleiner sein als die des Zellbereichs 610, zum Beispiel maximal 15% des Zellbereichs 610. Da in einem kleineren Bereich weniger Prozessinhomogenitäten als in einem größeren Bereich auftreten, besteht dort eine höhere Avalanche-Festigkeit. Die Querschnittsfläche des zweiten Gebiets 612 kann wenigstens 2% des Zellbereichs 610 betragen, so dass sich während des Avalanche-Durchbruchs Ladungsträgererzeugung und Aus-Zustandsstrom über einen genügend großen Bereich erstrecken, um Stellen übermäßiger Hitze zu vermeiden.
  • Das zweite Gebiet 612 kann in Teilen des Zellbereichs 610 ausgebildet sein, die thermische Energie am besten dissipieren. Gemäß einer Ausführungsform weist das zweite Gebiet 612 einen einzelnen Teil in der vertikalen Projektion von zentralen Teilen von Metallelektroden auf, die an der ersten und zweiten Oberfläche angeordnet sind. Zum Beispiel kann das zweite Gebiet 612 in einem zentralen Bereich des Zellbereichs 610 oder des Halbleiterkörpers 100 in einem Abstand zum Randbereich 690 derart angeordnet sein, dass ein größerer Leistungsbetrag dissipiert werden kann, ohne die Transistorzellen irreversibel zu zerstören. Proximity-Effekte können vermieden werden.
  • Andere Ausführungsformen können ein segmentiertes zweites Gebiet 612 mit zwei oder mehreren räumlich getrennten Segmenten vorsehen. Eine Konzentration des Avalanche-Effekts in einem Gebiet mit ausreichender Hitzedissipation verbessert die Avalanche-Festigkeit. Der Querschnitt des zweiten Gebiets 612 kann ein Kreis, ein Ellipsoid, ein Oval, ein Sechseck oder ein Rechteck, zum Beispiel ein Quadrat, sein.
  • 1B zeigt ein umlaufendes zweites Gebiet 612. Das umlaufende zweite Gebiet 612 kann ein äußerer Bereich des Zellbereichs 610 sein, der direkt oder durch einen Übergangsbereich an das Randgebiet 690 angrenzt. Da das zweite Gebiet 612 die durch Proxmity-Effekte beeinflussten Gebiete aufweist, ist das übrige erste Gebiet 611 gleichförmiger. Ein kleiner Unterschied in den nominalen Durchbruchsspannungen der ersten und zweiten Gebiete 611, 612 kann ausreichen, um den Avalanche-Durchbruch im zweiten Gebiet 612 zu konzentrieren. Weitere Ausführungsformen können ein umlaufendes erstes Gebiet 611 vorsehen, das das übrige zweite Gebiet 612 umgibt.
  • 1C stellt ein streifenförmiges zweites Gebiet 612 dar, das einen vollständigen zweiten Bereich 122 aufweist. Gemäß weiterer Ausführungsformen kann das streifenförmige zweite Gebiet 612 einen vollständigen ersten Bereich 121 oder mehr als einen direkt angrenzenden ersten und zweiten Bereich 121, 122 im Zellbereich 610 aufweisen. Das Ausbilden des zweiten Gebiets 612 kann leicht mit dem Ausbilden der Bereiche 121, 122 kombiniert werden.
  • 1D stellt ein segmentiertes zweites Gebiet 612 mit räumlich getrennten Segmenten 612a, 612b, 612c dar, wobei jedes Segment 612a, 612b, 612c einen oder mehrere komplette Bereiche 121, 122 aufweist. Die Segmente 612a, 612b, 612c können gleichmäßig verteilt sein, um die thermische Belastung zu verteilen.
  • 2 stellt Ansätze zum Erreichen von zwei verschiedenen nominalen Durchbruchsspannungen in ersten und zweiten Gebieten 611, 612 dar. Das Diagramm stellt ein erstes elektrisches Feldprofil (Verteilung) 402 entlang der vertikalen Richtung in einem Halbleiterkörper einer konventionellen Halbleitervorrichtung dar, die dem elektrischen Feldprofil im ersten oder im zweiten Gebiet 611, 612 des Zellbereichs 610 der Halbleitervorrichtung 500 gemäß der Ausführungsform entsprechen kann.
  • Annäherungsweise erstreckt sich das elektrische Feld zwischen einem ersten Ende der Super-Junction-Struktur, das durch eine Grenzfläche mit einem Bodygebiet in einem Abstand db zur ersten Oberfläche 101 und einer hochdotierten Fremdstoffschicht 130, die zwischen der Super-Junction-Struktur und der zweiten Oberfläche in einem Abstand dl ausgebildet ist, definiert ist. Im Verarmungsmodus eines n-FET kann ein Kompensationsverhältnis (Grad der Kompensation) mit zunehmendem Abstand von der ersten Oberfläche 101 innerhalb der Super-Junction-Struktur von leicht p-lastig nach leicht n-lastig wechseln, so dass sich die elektrischen Ladungen von stationären Ladungsträgern in den ersten und zweiten Bereichen gegenseitig nicht perfekt kompensieren und das elektrische Feld in einem p-lastigen Abschnitt, der zur ersten Oberfläche 101 hin orientiert ist, graduell bis zu einer maximalen elektrischen Feldstärke Emax bei dm anwächst und in einem n-lastigen Abschnitt zwischen dm und einem zweiten Ende der Super-Junction-Struktur abnimmt, das in einem Abstand dc zur zweiten Oberfläche hin orientiert ist. Zwischen der Super-Junction-Struktur und der Fremdstoffschicht bei dl nimmt die elektrische Feldstärke steil ab, z.B. annähernd linear im Falle einer gleichförmigen Fremdstoff- bzw. Dotierstoffverteilung im Bereich der Driftzone zwischen der Super-Junction-Struktur und der Fremdstoffschicht. Das Integral über die elektrische Feldstärke zwischen db und dl ergibt die nominale Durchbruchsspannung, die die Halbleitervorrichtung aufnimmt. Die Konzentration der maximalen elektrischen Feldstärke in einem kleinen Gebiet um dm erlaubt es, den Avalanche-Durchbruch bis zu einem gewissen Grad auf das Gebiet um dm einzugrenzen, so dass eine Halbleitervorrichtung mit dem vertikalen elektrischen Profil 402 einige Avalanche-Festigkeit zeigt.
  • Gemäß den Ausführungsformen ist die Kompensation zwischen den ersten und zweiten Bereichen in der Super-Junction-Struktur in einem vertikalen Unterabschnitt der Super-Junction-Struktur zwischen einem Abstand dx und einem Abstand dy in einem der ersten und zweiten Gebiete 611, 612 des Zellbereichs 610 in einem stärkeren Maße verstimmt als in dem anderen der ersten und zweiten Gebiete 611, 612.
  • Gemäß einer Ausführungsform zeigt das erste Gebiet 611 ein zum Profil 402 ähnliches elektrisches Feldprofil, wohingegen im zweiten Gebiet 612 die Kompensation durch ein Erhöhen der p-Lastigkeit in dem p-lastigen Abschnitt und/oder ein Erhöhen der n-Lastigkeit in dem n-lastigen Abschnitt stärker verstimmt ist. Beides führt zu einer Absenkung der elektrischen Feldstärke in dem jeweiligen Abschnitt und als Konsequenz zur Absenkung der nominalen Durchbruchsspannung im zweiten Gebiet 612. Gemäß einer weiteren Ausführungsform zeigt das zweite Gebiet 612 ein zum Profil 402 ähnliches elektrisches Feldprofil, wohingegen im ersten Gebiet 611 die Kompensation durch Erniedrigen der p-Lastigkeit in dem p-lastigen Abschnitt und/oder Erniedrigen der n-Lastigkeit in dem n-lastigen Abschnitt stärker verstimmt ist. Beides führt zur Anhebung der elektrischen Feldstärke in den jeweiligen Abschnitten und als Konsequenz zur Anhebung der nominalen Durchbruchsspannung im ersten Gebiet 611.
  • In 2 ergibt sich ein zweites Profil 404 aus einem Bereich zusätzlich verstimmter Kompensation im zweiten Gebiet zwischen dx und dy. Da die maximale elektrische Feldstärke gleich bleibt, ist die vom zweiten Profil 404 eingeschlossene Fläche kleiner als die vom ersten Profil 402 eingeschlossene Fläche. Daher ist die nominale Durchbruchsspannung im zweiten Gebiet 612 kleiner als im ersten Gebiet 611, das das erste Profil 402 aufweist. Das Gebiet, in dem Avalanche-Durchbruch auftritt, ist zusätzlich in lateraler Richtung auf das zweite Gebiet 612 eingeschränkt, wohingegen in konventionellen Halbleitervorrichtungen, die das vertikalen Profil 402 im gesamten Zellbereich 610 aufweisen, der Avalanche-Durchbruch nur in vertikaler Richtung rund um dm eingrenzt ist.
  • Im ersten Gebiet 611 kann das vertikale elektrische Feldprofil der Super-Junction-Struktur einen flachen Scheitelpunkt aufweisen. Zum Beispiel kann das vertikale elektrische Feldprofil einen parabelförmigen Anstieg mit einem maximalen Wert Emax innerhalb der Super-Junction-Struktur aufweisen, wie im Profil 402 gezeigt. Gemäß eines weiteren Beispiels steigt mit steigendem Abstand zur ersten Oberfläche das vertikale elektrische Feldprofil bis zu Emax linear an und fällt von Emax linear ab, wie in Profil 404 gezeigt.
  • Gemäß einer weiteren Ausführungsform ist das elektrische Feldprofil des ersten Gebiets flach oder zumindest annähernd flach, um von einer perfekten Kompensation zu profitieren, wohingegen das zweite Gebiet einen Scheitelpunkt aufweisen kann, der eine vertikale Eingrenzung des Avalanche verursacht.
  • Gemäß einer weiteren Ausführungsform ist eine vertikale Erstreckung über die sich ein elektrisches Feld im Rückwärtsmodus erstreckt im zweiten Gebiet 612 schmaler als im ersten Gebiet 611. Ein sich ergebendes Profil schließt eine kleinere Fläche als das erste Profil 402 ein. Zum Beispiel kann ein hoch p-dotiertes Gebiet zwischen db und db2 das in 2 dargestellte dritte Profil 406a im zweiten Gebiet 612 ergeben. Als Folge ist die nominale Durchbruchsspannung im zweiten Gebiet 612 kleiner als im ersten Gebiet 611.
  • Diese Ansätze sind für Super-Junction-Vorrichtungen anwendbar, die sowohl durch Vielschichtepitaxie-Verfahren als auch durch Gräbenverfahren hergestellt wurden, in denen die Super-Junction-Struktur durch Ätzen von Gräben in einen Halbleiterkörper und Ausbilden der ersten und zweiten Bereiche hergestellt wird, die entlang der Gräben orientiert sind.
  • 3A bezieht sich auf eine Ausführungsform, die auf einem Absenken des vertikalen elektrischen Feldprofils in einem p-lastigen Abschnitt durch ein lokales Verstimmen der Kompensation in der Super-Junction-Struktur im zweiten Gebiet 612 beruht. Die Halbleitervorrichtung 500 weist einen Halbleiterkörper 100 mit parallelen ersten und zweiten Oberflächen 101, 102 auf. Der Halbleiterkörper 100 wird aus einem einzelnen einkristallinen Halbleitermaterial wie oben beschrieben ausgebildet. In einer Driftzone 120 des Halbleiterkörpers 100 definieren erste Bereiche 121 des ersten Leitfähigkeitstyps und zweite Bereiche 122 des zweiten Leitfähigkeitstyps eine Super-Junction-Struktur.
  • Zwischen der Super-Junction-Struktur und der zweiten Oberfläche 102 weist der Halbleiterkörper 100 eine Fremdstoffschicht 130 auf, die direkt an die zweite Oberfläche 102 angrenzt. Eine mittlere Nettofremdstoffkonzentration in der Fremdstoffschicht 130 ist vergleichweise hoch und kann zum Beispiel zumindest 5 × 1018 cm-3 betragen. Die Fremdstoffschicht 130 kann sich zumindest in einem Zellenbereich 610 entlang einer vollständigen Querschnittsebene des Halbleiterkörpers parallel zur zweiten Oberfläche 102 erstrecken. Wenn die Halbleitervorrichtung 500 ein IGFET („insulated gate field effect transistor“, Feldeffekttransistor mit isoliertem Gate bzw. Isolierschichtfeldeffekttransistor) ist, ist die Fremdstoffschicht eine Drainschicht vom ersten Leitfähigkeitstyp. Wenn die Halbleitervorrichtung 500 ein IGBT („insulated gate bipolar transistor“, Biopolartransistor mit isoliertem Gate) ist, ist die Fremdstoffschicht 130 eine Kollektorschicht vom zweiten Leitfähigkeitstyp. Die ersten und zweiten Bereiche 121, 122 können in den ersten und zweiten Gebieten 611, 612 jeweils die gleichen Abmessungen aufweisen.
  • Der zweiten Bereiche 122 können direkt an die Fremdstoffschicht 130 angrenzen. Gemäß weiterer Ausführungsformen sind die zweiten Bereiche 122 derart in einer Entfernung zur Fremdstoffschicht 130 angeordnet, dass die Driftzone 120 einen zusammenhängenden Teil des ersten Leitfähigkeitstyps aufweist, der sich zwischen Endbereichen der ersten und zweiten Bereiche 121, 122 erstreckt, die einerseits zur zweiten Oberfläche 102 hin und andererseits zur Fremdstoffschicht 130 hin orientiert sind.
  • In der Driftzone 120 kann eine Zwischenschicht 129 vom ersten Leitfähigkeitstyp direkt an die Fremdstoffschicht 130 angrenzen. Die Zwischenschicht 129 kann als Feldstoppzone mit einer mittleren Nettofremdstoffkonzentration wirken, die größer ist als die des ersten Bereichs 121 und kleiner ist als die der Fremdstoffschicht 130. Die mittlere Nettofremdstoffkonzentration in der Zwischenschicht 129 kann zumindest 10-mal größer sein als die mittlere Nettofremdstoffkonzentration im ersten Bereich 121 und maximal ein Zehntel der mittleren Nettofremdstoffkonzentration der Drainschicht 130 betragen. Zum Beispiel kann die mittlere Nettofremdstoffkonzentration in einer Zwischenschicht 129, die als Feldstoppzone wirkt, wenigstens 5 × 1016 cm-3 und maximal 5 × 1017 cm-3 betragen.
  • Gemäß weiterer Ausführungsformen wirkt die Zwischenschicht 129 als ein Puffergebiet und weist eine mittlere Nettofremdstoffkonzentration auf, die kleiner ist als die mittlere Nettofremdstoffkonzentration des ersten Bereichs 121. Zum Beispiel beträgt die mittlere Nettofremdstoffkonzentration in den ersten Bereichen 121 zumindest das Doppelte der mittleren Nettofremdstoffkonzentration in der Zwischenschicht 129.
  • Die Grenzflächen zwischen den ersten und zweiten Bereichen 121, 122 können vom Ätzen eines Grabens herrühren und können gerade und nicht wellenförmig sein. Gemäß Ausführungsformen, die sich auf streifenförmige Bereiche 121, 122 beziehen, können die Grenzflächen zwischen den ersten und zweiten Bereichen 121, 122 planare (ebene) Flächen sein. Gemäß einer Ausführungsform können die Grenzflächen zwischen den ersten und zweiten Bereichen 121, 122 näherungsweise vertikal sein. Entlang der vertikalen Richtung können die Fremdstoffkonzentrationen in den ersten und zweiten Bereichen 121, 122 gleichförmig sein, was zu einem flachen vertikalen elektrischen Feldgradienten führt. Gemäß eines weiteren Beispiels können die Fremdstoffkonzentrationen in den ersten Bereichen 121, den zweiten Bereichen 122 oder beiden sich entlang der vertikalen Richtung ändern, wobei sich eine Kompensation für n-FETs von p-lastig zu n-lastig und für p-FETS umgekehrt ändert, was in einem vertikalen elektrischen Feldprofil mit einem Scheitelpunkt führt. Das vertikale Fremdstoffkonzentrationsprofil kann eine oder mehrere Stufen aufweisen, was zu einem vertikalen elektrischen Feldprofil mit linear ansteigenden und abfallenden Abschnitten führt. Gemäß weiterer Ausführungsformen kann die Fremdstoffkonzentration in den ersten Bereichen 121, den zweiten Bereichen 122 oder in beiden linear abfallen oder ansteigen, was zu parabelförmigen elektrischen Feldgradienten führt.
  • Die dargestellten Ausführungsformen beziehen sich auf homogen dotierte erste und zweite Bereiche 121, 122, wobei die zweiten Bereiche 122 sich mit zunehmendem Abstand von der ersten Oberfläche 101 verjüngen. Die Fremdstoffkonzentrationen, die Abmessungen und die Verjüngungswinkel der ersten und zweiten Bereiche 121, 122 können derart bestimmt sein, dass ein erster Abschnitt der Super-Junction-Struktur, der zur ersten Oberfläche 101 hin orientiert ist, p-lastig ist und ein übriger zweiter Abschnitt n-lastig ist, was zu einem annäherungsweise parabelförmigen vertikalen elektrischen Feldprofil ähnlich zum elektrischen Feldprofil 402 in 2 führt.
  • Die ersten und zweiten Bereiche 121, 122 können direkt aneinander angrenzen. Gemäß einer weiteren Ausführungsform kann ein dielektrischer Liner (Auskleidungsschicht) die ersten und zweiten Bereiche 121, 122 zumindest entlang der vertikalen Richtung trennen. Die ersten und zweiten Bereiche 121, 122 können Teil einer beschichteten Kompensationsstruktur sein, die zumindest Seitenwände von Gräben in einem intrinsischen, leicht n-dotierten oder leicht p-dotierten Driftzone 120 auskleidet, wobei die Kompensationsstruktur weitere dotierte und intrinsische Schichten aufweisen kann, zum Beispiel eine intrinsische Schicht, die die schichtartigen ersten und zweiten Bereiche 121, 122 trennt. Die mit der Kompensationsstruktur ausgekleideten Gräben können mit einem dielektrischen Material oder einem intrinsischen, leicht n-dotierten oder leicht p-dotierten Halbleitermaterial gefüllt sein.
  • Gemäß einer weiteren Ausführungsform bilden die ersten oder die zweiten Bereiche 121, 122 einen Teil einer geschichteten Struktur, die zumindest Seitenwände von Gräben in der Driftzone 120 auskleidet, wobei der andere der ersten und zweiten Bereiche 121, 122 als ein matrixähnliches Fremdstoffgebiet in der Driftzone 120 ausgebildet sein kann. Jede der beschriebenen Konfigurationen für die ersten und zweiten Bereiche 121, 122 kann mit jedem der Ansätze für zusätzliche Implantationsgebiete 150 kombiniert werden, wie sie mit Bezug auf die folgenden Figuren diskutiert werden.
  • Der Halbleiterkörper 100 weist Bodygebiete 115 des zweiten Leitfähigkeitstyps auf. Jedes Bodygebiet 115 ist strukturell und elektrisch mit einem der zweiten Gebiete 122 verbunden und in der vertikalen Projektion des jeweiligen zweiten Bereichs 122 zwischen der ersten Oberfläche 101 und dem entsprechenden zweiten Bereich 122 angeordnet.
  • Sourcegebiete 110 des ersten Leitfähigkeitstyps können in die Bodygebiete 115 eingebettet sein und direkt an die erste Oberfläche 101 angrenzen. Hochdotierte Kontaktgebiete 116 vom zweiten Leitfähigkeitstyp können zwischen der ersten Oberfläche 101 und den Bodygebieten 115 angeordnet sein.
  • Die Sourcegebiete 110 können ausschließlich innerhalb des Zellbereichs 610 ausgebildet sein und im Randbereich 690, der den Zellbereich 610 umgibt, fehlen. Die Bodygebiete 115 sind zumindest im Zellbereich 610 angeordnet und können im Randbereich 690 fehlen oder auch nicht.
  • Gatedielektrika 205 trennen Gateelektroden 210 und benachbarte Teile der Bodygebiete 115 elektrisch. Ein an die Gateelektroden 210 angelegtes Potential steuert kapazitiv eine Ladungsträgerverteilung in einem Kanalgebiet des Bodygebiets 115, das direkt an die Gatedielektrika 205 zwischen dem Sourcegebiet 110 und den entsprechenden ersten Gebieten 121 angrenzt, so dass in einem leitenden Zustand der Halbleitervorrichtung 500 ein An-Zustandsstrom durch einen leitfähigen Kanal, der durch starke Inversion im Kanalgebiet ausgebildet ist, und durch die Driftzone 120 zwischen den Sourcegebieten 110 und der Fremdstoffschicht 130 im Zellbereich 610 fließt.
  • Die Gateelektroden 210 können oberhalb der ersten Oberfläche 101 angeordnet sein. Gemäß weiterer Ausführungsformen können die Gateelektroden 210 in Gategräben angeordnet sein, die in der vertikalen Projektion der ersten Bereiche 121 in den Halbleiterkörper 100 eingesetzt sind.
  • Eine erste Elektrodenstruktur 310 kann elektrisch mit den Sourcegebieten 110 und den Bodygebieten 115 im Zellbereich 610 durch Öffnungen in einer dielektrischen Schicht 220 verbunden sein, die die Gateelektroden 210 bedeckt und einschließt. Die Öffnungen in der dielektrischen Schicht 220 sind zwischen benachbarten Gateelektroden 210 angeordnet. Die Kontaktgebiete 116 können eine niederohmige elektrische Verbindung zwischen den ersten Elektrodenstrukturen 310 und den Bodygebieten 115 gewährleisten. Die dielektrische Schicht 220 isoliert die erste Elektrodenstruktur 310 von den Gateelektroden 210 elektrisch. Eine zweite Elektrodenstruktur 320 grenzt direkt an die Fremdstoffschicht 130 an.
  • Im leitfähigen Zustand oder An-Zustand fließt ein Strom in näherungsweise vertikaler Richtung zwischen der ersten Elektrodenstruktur 310 und der zweiten Elektrodenstruktur 320 im Zellbereich 610. Nahezu kein An-Zustandsstrom fließt im Randbereich 690 wegen des Fehlens von Sourcegebieten 110, die mit der ersten Elektrodenstruktur 310 verbunden sind.
  • Jede der ersten und zweiten Elektrodenstrukturen 310, 320 kann als Hauptbestandteil(e) Aluminium Al, Kupfer Cu, oder Legierungen von Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu aufweisen oder daraus bestehen. Gemäß weiterer Ausführungsformen können eine oder beide der ersten und zweiten Elektrodenstrukturen 310, 320 als Hauptbestandteil(e) Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt und/oder Palladium Pd aufweisen. Zum Beispiel weist zumindest eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehrere Unterschichten auf, wobei jede Unterschicht eines oder mehrere aus der Liste von Ni, Ti, Ag, Au, Pt und Pd als Hauptbestandteil (e) aufweist, z.B. Silizide und/oder Legierungen.
  • Gemäß der dargestellten Ausführungsform ist der erste Leitfähigkeitstyp n-Typ, der zweite Leitfähigkeitstyp p-Typ, die erste Elektrodenstruktur 310 ist eine Sourceelektrode und die zweite Elektrodenstruktur 320 ist eine Drainelektrode. Gemäß anderer Ausführungsformen ist der erste Leitfähigkeitstyp p-Typ.
  • Die Ausführungsform der 3A stellt zusätzliche Implantationsgebiete 150 im zweiten Gebiet 612 dar, die kein Gegenstück im ersten Gebiet 611 haben. Die zusätzlichen Implantationsgebiete 150 erhöhen die p-Lastigkeit in dem p-lastigen Abschnitt der Super-Junction-Struktur, wodurch sie die vertikale elektrische Feldstärke und die nominale Durchbruchsspannung im zweiten Gebiet 612 gegenüber dem ersten Gebiet 611 lokal erniedrigen. Die zusätzlichen Implantationsgebiete 150 können als Gegenimplantationen in den ersten Bereichen 121 oder als Gebiete einer erhöhten Nettofremdstoffkonzentration in den zweiten Gebieten 122 ausgebildet sein. Gemäß der dargestellten Ausführungsform sind die zusätzlichen Implantationsgebiete 150 in den ersten Bereichen 121 ausgebildet. Sie können genauso in den zweiten Bereichen 122 ausgebildet sein.
  • In den ersten Gebieten 121 kompensieren die Gegenimplantationen zumindest teilweise lokal die Fremdstoffkonzentration vom ersten Leitfähigkeitstyp in den ersten Bereichen 121. Gemäß einer Ausführungsform überkompensieren die Gegenimplantationen lokal die Fremdstoffe vom ersten Leitfähigkeitstyp so, dass die zusätzlichen Implantationsgebiete 150 den entgegengesetzten zweiten Leitfähigkeitstyp aufweisen.
  • Gemäß einer Ausführungsform können die zusätzlichen Implantationsgebiete 150 ausgebildet sein durch (i) Aufwachsen eines ersten Abschnitts der Driftzone 120 durch Epitaxie, wobei der erste Abschnitt gemäß des ersten Leitfähigkeitstyps in-situ dotiert werden kann, (ii) Implantation von Fremdstoffen des zweiten Leitfähigkeitstyps in Bereichen des ersten Abschnitts, die zur Ausbildung der ersten Bereiche 121 vorgesehen sind, jedoch nur im zweiten Gebiet 612, (iii) Aufwachsen eines übrigen zweiten Abschnitts der Driftzone 120 durch Epitaxie, (iv) Ätzen von Gräben in die Driftzone 120, wobei sich die Gräben durch den zweiten Abschnitt der Driftzone 120 bis in den ersten Abschnitt erstrecken und (v) Ausbilden von p-dotierten zweiten Bereichen 122 in den Gräben, z.B. durch ein Epitaxieverfahren.
  • Aufgrund der zusätzlichen Implantationsgebiete 150 unterscheidet sich ein Fremdstoffkonzentrationsprofil im zweiten Gebiet 612 von einem entsprechenden Fremdstoffkonzentrationsprofil im ersten Gebiet 611. Beginnend an den vertikalen pn-Übergängen zwischen den ersten und zweiten Bereichen 121, 122 wachsen mit ansteigender Rückwärtsspannung Verarmungszonen in lateraler Richtung bis die Super-Junction-Struktur vollständig an mobilen Ladungsträgern verarmt ist. In vertikalen Abschnitten, die perfekte Kompensation bieten, können die Ladungen der übrig gebliebenen unbeweglichen Ladungsträger in den ersten und zweiten Bereichen 121, 122 einander vollständig kompensieren, so dass die elektrische Feldstärke sich innerhalb des betreffenden vertikalen Abschnitts der Super-Junction-Struktur nicht ändert. Wo im Gegensatz dazu keine perfekte Kompensation erreicht wird, reduzieren die nicht kompensierten Ladungen der übrig gebliebenen unbeweglichen Ladungsträger die elektrische Feldstärke. Das Integral über die elektrische Feldstärke wird reduziert und eine kleinere nominale Durchbruchsspannung als im ersten Gebiet 611 wird für das zweite Gebiet 612 erreicht. Das zweite Gebiet 612 weist eine zweite nominale Rückwärtsdurchbruchsspannung auf, die kleiner ist als die nominale Rückwärtsdurchbruchsspannung im ersten Gebiet 611. Die zusätzlichen Implantationsgebiete 150 sind in einem p-lastigen Abschnitt der Super-Junction-Struktur angeordnet, der zur ersten Oberfläche 101 hin orientiert ist.
  • Die Ausführungsform von 3B unterscheidet sich von der Ausführungsform der 3A darin, dass die zusätzlichen Implantationsgebiete 150 aus zusätzlichen n-Typ Fremdstoffen in dem n-lastigen Abschnitt der Super-Junction-Struktur ausgebildet sind. Die n-Typ Fremdstoffe können p-Typ Fremdstoffe in den zweiten Bereichen 122 kompensieren, wobei die n-Typ Fremdstoffe entweder die p-Typ Nettofremdstoffkonzentration lokal reduzieren oder lokal kompensieren oder die p-Typ Fremdstoffe überkompensieren, um intrinsische oder n-Typ zusätzliche Fremdstoffgebiete 150 in den zweiten Bereichen 122 auszubilden. Gemäß der dargestellten Ausführungsform erhöhen die n-Typ Fremdstoffe lokal die n-Typ Nettofremdstoffkonzentration innerhalb der ersten Bereiche 121.
  • 3A und 3B beziehen sich auf Ausführungsformen, in denen das zweite Gebiet 612, das die kleinere nominale Durchbruchsspannung aufweist, durch das Einbringen von Fremdstoffen in das zweite Gebiet 612 ausgebildet wird.
  • 3C bezieht sich auf eine Ausführungsform, in der das zweite Gebiet 612, das die kleinere nominale Durchbruchsspannung aufweist, durch Einbringen von Fremdstoffen in das erste Gebiet 611 ausgebildet wird. Ein lokales Einbringen von zusätzlichen n-Typ Fremdstoffen in den p-lastigen Abschnitt des ersten Gebiets 611, entweder, wie dargestellt, in die ersten Bereiche 121 oder in die zweiten Bereiche 122, erhöht lokal die vertikale elektrische Feldstärke und führt zu einer höheren nominalen Durchbruchsspannung im ersten Gebiet 611. Ein ähnlicher Effekt kann durch Einbringen von zusätzlichen p-Typ Fremdstoffen in den n-lastigen Abschnitt des ersten Gebiets 611 erreicht werden, entweder in die ersten Bereiche 121 oder in die zweiten Bereiche 122.
  • Lokales Einbringen von n-Typ Fremdstoffen in die n-Typ ersten Bereiche 121 und von p-Typ Fremdstoffen in die p-Typ zweiten Bereiche 122 beeinflusst den Einschaltwiderstand der Halbleitervorrichtung 500 nicht nachteilig.
  • 3D bezieht sich auf eine Ausführungsform, in der eine Modulation des elektrischen Feldprofils durch zusätzliche Implantationsgebiete 150 zwischen den zweiten Bereichen 122 und der Fremdstoffschicht 130 im ersten Gebiet 611 ausgebildet ist. Die zusätzlichen Implantationsgebiete 150 können durch eine Implantation durch den Boden von Gräben ausgebildet sein, die im Halbleiterkörper 100 ausgebildet sind, um zumindest die zweiten Bereiche 122 auszubilden. Die zusätzlichen Implantationsgebiete 150 vom p-Typ in dem n-lastigen unteren Abschnitt der Super-Junction-Struktur erhöhen die vertikale elektrische Feldstärke und die nominale Durchbruchsspannung mit Bezug auf die zweiten Gebiete 612, denen die zusätzlichen Implantationsgebiete 150 fehlen.
  • Gemäß 3E sind zusätzliche Implantationsgebiete 150 vom n-Typ zwischen den zweiten Bereichen 122 und der Fremdstoffschicht 130 im zweiten Gebiet 612 angeordnet. Die zusätzlichen Implantationsgebiete 150 vom n-Typ in dem n-lastigen unteren Abschnitt der Super-Junction-Struktur erniedrigen die vertikale elektrische Feldstärke und die nominale Durchbruchsspannung mit Bezug auf das erste Gebiet 611, dem die zusätzlichen Implantationsgebiete 150 fehlen.
  • 4A stellt eine Super-Junction-Halbleitervorrichtung 500 mit einem ersten Gebiet 611 dar, in dem ein Abstand w1 zwischen benachbarten zweiten Bereichen 122 größer ist als ein entsprechender Abstand w2 im verbliebenen zweiten Gebiet 612 des Zellbereichs 610. Bei gleichförmigen Fremdstoffkonzentrationen in den ersten und zweiten Bereichen 121, 122 bildet sich in den verjüngten zweiten Bereichen 122 ein parabelförmiges vertikales elektrisches Feldprofil, wie es in 2 dargestellt ist, sowohl im ersten als auch im zweiten Bereich 121, 122 aus. Der kleinere Abstand zwischen den zweiten Bereichen 122 im zweiten Gebiet 612 kann eine höhere p-Lastigkeit sowohl im p-lastigen als auch im n-lastigen Abschnitt ausbilden, wobei die Absenkung der elektrischen Feldstärke im p-lastigen Abschnitt im Ganzen eine Anhebung der elektrischen Feldstärke im n-lastigen Abschnitt überkompensiert, so dass die nominale Durchbruchsspannung in zweiten Gebiet 612 kleiner als im ersten Gebiet 611 ist.
  • 4B bezieht sich auf eine Ausführungsform in der zweite Bereiche 122 im zweiten Gebiet 612 schmaler als im übrigen ersten Gebiet 611 des Zellbereichs 610 sind. Zum Beispiel übersteigt eine erste Breite x1 eines streifenförmigen zweiten Bereichs 122 im ersten Gebiet 611 eine zweite Breite x2 eines streifenförmigen zweiten Bereichs 122 im zweiten Gebiet 612. Im Ergebnis unterscheidet sich das elektrische Feldprofil im zweiten Gebiet 612 vom elektrischen Feldprofil im ersten Gebiet 611.
  • 4C bezieht sich auf eine Ausführungsform, in der im zweiten Gebiet 612 die zweiten Bereiche 122 breiter sind als im übrigen ersten Gebiet 611 des Zellbereichs 610, was dazu führt, dass die Fremdstoffe vom zweiten Leitfähigkeitstyp im Super-Junction-Gebiet des zweiten Gebiets 612 dominieren. Zum Beispiel ist eine erste Breite x1 eines streifenförmigen zweiten Bereichs 122 im ersten Gebiet 611 schmaler als die zweite Breite x2 der streifenförmigen zweiten Bereiche 122 im zweiten Gebiet 612. Im Ergebnis unterscheidet sich das elektrische Feldprofil im zweiten Gebiet 612 vom elektrischen Feldprofil im ersten Gebiet 611.
  • 5A stellt eine Super-Junction-Halbleitervorrichtung 500 dar, in der die zweiten Bereiche 122 im ersten Gebiet 611 steiler ausgebildet sind als im zweiten Gebiet 612. Die Querschnittsflächen der zweiten Bereiche 122 in der Querschnittsebene können gleich sein oder sich im ersten und zweiten Gebiet 121, 122 unterscheiden. Das Kompensationsverhältnis ist im zweiten Gebiet 612 stärker verstimmt als im ersten Gebiet 611, so dass im n-lastigen Bereich der Super-Junction-Struktur, der zur zweiten Oberfläche 102 hin orientiert ist, das zweite Gebiet 612 mehr n-Typ Fremdstoffe als das erste Gebiet 611 aufweist. Die vertikale elektrische Feldstärke ist lokal vermindert, was zu einer niedrigeren nominalen Durchbruchsspannung im zweiten Gebiet 612 im Vergleich zu der im ersten Gebiet 611 führt.
  • 5B stellt eine Ausführungsform dar, in der die zweiten Bereiche 122 im zweiten Gebiet 612 weniger steil als die zweiten Bereiche 122 im ersten Gebiet 611 ausgebildet sind. Im n-lastigen Bereich der Super-Junction-Struktur, der zur zweiten Oberfläche 102 hin orientiert ist, weist das zweite Gebiet 122 weniger p-Typ Fremdstoffe auf, so dass die vertikale elektrische Feldstärke lokal reduziert ist. Im Ergebnis ist die nominale Durchbruchsspannung im zweiten Gebiet 612 kleiner als im ersten Gebiet 611.
  • Gemäß 6A weisen zweite Bereiche 122 im zweiten Gebiet 612 eine vertikale Erstreckung auf, die um einen Länge dd kleiner ist als die vertikale Erstreckung der zweiten Bereiche 122 im ersten Gebiet 611. Entweder die ersten oder die zweiten Bereiche 121, 122 oder beide können einen nicht flachen vertikalen Fremdstoffkonzentrationsgradienten aufweisen, um einen zur ersten Oberfläche hin orientierten p-lastigen Abschnitt und einen zur zweiten Oberfläche 102 hin orientierten n-lastigen Abschnitt auszubilden. Im Abschnitt dd weist der n-lastige Bereich der Super-Junction-Struktur mehr n-Typ Fremdstoffe im zweiten Gebiet 612 als im ersten Gebiet 611 auf. Die vertikale elektrische Feldstärke ist lokal reduziert, was in einer niedrigen nominalen Durchbruchsspannung im zweiten Gebiet 612 verglichen mit der im ersten Gebiet 611 führt.
  • Anstatt die n-Lastigkeit im n-lastigen Abschnitt wie in 6A diskutiert, zu erhöhen, bildet die Ausführungsform der 6B ein Erhöhen der p-Lastigkeit im p-lastigen Abschnitt durch zusätzliche p-Typ Fremdstoffgebiete 150 an der Grenzfläche zwischen den zweiten Bereichen 122 und den Bodygebieten 115 im zweiten Gebiet 612 aus.
  • In der Halbleitervorrichtung 500 der 7 umgibt ein Randbereich 690 den Zellbereich 610. Der Randbereich 690 ist nicht aktiv, d.h. im leitenden Zustand fließt kein oder nur ein kleiner Strom zwischen der ersten und zweiten Oberfläche 101, 102. Der Randbereich 690 kann Randabschlussstrukturen aufweisen, zum Beispiel eine Kanalstoppimplantation 195. Die nominale Rückwärtsdurchbruchsspannung ist in einem ersten Gebiet 611 eines Zellbereichs 610, der direkt an den Randbereich 690 angrenzt hoch und in einem zweiten Gebiet 612 in der Mitte des Zellbereichs 610 niedrig. Zum Beispiel kann das erste Gebiet 611 entlang der am weitesten außen gelegenen zweiten Bereich(e) 122 des Zellbereichs 610 orientiert ausgebildet sein. Gemäß einer Ausführungsform umgibt ein kreisförmiger Bereich 122 das zweite Gebiet 612. Der am weitesten außen gelegene zweite Bereich oder Bereiche 122 können eine größere vertikale Erstreckung als die zweiten Bereiche 122 im zweiten Gebiet 612 aufweisen. Entweder die ersten oder die zweiten Bereiche 121, 122 oder beide haben einen nicht flachen vertikalen Fremdstoffkonzentrationsgradienten, um einen p-lastigen Abschnitt, der zur ersten Oberfläche 101 orientiert ist, und einen n-lastigen Abschnitt, der zur zweiten Oberfläche 102 hin orientiert ist, auszubilden.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von Alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele vorgenommen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Abwandlungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken.

Claims (24)

  1. Super-Junction-Halbleitervorrichtung (500), aufweisend: einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (101) parallelen zweiten Oberfläche (102), wobei der Halbleiterkörper (100) einen Zellbereich (610) und einen den Zellbereich (610) lateral umgebenden Randbereich (690) aufweist, wobei in dem Zellbereich (610) Sourcegebiete (110) eines ersten Leitfähigkeitstyps und Bodygebiete (115) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps ausgebildet sind, und wobei jedes Sourcegebiet (110) in eines der Bodygebiete (115) eingebettet ist; eine Super-Junction-Struktur, die in dem Halbleiterkörper (100) ausgebildet ist, wobei die Super-Junction-Struktur erste Bereiche (121) des ersten Leitfähigkeitstyps und zweite Bereiche (122) des zweiten Leitfähigkeitstyps aufweist, und wobei jeder zweite Bereich (122) mit einem der Bodygebiete (115) strukturell verbunden ist; eine mit den Sourcegebieten (110) im Zellbereich (610) elektrisch verbundene erste Elektrodenstruktur (310), die direkt an die erste Oberfläche (101) angrenzt, wobei in dem Randbereich (690) keine Sourcegebiete (110) ausgebildet oder nicht mit der ersten Elektrodenstruktur (310) elektrisch verbunden sind; und eine zweite Elektrodenstruktur (320), die direkt an die zweite Oberfläche (102) angrenzt; wobei die Super-Junction-Halbleitervorrichtung (500) geeignet ist, eine zwischen der ersten und zweiten Elektrodenstruktur (310, 320) angelegte Spannung in dem Zellbereich (610) vorwiegend in einer zur ersten Oberfläche (101) senkrechten vertikalen Richtung und in dem Randbereich (690) vorwiegend in einer lateralen Richtung abzubauen, wobei die Super-Junction-Struktur in einem ersten Gebiet (611) des Zellbereichs (610) eine erste nominale Durchbruchsspannung aufweist und in einem zweiten Gebiet (612) des Zellbereichs (610) eine zweite, kleinere nominale Durchbruchsspannung aufweist.
  2. Super-Junction-Halbleitervorrichtung (500) nach Anspruch 1, des Weiteren aufweisend: eine Fremdstoffschicht (130) des ersten oder zweiten Leitfähigkeitstyps zwischen der Super-Junction-Struktur und der zweiten Oberfläche (102).
  3. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei die ersten und zweiten Bereiche (121, 122) sich in einer vertikalen Richtung senkrecht zur ersten Oberfläche (101) erstrecken und die zweiten Bereiche (122) benachbarte erste Bereiche (121) voneinander trennen.
  4. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei entlang eines vertikalen Abschnitts der Super-Junction-Struktur eine Kompensation zwischen den ersten und zweiten Bereichen (121, 122) in einem der ersten und zweiten Gebiete (611, 612) stärker verstimmt ist als im anderen.
  5. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei ein Fremdstoffkonzentrationsprofil im zweiten Gebiet (612) sich von einem entsprechenden Fremdstoffkonzentrationsprofil im ersten Gebiet (611) unterscheidet.
  6. Super-Junction-Halbleitervorrichtung (500) nach dem vorangehenden Anspruch, wobei Abmessungen der ersten und zweiten Bereiche (121, 122) im zweiten Gebiet (612) gleich den entsprechenden Abmessungen der ersten und zweiten Bereiche (121, 122) im ersten Gebiet (611) sind.
  7. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, des Weiteren aufweisend: zumindest ein zusätzliches Implantationsgebiet (150) im zweiten Gebiet (612) der Super-Junction-Struktur, wobei das zumindest eine zusätzliche Implantationsgebiet (150) kein Gegenstück im ersten Gebiet (611) aufweist.
  8. Super-Junction-Halbleitervorrichtung (500) nach dem vorangehenden Anspruch, wobei das zumindest eine zusätzliche Implantationsgebiet (150) in einem zentralen vertikalen Abschnitt der Super-Junction-Struktur in einem Abstand zu einem ersten Ende des Super-Junction-Gebiets, das zur ersten Oberfläche (101) hin orientiert ist, und in einem Abstand zu einem zweiten Ende, das zur zweiten Oberfläche (102) hin orientiert ist, angeordnet ist.
  9. Super-Junction-Halbleitervorrichtung (500) nach einem der beiden vorangehenden Ansprüche, wobei das zumindest eine zusätzliche Implantationsgebiet (150) in den ersten Bereichen (121) angeordnet ist.
  10. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im zweiten Gebiet (612) jeder zweite Bereich (122) ein Volumen aufweist, das sich von einem Volumen der zweiten Bereiche (122) im ersten Gebiet (611) unterscheidet.
  11. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im ersten Gebiet (611) die zweiten Bereiche (122) eine erste Querschnittsfläche parallel zur ersten Oberfläche (101) aufweisen und im zweiten Gebiet (612) die zweiten Bereiche (122) eine andere, zweite Querschnittsfläche in der gleichen Querschnittsebene aufweisen.
  12. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im ersten Gebiet (611) die zweiten Bereiche (122) eine erste Breite aufweisen und im zweiten Gebiet (612) die zweiten Bereiche (122) eine andere zweite Breite aufweisen.
  13. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im ersten Gebiet (611) die zweiten Bereiche (122) einen ersten Neigungswinkel mit Bezug auf die erste Oberfläche (101) aufweisen und im zweiten Gebiet (612) die zweiten Bereiche (122) einen andere zweiten Neigungswinkel aufweisen.
  14. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im ersten Gebiet (611) benachbarte zweite Bereiche (122) einen ersten Abstand zueinander aufweisen und im zweiten Gebiet (612) benachbarte zweite Bereiche (122) einen anderen zweiten Abstand zueinander aufweisen.
  15. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im zweiten Gebiet (612) eine Strecke, über die sich ein elektrisches Feld in einem Verarmungszustand erstreckt, kleiner ist als im ersten Gebiet (611).
  16. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, des Weiteren aufweisend: Puffergebiete in ersten Endbereichen der zweiten Bereiche (122), die zur ersten Oberfläche (101) hin orientiert sind.
  17. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, des Weiteren aufweisend: Puffergebiete in zweiten Endbereichen der zweiten Bereiche (122), die zur zweiten Oberfläche (102) hin orientiert sind.
  18. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei die zweite nominale Durchbruchsspannung maximal 90% der ersten nominalen Durchbruchsspannung beträgt.
  19. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei im zweiten Gebiet (612) eine vertikale Erstreckung der zweiten Bereiche (122) senkrecht zur ersten Oberfläche (101) kleiner ist als im ersten Gebiet (611) .
  20. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei die ersten und zweiten Bereiche (121, 122) Seitenwände aufweisen, die nicht gewellt ist.
  21. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei das zweite Gebiet (612) direkt an den Randbereich (690) angrenzt.
  22. Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei das zweite Gebiet (612) zumindest 5% und maximal 15% des Zellbereichs (610)einnimmt.
  23. Die Super-Junction-Halbleitervorrichtung (500) nach einem der vorherigen Ansprüche, wobei zumindest 50% der im Avalanche-Zustand erzeugten Ladungsträger im zweiten Gebiet (612) erzeugt werden.
  24. Super-Junction-Halbleitervorrichtung (500) aufweisend: einen Halbleiterkörper (100) mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (102) parallelen zweiten Oberfläche (102), wobei der Halbleiterkörper (100) einen Zellbereich (610) und einen den Zellbereich (610) lateral umgebenden Randbereich (690) aufweist, wobei in dem Zellbereich (610) Sourcegebiete (110) eines ersten Leitfähigkeitstyps und Bodygebiete (115) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps ausgebildet sind, und wobei jedes Sourcegebiet (110) in eines der Bodygebiete (115) eingebettet ist; eine Super-Junction-Struktur, die in dem Halbleiterkörper (100) ausgebildet ist, wobei die Super-Junction-Struktur erste Bereiche (121) des ersten Leitfähigkeitstyps und zweite Bereiche (122) des zweiten Leitfähigkeitstyps aufweist und wobei jeder zweite Bereich (122) mit einem der Bodygebiete (115) strukturell verbunden ist; eine erste Elektrodenstruktur (310), die direkt an die erste Oberfläche (101) angrenzt, wobei in dem Randbereich (690) keine Sourcegebiete (110) ausgebildet oder nicht mit der ersten Elektrodenstruktur (310) elektrisch verbunden sind; und eine zweite Elektrodenstruktur (320), die direkt an die zweite Oberfläche (102) angrenzt, wobei die Super-Junction-Halbleitervorrichtung (500) geeignet ist, eine zwischen der ersten und zweiten Elektrodenstruktur (310, 320) angelegte Spannung in dem Zellbereich (610) vorwiegend in einer zur ersten Oberfläche (101) senkrechten vertikalen Richtung und in dem Randbereich (690) vorwiegend in einer lateralen Richtung abzubauen, wobei der Zellbereich (610) ein erstes Gebiet (611) und ein zweites Gebiet (612) aufweist und wobei entlang eines vertikalen Abschnitts der Super-Junction-Struktur im Zellbereich (610) eine Kompensation zwischen den ersten und zweiten Bereichen (121, 122) in einem der ersten und zweiten Gebiete (611, 612) nominal stärker verstimmt ist als in dem anderen.
DE102014101847.8A 2013-02-21 2014-02-13 Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich Active DE102014101847B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/773,202 US9515137B2 (en) 2013-02-21 2013-02-21 Super junction semiconductor device with a nominal breakdown voltage in a cell area
US13/773,202 2013-02-21

Publications (2)

Publication Number Publication Date
DE102014101847A1 DE102014101847A1 (de) 2014-08-21
DE102014101847B4 true DE102014101847B4 (de) 2020-09-03

Family

ID=51264058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101847.8A Active DE102014101847B4 (de) 2013-02-21 2014-02-13 Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich

Country Status (3)

Country Link
US (1) US9515137B2 (de)
CN (1) CN104009084B (de)
DE (1) DE102014101847B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151371A (zh) 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103199104B (zh) * 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
US9887259B2 (en) * 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6480795B2 (ja) * 2015-04-16 2019-03-13 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた回路装置
CN105140268B (zh) * 2015-07-30 2019-06-11 上海华虹宏力半导体制造有限公司 沟槽型超级结器件的超级结结构
US9780086B2 (en) * 2015-09-02 2017-10-03 Semiconductor Components Industries, Llc Field-effect transistor with integrated Schottky contact
DE102015116473A1 (de) * 2015-09-29 2017-03-30 Infineon Technologies Austria Ag Halbleiterbauelement und verfahren
DE102015118322B4 (de) * 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
US10056457B2 (en) 2016-05-23 2018-08-21 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using channel region extensions
DE102016109774B4 (de) * 2016-05-27 2018-02-08 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016113129B3 (de) * 2016-07-15 2017-11-09 Infineon Technologies Ag Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
WO2018051512A1 (ja) * 2016-09-16 2018-03-22 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP7505217B2 (ja) * 2019-05-15 2024-06-25 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
CN111370468A (zh) * 2020-04-23 2020-07-03 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung
JP7517206B2 (ja) * 2021-03-11 2024-07-17 株式会社デンソー 電界効果トランジスタ
CN116137283A (zh) * 2021-11-17 2023-05-19 苏州东微半导体股份有限公司 半导体超结功率器件
CN114464670B (zh) * 2022-04-11 2022-07-01 江苏长晶科技股份有限公司 一种超低比导的超结mosfet及其制备方法
CN116779685A (zh) * 2023-08-17 2023-09-19 深圳天狼芯半导体有限公司 一种具备sj sbd的sj vdmos及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023703A9 (de) * 1997-11-03 1999-09-02 Siemens Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
US20050045922A1 (en) * 2003-08-28 2005-03-03 Infineon Technologies Ag Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
US20100308399A1 (en) * 2009-06-09 2010-12-09 Kabushiki Kaisha Toshiba Power semiconductor device
DE10106006B4 (de) * 2000-02-09 2011-06-16 Fuji Electric Systems Co., Ltd. SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
US20120070965A1 (en) * 2008-09-10 2012-03-22 Sony Corporation Semiconductor device and manufacturing method for the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5126275A (en) 1990-09-19 1992-06-30 Miles Inc. Analytical method using tetrazolium salt indicators having a reflectance plateau
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
DE10120656C2 (de) 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
JP4860929B2 (ja) * 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007173418A (ja) 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
DE102006020870B4 (de) 2006-05-04 2010-12-02 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
CN101924132B (zh) 2009-06-09 2013-05-01 株式会社东芝 功率用半导体器件
JP5664142B2 (ja) 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
CN103000665B (zh) * 2011-09-08 2015-08-19 上海华虹宏力半导体制造有限公司 超级结器件及制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023703A9 (de) * 1997-11-03 1999-09-02 Siemens Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
DE10106006B4 (de) * 2000-02-09 2011-06-16 Fuji Electric Systems Co., Ltd. SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
US20050045922A1 (en) * 2003-08-28 2005-03-03 Infineon Technologies Ag Semiconductor power device with charge compensation structure and monolithic integrated circuit, and method for fabricating it
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
US20120070965A1 (en) * 2008-09-10 2012-03-22 Sony Corporation Semiconductor device and manufacturing method for the same
US20100308399A1 (en) * 2009-06-09 2010-12-09 Kabushiki Kaisha Toshiba Power semiconductor device

Also Published As

Publication number Publication date
CN104009084B (zh) 2017-04-12
US20140231912A1 (en) 2014-08-21
DE102014101847A1 (de) 2014-08-21
CN104009084A (zh) 2014-08-27
US9515137B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112012004043B4 (de) Halbleitereinrichtung
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013204252B4 (de) Halbleiterbauelement
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
AT505499A2 (de) Ladungsgleichgewichts-isolierschicht- bipolartransistor
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112013005788B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112012005981T5 (de) Halbleitervorrichtung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE102017221950B4 (de) Halbleitervorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102013201565B4 (de) Halbleiterbauelement mit einer Randabschlussstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative