JP7517206B2 - 電界効果トランジスタ - Google Patents

Description

本明細書に開示の技術は、電界効果トランジスタに関する。

特許文献１には、トレンチゲート型の電界効果トランジスタが開示されている。この電界効果トランジスタは、ボディ層から下側に突出する複数のｐ型ディープ層を有している。各ｐ型ディープ層は、上側から半導体基板を見たときにトレンチに対して交差するように伸びている。複数のｐ型ディープ層は、その幅方向に間隔部を開けて配置されている。各ｐ型ディープ層は、ボディ層からトレンチの底面よりも下側まで伸びている。特許文献１に開示の電界効果トランジスタの一例では、各ｐ型ディープ層は、ボディ層の下側に位置するトレンチの側面及びトレンチの底面でゲート絶縁膜に接している。また、電界効果トランジスタは、ボディ層及び各ｐ型ディープ層に接するｎ型のドリフト層を有している。この電界効果トランジスタがオフすると、ボディ層からドリフト層内に空乏層が広がる。ドリフト層内に広がる空乏層によって、ソース－ドレイン間の電圧が保持される。また、この電界効果トランジスタがオフすると、各ディープｐ層からもドリフト層内に空乏層が広がる。各ディープｐ層がトレンチの底面でゲート絶縁膜に接しているので、各ディープｐ層から広がる空乏層によってトレンチの底面の周辺のドリフト層が空乏化される。このように、各ディープｐ層からトレンチの底面の周辺に広がる空乏層によって、トレンチの底面の周辺のゲート絶縁膜及びドリフト層で電界集中が生じることが抑制される。したがって、この電界効果トランジスタは、高い耐圧を有する。

特開２００９－１９４０６５号公報

特許文献１の電界効果トランジスタがオンすると、ボディ層にチャネルが形成される。すると、ソース層から、チャネルへ電子が流れる。ボディ層の下側に複数のｐ型ディープ層が存在するので、チャネルを通過した電子は、ｐ型ディープ層の間の間隔部内に配置されているドリフト層に流入する。間隔部を通過した電子は、間隔部の下側のドリフト層へ流れる。このように、電子が、ソース層から、チャネルと間隔部内のドリフト層を介して間隔部の下側のドリフト層へ流れる。間隔部内のドリフト層は、ｐ型ディープ層によって挟まれている。電界効果トランジスタのオン状態において、各ｐ型ディープ層から間隔部内のドリフト層へ空乏層が広がっている。このように広がる空乏層によって、間隔部内のドリフト層内の電子が流れる経路が狭められる。その結果、間隔部の抵抗が高くなる。このため、特許文献１の電界効果トランジスタは、オン抵抗が高い。本明細書では、複数のｐ型ディープ層を有する電界効果トランジスタにおいて、低いオン抵抗を実現する技術を提案する。

本明細書が開示する電界効果トランジスタは上面にトレンチが設けられた半導体基板と、前記トレンチの内面を覆うゲート絶縁膜と、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、を有する。前記半導体基板が、前記トレンチの側面で前記ゲート絶縁膜に接するｎ型のソース層と、前記ソース層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接するｐ型のボディ層と、複数のｐ型ディープ層と、複数のｎ型ディープ層と、ドリフト層（３８）を有する。前記各ｐ型ディープ層が、前記ボディ層から下側に突出しており、前記ボディ層から前記トレンチの底面よりも下側まで伸びており、上側から前記半導体基板を見たときに前記トレンチに対して交差する第１方向に沿って伸びており、上側から前記半導体基板を見たときに前記第１方向に対して直交する第２方向に間隔部を開けて配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面及び前記トレンチの前記底面で前記ゲート絶縁膜に接している。前記各ｎ型ディープ層が、対応する前記間隔部内に配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接している。前記ドリフト層が、前記各ｎ型ディープ層よりも低いｎ型不純物濃度を有するｎ型であり、前記複数のｎ型ディープ層の下面に接している。前記各ｐ型ディープ層が、前記第２方向における寸法よりも前記半導体基板の厚み方向における寸法が大きい形状を有している。前記各ｎ型ディープ層が、前記第２方向における寸法よりも前記半導体基板の前記厚み方向における寸法が大きい形状を有している。

なお、ｐ型ディープ層の「前記第２方向における寸法」は、ｐ型ディープ層の第２方向における両側面の間の距離を意味する。また、ｐ型ディープ層の「前記半導体基板の厚み方向における寸法」は、ボディ層の下面（すなわち、ｐ型ディープ層の上面）からｐ型ディープ層の下面までの半導体基板の厚み方向における距離を意味する。また、ｎ型ディープ層の「前記第２方向における寸法」は、ｎ型ディープ層の第２方向における両側面の間の距離を意味する。また、ｎ型ディープ層の「前記半導体基板の厚み方向における寸法」は、ボディ層の下面（すなわち、ｎ型ディープ層の上面）からｎ型ディープ層の下面までの半導体基板の厚み方向における距離を意味する。

この電界効果トランジスタは、複数のｐ型ディープ層を有しているので、電界効果トランジスタがオフするときにトレンチの底面の周辺の電界集中を抑制できる。したがって、この電界効果トランジスタは、高い耐圧を有する。また、この電界効果トランジスタでは、複数のｐ型ディープ層の間の間隔部に、ドリフト層よりもｎ型不純物濃度が高いｎ型ディープ層が設けられている。また、半導体基板の厚み方向におけるｎ型ディープ層の寸法が、第２方向におけるｎ型ディープ層の寸法よりも大きい。すなわち、ｎ型ディープ層は、縦方向（すなわち、半導体基板の厚み方向）に長い形状を有している。したがって、間隔部のうちの広い範囲がｎ型ディープ層によって構成されている。この電界効果トランジスタがオンすると、ソース層からチャネルとｎ型ディープ層を介してドリフト層へ電子が流れる。ｎ型ディープ層が間隔部内に配置されているので、ｎ型ディープ層にはその両側のｐ型ディープ層から空乏層が広がっている。しかしながら、ｎ型ディープ層のｎ型不純物濃度が高いので、ｐ型ディープ層からｎ型ディープ層に広がる空乏層の幅は狭い。したがって、ｎ型ディープ層内に電子の流通経路が広く確保される。このため、間隔部の抵抗を従来よりも低くすることができる。したがって、この電界効果トランジスタの構成によれば、低いオン抵抗を実現することができる。

ＭＯＳＦＥＴ１０の断面斜視図。（ｐ型ディープ層３６を含まないｘｚ断面を示す図）。 ソース電極２２と層間絶縁膜２０を省略したＭＯＳＦＥＴ１０の断面斜視図。 半導体基板１２を上から見たときのトレンチ１４とｐ型ディープ層３６の配置を示す平面図。 ｐ型ディープ層３６とｎ型ディープ層３７の拡大断面図。 ＭＯＳＦＥＴ１０の断面斜視図（ｐ型ディープ層３６を含むｘｚ断面を示す図）。 ＭＯＳＦＥＴ１０の製造方法の説明図。 ＭＯＳＦＥＴ１０の製造方法の説明図。 ＭＯＳＦＥＴ１０の製造方法の説明図。 ＭＯＳＦＥＴ１０がオンしているときのｎ型ディープ層３７内の空乏層の分布を示す図。 規格値Ｄｎ／ＤｐとＭＯＳＦＥＴ１０の特性の関係を示すグラフ。 第１変形例のＭＯＳＦＥＴのｐ型ディープ層３６とｎ型ディープ層３７の拡大断面図。 第２変形例のＭＯＳＦＥＴのｐ型ディープ層３６とｎ型ディープ層３７の拡大断面図。 第３変形例のＭＯＳＦＥＴのｐ型ディープ層３６とｎ型ディープ層３７の拡大断面図。

本明細書が開示する一例の電界効果トランジスタでは、前記複数のｎ型ディープ層が、前記ボディ層の前記下面から前記複数のｐ型ディープ層の前記下面の深さまで伸びていてもよい。この場合、前記複数のｎ型ディープ層が、前記ボディ層の前記下面から前記複数のｐ型ディープ層の前記下面よりも下側まで伸びていてもよい。

これらの構成によれば、間隔部の全体をｎ型不純物濃度が高いｎ型ディープ層で構成することができる。したがって、電界効果トランジスタのオン抵抗をより低減することができる。

本明細書が開示する一例の電界効果トランジスタでは、前記複数のｎ型ディープ層が、前記複数のｐ型ディープ層の前記下面よりも下側の領域を介して互いに繋がっていてもよい。

本明細書が開示する一例の電界効果トランジスタでは、前記半導体基板の前記厚み方向における前記ｎ型ディープ層の寸法が、前記半導体基板の厚み方向における前記ｐ型ディープ層の寸法の１．０７倍以下であってもよい。

この構成によれば、電界効果トランジスタにおいてより高い耐圧を実現することができる。

図１、２に示す実施形態のＭＯＳＦＥＴ１０（metal-oxide-semiconductor field effect transistor）は、半導体基板１２を有している。以下では、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の上面１２ａに平行な一方向（ｚ方向に直交する一方向）をｘ方向といい、ｘ方向及びｚ方向に直交する方向をｙ方向という。半導体基板１２は、炭化シリコン（すなわち、ＳｉＣ）により構成されている。なお、半導体基板１２がシリコン、窒化ガリウム等の他の半導体材料により構成されていてもよい。半導体基板１２の上面１２ａには、複数のトレンチ１４が設けられている。図２に示すように、複数のトレンチ１４は、上面１２ａにおいて、ｙ方向に沿って長く伸びている。複数のトレンチ１４は、ｘ方向に間隔を開けて配置されている。

図１、２に示すように、各トレンチ１４の内面（すなわち、側面と底面）は、ゲート絶縁膜１６によって覆われている。各トレンチ１４内に、ゲート電極１８が配置されている。各ゲート電極１８は、ゲート絶縁膜１６によって半導体基板１２から絶縁されている。図１に示すように、各ゲート電極１８の上面は、層間絶縁膜２０によって覆われている。半導体基板１２の上部に、ソース電極２２が設けられている。ソース電極２２は、各層間絶縁膜２０を覆っている。ソース電極２２は、層間絶縁膜２０によってゲート電極１８から絶縁されている。ソース電極２２は、層間絶縁膜２０が存在しない位置で、半導体基板１２の上面１２ａに接している。半導体基板１２の下部には、ドレイン電極２４が配置されている。ドレイン電極２４は、半導体基板１２の下面１２ｂの全域に接している。

図１、２に示すように、半導体基板１２は、複数のソース層３０、複数のコンタクト層３２、ボディ層３４、複数のｐ型ディープ層３６、複数のｎ型ディープ層３７、ドリフト層３８、及び、ドレイン層４０を有している。

各ソース層３０は、高いｎ型不純物濃度を有するｎ型層である。各ソース層３０は、半導体基板１２の上面１２ａを部分的に含む範囲に配置されている。各ソース層３０は、ソース電極２２にオーミック接触している。各ソース層３０は、トレンチ１４の側面の最上部において、ゲート絶縁膜１６に接している。各ソース層３０は、ゲート絶縁膜１６を介してゲート電極１８に対向している。各ソース層３０はトレンチ１４の側面に沿ってｙ方向に長く伸びている。

各コンタクト層３２は、高いｐ型不純物濃度を有するｐ型層である。各コンタクト層３２は、半導体基板１２の上面１２ａを部分的に含む範囲に配置されている。各コンタクト層３２は、対応する２つのソース層３０の間に配置されている。各コンタクト層３２は、ソース電極２２にオーミック接触している。各コンタクト層３２は、ｙ方向に長く伸びている。

ボディ層３４は、コンタクト層３２よりも低いｐ型不純物濃度を有するｐ型層である。ボディ層３４は、複数のソース層３０及び複数のコンタクト層３２の下側に配置されている。ボディ層３４は、複数のソース層３０及び複数のコンタクト層３２に対して下側から接している。ボディ層３４は、ソース層３０の下側に位置するトレンチ１４の側面で、ゲート絶縁膜１６に接している。ボディ層３４は、ゲート絶縁膜１６を介してゲート電極１８に対向している。

各ｐ型ディープ層３６は、ボディ層３４の下面から下側に突出しているｐ型層である。各ｐ型ディープ層３６のｐ型不純物濃度は、ボディ層３４のｐ型不純物濃度よりも高く、コンタクト層３２のｐ型不純物濃度よりも低い。図３に示すように半導体基板１２を上側から見たときに、各ｐ型ディープ層３６は、ｘ方向に長く伸びており、トレンチ１４に対して直交している。複数のｐ型ディープ層３６は、ｙ方向に間隔を開けて配置されている。以下では、複数のｐ型ディープ層３６の間の部分を、間隔部３９という。図４に示すように、ｐ型ディープ層３６は、ｙｚ断面において、ｚ方向に長い形状を有している。すなわち、ｐ型ディープ層３６のｚ方向における寸法（以下、深さＤｐという）は、ｐ型ディープ層３６のｙ方向における寸法（以下、幅Ｗｐという）よりも大きい。例えば、深さＤｐを、幅Ｗｐの１～４倍とすることができる。図５に示すように、各ｐ型ディープ層３６は、ボディ層３４の下面から各トレンチ１４の底面よりも下側の深さまで伸びている。各ｐ型ディープ層３６は、ボディ層３４の下側に位置するトレンチ１４の側面でゲート絶縁膜１６に接している。また、各ｐ型ディープ層３６は、トレンチ１４の底面でゲート絶縁膜１６に接している。各ｐ型ディープ層３６は、ゲート絶縁膜１６を介してゲート電極１８に対向している。

各ｎ型ディープ層３７は、ドリフト層３８よりもｎ型不純物濃度が高いｎ型層である。各ｎ型ディープ層３７のｎ型不純物濃度は、各ｐ型ディープ層３６のｐ型不純物濃度よりも低い。図１、２に示すように、各ｎ型ディープ層３７は、対応する間隔部３９内に配置されている。各ｎ型ディープ層３７は、ボディ層３４の下面に接している。各ｎ型ディープ層３７は、その両側のｐ型ディープ層３６の側面に接している。各ｎ型ディープ層３７は、ボディ層３４の下面から各トレンチ１４の底面及び各ｐ型ディープ層３６の下面よりも下側まで伸びている。図４に示すように、間隔部３９内のｎ型ディープ層３７は、ｙｚ断面において、ｚ方向に長い形状を有している。すなわち、ｎ型ディープ層３７のｚ方向における寸法（以下、深さＤｎという）は、間隔部３９内のｎ型ディープ層３７のｙ方向における寸法（以下、幅Ｗｎという）よりも大きい。例えば、深さＤｎを、幅Ｗｎの１～４倍とすることができる。本実施形態では、ｎ型ディープ層３７の幅Ｗｎは、ｐ型ディープ層３６の幅Ｗｐと略等しい。各ｎ型ディープ層３７は、隣接するｐ型ディープ層３６の下面の直下まで伸びる接続領域３７ａを有している。各接続領域３７ａは、対応するｐ型ディープ層３６の下面に接している。各ｎ型ディープ層３７は、各接続領域３７ａを介して互いに繋がっている。ｎ型ディープ層３７がｐ型ディープ層３６の下面よりも下側に突出する部分の厚みＴ１（すなわち、ｐ型ディープ層３６の下面からｎ型ディープ層３７下面までのｚ方向における距離）は、約０．１μｍであり、極めて薄い。図１、２に示すように、各ｎ型ディープ層３７は、各間隔部３９内において、ゲート絶縁膜１６に接している。すなわち、各ｎ型ディープ層３７は、ボディ層３４の下側に位置するトレンチ１４の側面とトレンチ１４の底面でゲート絶縁膜１６に接している。

ドリフト層３８は、ソース層３０よりも低いｎ型不純物濃度を有するｎ型層である。ドリフト層３８は、ｎ型ディープ層３７の下側に配置されている。ドリフト層３８は、ｎ型ディープ層３７に対して下側から接している。

ドレイン層４０は、ドリフト層３８及びｎ型ディープ層３７よりも高いｎ型不純物濃度を有するｎ型層である。ドレイン層４０は、ドリフト層３８に対して下側から接している。ドレイン層４０は、半導体基板１２の下面１２ｂを含む範囲に配置されている。ドレイン層４０は、ドレイン電極２４にオーミック接触している。

次に、ＭＯＳＦＥＴ１０の製造方法について説明する。ＭＯＳＦＥＴ１０は、全体がドレイン層４０によって構成された半導体基板から製造される。まず、図６に示すように、ドレイン層４０上にエピタキシャル成長によってドリフト層３８を形成し、形成したドリフト層３８の表層部にｎ型不純物をイオン注入することによってｎ型ディープ層３７を形成する。次に、図７に示すように、ｎ型ディープ層３７に選択的にｐ型不純物をイオン注入することによって、ｎ型ディープ層３７中に複数のｐ型ディープ層３６を形成する。次に、図８に示すように、ｎ型ディープ層３７及びｐ型ディープ層３６上に、ボディ層３４をエピタキシャル成長によって形成する。なお、ｐ型ディープ層３６の形成工程をボディ層３４の形成工程の後に実施してもよい。次に、ボディ層３４に選択的にｎ型不純物及びｐ型不純物をイオン注入することによって、ソース層３０とコンタクト層３２を形成する。その後、トレンチ１４、ゲート絶縁膜１６、ゲート電極１８、層間絶縁膜２０、ソース電極２２、及び、ドレイン電極２４を形成することで、ＭＯＳＦＥＴ１０が完成する。

ＭＯＳＦＥＴ１０は、ドレイン電極２４にソース電極２２よりも高い電位が印加された状態で使用される。各ゲート電極１８にゲート閾値以上の電位が印加されると、ゲート絶縁膜１６の近傍のボディ層３４にチャネルが形成される。チャネルによって、ソース層３０とｎ型ディープ層３７が接続される。このため、図１の矢印１００に示すように、ソース層３０からチャネル、ｎ型ディープ層３７、及び、ドリフト層３８を経由してドレイン層４０へ電子が流れる。すなわち、ＭＯＳＦＥＴ１０がオンする。各ゲート電極１８の電位をゲート閾値以上の値からゲート閾値未満の値へ引き下げると、チャネルが消失し、電子の流れが停止する。すなわち、ＭＯＳＦＥＴ１０がオフする。

次に、ＭＯＳＦＥＴ１０をオフするときの動作について、より詳細に説明する。チャネルが消失すると、ボディ層３４と各ｎ型ディープ層３７の界面のｐｎ接合に逆電圧が印加される。したがって、ボディ層３４から各ｎ型ディープ層３７へ空乏層が広がる。また、各ｐ型ディープ層３６は、ボディ層３４と繋がっており、ボディ層３４と略同じ電位を有する。したがって、チャネルが消失すると、各ｐ型ディープ層３６と各ｎ型ディープ層３７の界面のｐｎ接合にも逆電圧が印加される。したがって、各ｐ型ディープ層３６から各ｎ型ディープ層３７へも空乏層が広がる。図５に示すように、各ｐ型ディープ層３６とトレンチ１４の交差部では、トレンチ１４の直下にｐ型ディープ層３６が存在している。したがって、トレンチ１４の直下のｐ型ディープ層３６からトレンチ１４の底面の周辺のｎ型ディープ層３７に空乏層が広がる。このように、ｐ型ディープ層３６から広がる空乏層によって、トレンチ１４の底面の周辺のｎ型ディープ層３７が素早く空乏化される。これによって、トレンチ１４の底面近傍における電界集中が抑制される。また、ボディ層３４と各ｐ型ディープ層３６から広がる空乏層によって、各ｎ型ディープ層３７の全体が空乏化される。なお、各ｎ型ディープ層３７はドリフト層３８よりもｎ型不純物濃度が低いため、各ｎ型ディープ層３７内にはドリフト層３８内よりも空乏層が広がり難い。しかしながら、各ｎ型ディープ層３７はｐ型ディープ層３６によって挟まれており、かつ、各ｎ型ディープ層３７の幅Ｗｎが狭いので、各ｎ型ディープ層３７の全体が空乏化する。また、空乏層は、各ｎ型ディープ層３７を介してドリフト層３８へ広がる。ドリフト層３８のｎ型不純物濃度が低いので、ドリフト層３８のほぼ全体が空乏化される。空乏化されたドリフト層３８及び各ｎ型ディープ層３７によって、ドレイン電極２４とソース電極２２の間に印加される高電圧が保持される。したがって、ＭＯＳＦＥＴ１０は高い耐圧を有する。

次に、ＭＯＳＦＥＴ１０をオンするときの動作について、より詳細に説明する。上述したように、ＭＯＳＦＥＴ１０がオンすると、図１の矢印１００に示すようにソース層３０からチャネルとｎ型ディープ層３７を介してドリフト層３８へ電子が流れる。図９は、ＭＯＳＦＥＴ１０がオンしているときのｎ型ディープ層３７内の空乏層９０の分布を示している。図９において、斜線でハッチングされている領域が、空乏層９０である。ＭＯＳＦＥＴ１０がオンしている状態では、ｎ型ディープ層３７とｐ型ディープ層３６の界面のｐｎ接合（以下、ｐｎ接合７０という）に逆電圧は印加されていない。しかしながら、この状態でも、ビルトインポテンシャルによってｐｎ接合７０に空乏層９０が存在している。本実施形態では、ｎ型ディープ層３７のｎ型不純物濃度が高いので、ｐｎ接合７０からｎ型ディープ層３７内に伸びる空乏層９０の幅Ｗｄが狭い。このため、間隔部３９内の電子の流通経路（すなわち、空乏化していないｎ型ディープ層３７）の幅Ｗｅが広い。したがって、ＭＯＳＦＥＴ１０がオンしているときに、ｎ型ディープ層３７の抵抗が低い。したがって、ＭＯＳＦＥＴ１０は、低いオン抵抗を有している。

以上に説明したように、実施形態のＭＯＳＦＥＴ１０の構造によれば、高い耐圧を実現できるとともに、低いオン抵抗を実現できる。図１０は、ｎ型ディープ層３７の深さＤｎを変化させたときのＭＯＳＦＥＴのオン抵抗と耐圧をシミュレーションした結果を示している。横軸は、ｎ型ディープ層３７の深さＤｎをｐ型ディープ層３６の深さＤｐで除算した規格値Ｄｎ／Ｄｐを示している。Ｄｎ／Ｄｐ＞１．００の場合は、図４のように、ｎ型ディープ層３７がｐ型ディープ層３６よりも下側まで伸びている。Ｄｎ／Ｄｐ＝１．００の場合は、図１１に示すように、ｎ型ディープ層３７の下端とｐ型ディープ層３６の下端が一致している。Ｄｎ／Ｄｐ＜１．００の場合は、図１２に示すように、ｎ型ディープ層３７の下端がｐ型ディープ層３６の下端よりも上側に位置しており、ｎ型ディープ層３７の下側の間隔部３９（すなわち、図１２の領域３９ａ）内までドリフト層３８が伸びている。図１０に示すように、規格値Ｄｎ／Ｄｐが大きくなるほど、オン抵抗が低くなる。規格値Ｄｎ／Ｄｐが小さいときにオン抵抗が高い理由は、図１２の領域３９ａ（すなわち、間隔部３９内のドリフト層３８）のｎ型不純物濃度が低いため、ＭＯＳＦＥＴのオン状態においてｐ型ディープ層３６から領域３９ａに伸びる空乏層の幅が広く、領域３９ａにおいて電子の流通経路が狭くなるためと考えられる。図１０に示すように、規格値Ｄｎ／Ｄｐが０．６７以上である場合にオン抵抗を比較的低減することができ、規格値Ｄｎ／Ｄｐが１．０以上である場合にオン抵抗をより効果的に低減することができる。また、規格値Ｄｎ／Ｄｐが大きいと、ＭＯＳＦＥＴの耐圧が低くなる。これは、ｎ型ディープ層３７がｐ型ディープ層３６の下面よりも下側に突出する部分の厚みＴ１が厚くなると、ドリフト層３８内で電界が集中し易くなるためと考えられる。規格値Ｄｎ／Ｄｐが１．０７以下では高い耐圧が得られ、規格値Ｄｎ／Ｄｐが１．０３以下でより耐圧が安定する。

また、上述したように、実施形態のＭＯＳＦＥＴ１０では、各ｎ型ディープ層３７と各ｐ型ディープ層３６が縦に長い形状を有している。このように各ｎ型ディープ層３７と各ｐ型ディープ層３６が構成されていると、ゲート電極１８とドレイン電極２４の間の静電容量（すなわち、帰還容量）が小さくなる。これによって、ＭＯＳＦＥＴ１０のスイッチング速度を向上させることができる。

なお、図１～５の実施形態のＭＯＳＦＥＴ１０では、ｎ型ディープ層３７の深さがｐ型ディープ層３６の深さよりも深かった。しかしながら、上述した図１１のようにｎ型ディープ層３７の深さがｐ型ディープ層３６の深さと等しくてもよい。また、上述した図１２のようにｐ型ディープ層３６の深さがｎ型ディープ層３７の深さよりも深くてもよい。

また、図１～５に示す実施形態のＭＯＳＦＥＴ１０では、各ｎ型ディープ層３７がｐ型ディープ層３６の直下まで伸びる接続領域３７ａを有していた。しかしながら、図１３のように、ｎ型ディープ層３７が接続領域３７ａを有さなくてもよい。

また、上述した実施形態では、各ｐ型ディープ層３６が各トレンチ１４に対して直交していたが、各ｐ型ディープ層３６が各トレンチ１４に対して斜めに交差していてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：ＭＯＳＦＥＴ、１２：半導体基板、１４：トレンチ、１６：ゲート絶縁膜、１８：ゲート電極、２０：層間絶縁膜、２２：ソース電極、２４：ドレイン電極、３０：ソース層、３２：コンタクト層、３４：ボディ層、３６：ｐ型ディープ層、３７：ｎ型ディープ層、３８：ドリフト層、４０：ドレイン層

Claims (3)

1. 電界効果トランジスタ（１０）であって、
   上面にトレンチ（１４）が設けられた半導体基板（１２）と、
   前記トレンチの内面を覆うゲート絶縁膜（１６）と、
   前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（１８）、
   を有し、
   前記半導体基板が、
   前記トレンチの側面で前記ゲート絶縁膜に接するｎ型のソース層（３０）と、
   前記ソース層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接するｐ型のボディ層（３４）と、
   複数のｐ型ディープ層（３６）と、
   複数のｎ型ディープ層（３７）と、
   ドリフト層（３８）、
   を有し、
   前記各ｐ型ディープ層が、前記ボディ層から下側に突出しており、前記ボディ層から前記トレンチの底面よりも下側まで伸びており、上側から前記半導体基板を見たときに前記トレンチに対して交差する第１方向に沿って伸びており、上側から前記半導体基板を見たときに前記第１方向に対して直交する第２方向に間隔部を開けて配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面及び前記トレンチの前記底面で前記ゲート絶縁膜に接しており、
   前記各ｎ型ディープ層が、対応する前記間隔部内に配置されており、前記ボディ層の下側に位置する前記トレンチの前記側面で前記ゲート絶縁膜に接しており、
   前記ドリフト層が、前記各ｎ型ディープ層よりも低いｎ型不純物濃度を有するｎ型であり、前記複数のｎ型ディープ層の下面に接しており、
   前記各ｐ型ディープ層が、前記第２方向における寸法よりも前記半導体基板の厚み方向における寸法が大きい形状を有しており、
   前記各ｎ型ディープ層が、前記第２方向における寸法よりも前記半導体基板の前記厚み方向における寸法が大きい形状を有しており、
   前記複数のｎ型ディープ層が、前記ボディ層の前記下面から前記複数のｐ型ディープ層の前記下面よりも下側まで伸びている、
   電界効果トランジスタ。
2. 前記複数のｎ型ディープ層が、前記複数のｐ型ディープ層の前記下面の下側の領域を介して互いに繋がっている、請求項１に記載の電界効果トランジスタ。
3. 前記半導体基板の前記厚み方向における前記ｎ型ディープ層の寸法が、前記半導体基板の厚み方向における前記ｐ型ディープ層の寸法の１．０７倍以下である、請求項１または２に記載の電界効果トランジスタ。

Images