AT505499A2 - Ladungsgleichgewichts-isolierschicht- bipolartransistor - Google Patents

Ladungsgleichgewichts-isolierschicht- bipolartransistor Download PDF

Info

Publication number
AT505499A2
AT505499A2 AT0954006A AT95402006A AT505499A2 AT 505499 A2 AT505499 A2 AT 505499A2 AT 0954006 A AT0954006 A AT 0954006A AT 95402006 A AT95402006 A AT 95402006A AT 505499 A2 AT505499 A2 AT 505499A2
Authority
AT
Austria
Prior art keywords
conductivity type
columns
pillars
region
doping concentration
Prior art date
Application number
AT0954006A
Other languages
English (en)
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of AT505499A2 publication Critical patent/AT505499A2/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

• · ·· P43489
♦ · ·· ·» · • · · ♦ · · • · · ·· · · • · · · · ···· • · · ♦ · · ·· ·· ♦· · I^dungsglrichgewichts-Isoüerschicht-Bipolartransistor
5 QUERVERWEISE AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 60/765,261, eingereicht am 3. Februar 2006, deren Offenbarung hierin für alle Zwecke durch Bezugnahme vollständig mit aufgenommen ist.
HINTERGRUND DER ERFINDUNG 10 Die vorliegende Erfindung bezieht sich auf Halbleiterleistungsvorrichtungen und insbesondere auf Strukturen und Verfahren zum Ausbilden von Isolierschicht-Bipolartransistoren (IGBT) mit Ladungsgleichgewichtsstrukturen.
Der IGBT ist eine einer Anzahl von im Handel erhältlichen Halbleiterleistungsvorrichtungen. Fig. 1 zeigt eine Querschnittsansicht eines herkömmlichen IGBT. Ein stark 15 dotiertes P-Kollektorgebiet 104 ist mit einer Kollektorelektrode 102 elektrisch verbunden. Uber dem Kollektorgebiet 104 ist ein N-Drifigebiet 106 ausgebildet. Im Driftgebiet 106 ist ein stark dotiertes P-Wannengebiet 108 ausgebildet und im P-Wannengebiet 108 ist ein stark dotiertes N-Source-Gebiet 110 ausgebildet. Sowohl das Wannengebiet 108 als auch das Source-Gebiet 110 ist elektrisch mit einer Emitterelektrode 112 verbunden. Uber eine obere Oberfläche des 20 Driftgebiets 106 und über ein Kanalgebiet 113 verläuft ein planares Gate 114 in das Wannengebiet 108 und überlappt sich mit dem Source-Gebiet 110. Das Gate 114 ist durch eine Gate-Dielektrikumschicht 116 von den darunter liegenden Gebieten isoliert.
Die Optimierung der verschiedenen konkurrierenden Leistungsparameter herkömmlicher IGBTs wie etwa desjenigen in Fig. 1 ist durch eine Anzahl von Faktoren einschließlich der 25 geforderten starken Dotierung des P-Kollektorgebiets und einer geforderten endlichen Dicke für das N-Driftgebiet beschränkt. Diese Faktoren beschränken verschiedene Kompromissleistungsverbesserungen. Somit gibt es eine Notwendigkeit für verbesserte IGBTs, in denen die Kompromissleistungsparameter besser gesteuert werden können, was deren Verbesserung ermöglicht.
30 KURZE ZUSAMMENFASSUNG DER ERFINDUNG
In Übereinstimmung mit einer Ausführungsform der Erfindung enthält ein Isolierschicht-Bipolartransistor (IGBT) ein Kollektorgebiet eines ersten Leitfähigkeitstyps und ein erstes Siliciumgebiet eines zweiten Leitfähigkeitstyps, das über das Kollektorgebiet verläuft. Über dem ersten Siliciumgebiet sind auf alternierende Weise mehrere Säulen vom ersten und vom zweiten
Leitfähigkeitstyp angeordnet. Eine untere Oberfläche jeder Säule vom ersten Leitfähigkeitstyp ist von einer oberen Oberfläche des Kollektorgebiets vertikal beabstandet. Ferner enthält der IGBT mehrere Wannengebiete des ersten Leitfahigkeitstyps, die jeweils über eine der Säulen des ersten Leitfähigkeitstyps verlaufen und in elektrischem Kontakt mit ihr stehen, und mehrere Gate-5 Elektroden, die jeweils über einen Abschnitt eines entsprechenden Wannengebiets verlaufen. Jede Gate-Elektrode ist durch eine Gate-Dielektrikumschicht von ihren darunter liegenden Gebieten isoliert. Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp sind so gewählt, dass zwischen einer Gesamtladung in 10 jeder Säule vom ersten Leitfähigkeitstyp und einer Gesamtladung in ihrer benachbarten Säule des zweiten Leitfähigkeitstyps ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung enthält ein IGBT ein Kollektorgebiet eines ersten Leitfähigkeitstyps und ein erstes Siliciumgebiet eines zweiten Leitfähigkeitstyps, das über das Kollektorgebiet verläuft. Über dem ersten Siliciumgebiet sind 15 auf alternierende Weise mehrere Säulen vom ersten und vom zweiten Leitfahigkeitstyp angeordnet. Eine untere Oberfläche jeder Säule vom ersten Leitfahigkeitstyp ist von einer oberen Oberfläche des Kollektorgebiets vertikal beabstandet. Ein Wannengebiet des ersten Leitfähigkeitstyps verläuft über die mehreren Säulen vom ersten und vom zweiten Leitfähigkeitstyp und steht mit ihnen in elektrischem Kontakt. Ferner enthält der IGBT mehrere 20 Gate-Gräben, die jeweils durch das Wannengebiet verlaufen und innerhalb einer der Säulen vom zweiten Leitfähigkeitstyp enden, wobei jeder Gate-Graben eine Gate-Elektrode darin enthält Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp sind so gewählt, dass zwischen einer Gesamtladung in jeder Säule vom ersten 25 Leitfähigkeitstyp und einer Gesamtladung in ihrer benachbarten Säule des zweiten Leitfahigkeitstyps ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer abermals weiteren Ausführungsform der Erfindung wird ein IGBT wie folgt ausgebildet Über einem Kollektorgebiet von einem ersten Leitfahigkeitstyp wird eine Epitaxieschicht ausgebildet, wobei die Epitaxieschicht von einem zweiten 30 Leitfahigkeitstyp ist. In der Epitaxieschicht werden eine erste Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Weise ausgebildet, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfahigkeitstyps bilden und dass eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist In der Epitaxieschicht werden mehrere Wannengebiete des ersten Leitfahigkeitstyps in der Weise ausgebildet, dass jedes Wannengebiet über eine der ersten Mehrzahl von Säulen verläuft und in elektrischem Kontakt mit ihr steht Es werden mehrere Gate-Elektroden ausgebildet, die jeweils über einen Abschnitt eines entsprechenden Wannengebiets verlaufen und durch eine Gate-Dielektriumschicht von ihren darunter liegenden Gebieten isoliert sind. Die physikalischen Dimeaisionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp werden so gewählt, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung wird ein IGBT wie folgt ausgebildet. Über einem Kollektorgebiet eines ersten Leitfahigkeitstyps wird eine Epitaxieschicht ausgebildet, wobei das erste Siliciumgebiet von einem zweiten Leitfahigkeitstyp ist In der Epitaxieschicht werden eine erste Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Weise ausgebildet, dass jene Abschnitte der Epitaxieschicht die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfähigkeitstyps bilden und dass eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist In der Epitaxieschicht wird ein Wannengebiet des ersten Leitfähigkeitstyps in der Weise ausgebildet dass das Wannengebiet über die erste und die zweite Mehrzahl von Säulen verläuft und in elektrischem Kontakt mit ihnen steht. Es werden mehrere Gate-Gräben ausgebildet die jeweils durch das Wannengebiet verlaufen und innerhalb einer der zweiten Mehrzahl von Säulen enden. Daraufhin wird in jedem Gate-Graben eine Gate-Elektrode ausgebildet. Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp werden so gewählt dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung wird ein IGBT wie folgt ausgebildet. Entlang einer Rückseite eines Substrats eines ersten Leitfahigkeitstyps werden Dotierstoffe eines ersten Leitfähigkeitstyps implantiert, um in dem Substrat ein Kollektorgebiet des ersten Leitfähigkeitstyps auszubilden. In dem Substrat werden eine erste Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Weise ausgebildet, dass jene Abschnitte des Substrats, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite
Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfähigkeitstyps bilden und dass eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist. Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in 5 jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp werden so gewählt, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer weiteren Ausfuhrungsform der Erfindung wird ein IGBT 10 wie folgt ausgebildet. Über einem Substrat wird eine Epitaxieschicht ausgebfldet Das Substrat wird vollständig entfernt, um eine Rückseite der Epitaxieschicht freizulegen. Entlang der freiliegenden Rückseite der Epitaxieschicht werden Dotierstoffe von einem ersten Leitfähigkeitstyp implantiert, um in der Epitaxieschicht ein Kollektorgebiet des ersten Leitfahigkeitstyps auszubilden. In der Epitaxieschicht werden eine raste Mehrzahl von Säulen 15 des ersten Leitfähigkeitstyps in der Weise ausgebildet, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen vom alternierenden Leitfähigkeitstyp bilden und dass eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten 20 Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp werden so gewählt dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
In Übereinstimmung mit einer weiteren Ausführungsform der Erfindung wird ein IGBT 25 wie folgt ausgebildet. Über einem Substrat wird eine Epitaxieschicht ausgebildet. Das Substrat wird durch seine Rückseite verdünnt und entlang einer Rückseite des verdünntrar Substrats werden Dotierstoffe eines ersten Leitfähigkeitstyps implantiert, um ein Kollektorgebiet des ersten Leitfähigkeitstyps auszubilden, das innerhalb des verdünnten Substrats enthalten ist. Das Substrat und die Epitaxieschicht sind von einem zweiten Leitfähigkeitstyp. In der Epitaxieschicht 30 werden eine erste Mehrzahl von Säulen des ersten Leitfähigkeitstyps in der Weise ausgebildet, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen vom alternierenden Leitfähigkeitstyp bilden und dass eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist. Die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp werden so gewählt, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein 5 Ladungsungleichgewicht erzeugt wird.
Aus der folgenden ausführlichen Beschreibung und aus den beigefugten Zeichnungen kann ein besseres Verständnis des Wesens und der Vorteile der vorliegenden Erfindung gewonnen werden. KURZBESCHREIBUNG DER ZEICHNUNGEN 10 Fig. 1 zeigt eine Querschnittsansicht eines herkömmlichen Planar-Gate-IGBT;
Fig. 2 zeigt eine Querschnittsansicht eines Planar-Gate-Superübergangs-IGBT in Übereinstimmung mit einer Ausführungsform der Erfindung;
Fig. 3 zeigt Simulationsergebnisse, in denen die Lochladungsträgerkonzentration in Abhängigkeit von der Entfernung von der Oberfläche des Siliciums für den Superübergangs-15 IGBT in Fig. 2 in Übereinstimmung mit einer Ausfuhrungsform der Erfindung graphisch dargestellt ist;
Fig. 4 zeigt Simulationsergebnisse, in denen die Abschaltenergie (Eoff) in Abhängigkeit von der Kollektor-Emitter-Durchlasszustandsspannung Vce(sat) für einen herkömmlichen IGBT und für zwei Fälle von Superübergangs-IGBTs mit ähnlichen Strukturen wie in Fig. 2 graphisch 20 dargestellt ist;
Fig. 5-18 sind Simulationseigebnisse, die die Empfindlichkeit verschieden» Parameter gegenüber Ladungsungleichgewicht sowie verschiedene Abwägungsleistungen für beispielhafte Ausführungsformen der Erfindungen zeigen;
Fig. 19-22 zeigen Querschnittsansichten und entsprechende Dotierungsprofile 25 verschiedener Superübergangs-IGBTs in Übereinstimmung mit Ausführungsformen der Erfindung;
Fig. 23 zeigt eine Querschnittsansicht eines Trench-Gate-Superübergangs-IGBT (Graben-Gate-Superübergangs-IGBT) in Übereinstimmung mit einer Ausfuhrungsform der Erfindung;
Fig. 24 zeigt eine vereinfachte Anordnungsdraufsicht für einen konzentrischen 30 Superübergangs-IGBT-Entwurf in Übereinstimmung mit einer Ausführungsform der Erfindung; und
Fig. 25 zeigt eine vereinfachte Anordnungsdraufsicht für einen Streifen-Superübergangs-IGBT-Entwurf in Übereinstimmung mit einer Ausführungsform der Erfindung.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG ·· • · • · • · • φ φφ φ φ φ φφ φ φ φ φ φφ φ φ.161 Φ # Φ ·· ΦΦ Φ Φ φ Φ · Φ Φ Φ φ Φ · ΦΦΦ ··
Fig. 2 ist eine Querschnittsansicht eines verbesserten Superübergangs-IGBT, der ermöglicht, dass verschiedene konkurrierende Leistungsparameter verbessert werden, in Übereinstimmung mit einer Ausführungsform der Erfindung. Ein stark dotiertes P-Kollektorgebiet 204 ist elektrisch mit einer Kollektorelektrode 202 verbunden. Über das 5 Kollektorgebiet 204 verläuft eine N-Feldsperrenschicht (N-FSL) 205 und über die FSL 205 verläuft ein N-Gebiet 206a. Über das N-Gebiet 206a verläuft ein Ladungsgleichgewichtsgebiet, das alternierende P-Säulen 207 und N-Säulen 206b umfasst. In einer alternativen Ausfuhrungsform umfasst das Gebiet 207 des Ladungsgleichgewichtsgebiets eine P-Siliciumeinlage, die entlang der vertikalen Grenzen und der unteren Grenze des Gebiets 207 10 verläuft, wobei der Rest des Gebiets 207 N- oder intrinsisches Silicium ist. Über die P-Säulen 207 verläuft ein stark dotiertes P-Wannengebiet 208 und im Wannengebiet 208 ist ein stark dotiertes N-Source-Gebiet 210 ausgebildet. Sowohl das Wannengebiet 208 als auch das Source-Gebiet 210 ist elektrisch mit einer Emitterelektrode 212 verbunden. Im Wannengebiet 208 verläuft über eine obere Oberfläche des N-Gebiets 206c und 15 eines Kanalgebiets 213 ein planares Gate 214, wobei es sich mit dem Source-Gebiet 210 überlappt. Das Gate 214 ist durch eine Gate-Dielektriumschicht 216 von den darunter liegenden Siliciumgebieten isoliert.
Um in der herkömmlichen IGBT-Struktur aus Fig. 1 eine hohe Sperrspannung aufrecht zu erhalten, wird die Dicke des Driftgebiets 106 groß gemacht Unter hohen Sperrspannungen ist 20 die elektrische Feldverteilung im Driftgebiet 106 dreieckig, wobei das Spitzenfeld an dem Übergang zwischen dem Wannengebiet 108 und dem Driftgebiet 106 auftritt. In Fig. 2 wird durch Einfuhren der Ladungsgleichgewichtsstruktur, die die alternierenden P-Säulen 207 und N-Säulen 206b umfasst, eine trapezförmige elektrische Feldverteilung erhalten und das elektrische Spitzenfeld unterdrückt Somit wird für dieselbe Dotierungskonzentration der Driftschicht eine 25 viel höhere Durchschlagspannung erhalten. Alternativ kann für dieselbe Durchschlagspannung die Dotierungskonzentration des Driftgebiets erhöht werden und/oder die Dicke des Driftgebiets verringert werden, sodass die IGBT-Kollektor-Emitter-Durchlasszustandsspannung Vce(sat) verbessert wird.
Ferner dienen die P-Säulen 207 vorteilhaft als ein Kollektor für die gespeicherten 30 Lochladungsträger und verbessern somit die Transistorschaltgeschwindigkeit. Darüber hinaus verteilt die Ladungsgleichgewichtsstruktur die Loch- und Elektronenstromkomponenten des IGBT zwischen den P-Säulen bzw. den N-Säulen. Dies verbessert die Latch-Up-Festigkeit des Transistors und hilft außerdem, die Wärme gleichförmiger in dem Silicium zu verteilen.
Außerdem dient die Feldsperrenschicht 205 dazu zu verhindern, dass sich die ·· ·· ·· • • • • · • • # • · • · • · • · ♦· • • • • · • ♦ · ·· ·· ·· • ··
··
Verarmungsschicht ins Kollektorgebiet 204 ausbreitet In einer alternativen Ausführungsform ist die N-Feldsperrenschicht 205 weggelassen, sodass das N-Gebiet 206a in direktem Kontakt mit dem P-Kollektorgebiet 204 steht. In dieser alternativen Ausführungsform dient das N-Gebiet 206a als eine Pufferschicht, wobei die Dotierungskonzentration und/oder die Dicke dieser 5 Pufferschicht so eingestellt werden, dass verhindert wird, dass sich die Verarmungsschicht in das Kollektorgebiet 204 ausbreitet.
Der Superübergangs-IGBT in Fig. 2 kann auf einer Anzahl von Wegen hergestellt werden. In einer Ausführungsform werden die P-Säulen dadurch ausgebildet, dass in einer Epitaxieschicht 206 tiefe Gräben ausgebildet werden und die Gräben daraufhin unter 10 Verwendung von Techniken wie SEG mit P-Silidummaterial gefüllt werden. Alternativ können die P-Säulen unter Verwendung einer Implantation mit ultrahoher Energie oder durch Mehlfachimplantationen mit verschiedenen Energien in die Epitaxieschicht 206 ausgebildet werden. Weitere Prozesstechniken können vom Fachmann auf dem Gebiet angesichts dieser Offenbarung erdacht werden. In einer alternativen Prozessausführungsform werden die Gra-15 benseitenwände und die Grabenunterseite nach Ausbilden tiefer Gräben unter Verwendung herkömmlicher Techniken mit P-Silicium überzogen, worauf das Füllen der Gräben mit N- oder intrinsischem Silicium folgt.
Fig. 3 zeigt Simulationsergebnisse, in denen die Lochladungsträgerkonzentration in Abhängigkeit von der Entfernung von der Oberfläche des Siliciums graphisch dargestellt ist Für 20 dieselbe Wafer-Dicke von etwa 100 μτη sind für zwei Fälle der P-Säulen-Tiefe von 80 gm (in Fig. 3 als tpijjar=80pm gekennzeichnet) und 65 gm (in Fig. 3 als tpjjjar=65gm gekennzeichnet) die Lochladungsträgerdichte entlang der Mitte der P-Säule (in Fig. 3 als x=15gm gekennzeichnet) und entlang der Mitte der N-Säule (in Fig. 3 als x = 0gm gekennzeichnet) graphisch dargestellt. Es ist zu sehen, dass eine wesentliche Mehrheit der 25 Lochladungsträger eher durch die P-Säule als durch die N-Säule fließt.
Fig. 4 zeigt Simulationsergebnisse, in denen die Abschaltenergie (Eofl) in Abhängigkeit von der Kollektor-Emitter-Durchlasszustandsspannung Vce(sat) für einen herkömmlichen IGBT und für zwei Fälle von Superübergangs-IGBTs (mit ähnlichen Strukturen wie in Fig. 2) mit Wafer-Dicken von 90 gm und 100 gm graphisch dargestellt ist Wie zu sehen ist, ist die 30 Vce(sat)/Eoff-Abwägung in den Superübergangs-IGBTs im Vergleich zu dem herkömmlichen IGBT wesentlich verbessert
Um die der alternierenden Säulenstruktur zugeordneten Durchschlagspannungsverbesserungen zu erhalten, müssen sowohl die N-Säulen als auch die P-Säulen vollständig verarmt sein. In dem Verarmungsgebiet muss die Raumladungsneutralitätsbedingung aufrechterhalten sein, was somit ein Ladungsgleichgewicht zwischen den negativen Ladungen in den P-Säulen und den positiven Ladungen in den N-Säulen (Driftgebiet) erfordert. Dies erfordert einen sorgfältigen Entwurf der Dotierungseigenschaften und der physikalischen Eigenschaften der N- und der P-Säulen. Wie im Folgenden umfassender beschrieben wird, ist der Superübergangs-IGBT in Übereinstimmung mit der vorliegenden Erfindung dagegen so entworfen, dass er die Anzahl der Abwägungsleistungen eher durch Einfuhren einer vorgegebenen Menge eines Ladungsungleichgewichts zwischen benachbarten N- und P-Säulen als durch ein ideales Ladungsgleichgewicht verbessert.
Wie zu sehen ist, Mrrt ein Ladungsungleichgewicht im Bereich von 5-20 % zugunsten einer höheren Ladung in den P-Säulen zu Verbesserungen verschiedener Abwägungsleistungen. In einer Ausführungsform wird eine dünnere Epitaxieschicht 206 mit einer Dotierungskonzentration, die zu einer Gesamtladung in den N-Säulen in dem Bereich von 5 · 10*0 a/cnß bis 1 · 10*2 a/caß fuhrt, verwendet, während die Dotierungskonzentration der P-Säulen so eingestellt wird, dass die Gesamtladung in den P-Säulen um etwa 5-20 % höher als die der N-Säulen ist ln einem Streifenentwurf kann die Gesamtladung in jeder der N- und P-Säulen (unter der Annahme, dass die Streifen der N- und P-Säulen dieselbe Tiefe und Länge haben) näherungsweise durch das Produkt der Dotierungskonzentration in der Säule und der Breite der Säule angenähert werden.
Wie durch die in Fig. 5-18 gezeigten Simulationsergebnisse veranschaulicht ist, können durch Optimieren der Gesamtladung in den alternierenden Säulen und der Superübergangsstruktur verschiedene Abwägungsleistungen gesteuert und verbessert werden. Fig. 5 und 6 zeigen Simulationsergebnisse, in denen die Empfindlichkeit von BVces bzw. Vce(sat) gegenüber Ladungsungleichgewicht bei verschiedenen Temperaturen für eine N- Säulen-Ladung Q von 1 · 10^2 a/cmß gezeigt ist Das entlang der horizontalen Achsen in Fig. 5 und 6 angegebene Ladungsungleichgewicht wird dadurch erhalten, dass die Menge der Ladung in den P-Säulen relativ zu der dar N-Säulen erhöht oder verringert wird, ln Übereinstimmung mit der Erfindung werden die N- und P-Säulen so moduliert, dass eine niedrigere Ladung (z. B. kleiner oder gleich 1 * 10*2 a/cnß) verwendet werden kann, was die Empfindlichkeit von Vce(sat) und BVces gegenüber Ladungsungleichgewicht drastisch verringert.
Fig. 7 und 8 zeigen Simulationsergebnisse, in denen die Empfindlichkeit der Kurzschlussfestigkeitszeit SCWT gegenüber Ladungsungleichgewicht für eine N-Säulen-Ladung von 1 · 10^2 a/crß und Vce(sat) von IV bzw. 1,7 V gezeigt ist. Fig. 9 zeigt Simulationsergebnisse, in denen für dieselbe N-Säulen-Ladung von 1 · 10^2 a/crrß die Empfindlichkeit der Abschaltenergie Eoff gezeigt ist. Fig. 10 und Fig. 11 zeigen für dieselbe N- ·· ··
··· • · • · • · • · ··
• · ·· ·· ·· • · • ♦ • ♦ • · ·· Säulen- und P-Säulen-Ladung von 1-1()12 a/cm^ (d. h. eine Ladungsgleichgewichtsstruktur) das Vce(sat) in Abhängigkeit von der Eoflf-Abwägung und das Vce(sat) in Abhängigkeit von der SCWT-Abwägung. Wie aus diesen Figuren zu sehen ist, können ein 20 pJ/A-Eoff bei 125 °C mit VCE(sat) von weniger als 1,2 V bei 125 °C und ein SCWT größer als 10 μ8, das un-5 empfindlich gegenüber Ladungsungleichgewicht ist, erhalten werden.
Die SCWT-Leistung verbessert sich, da die P-Säulen 207 als Senken für den Lochstrom wirken. Somit neigt der Lochstrom dazu, eher in den P-Säulen 207 nach oben als wie in dem herkömmlichen IGBT in Fig. 1 unter dem Source-Gebiet 110 zu fließen. Dies macht den Superübergangs-IGBT in Fig. 2 während der SCWT imdurchlässig für ein NPN-Latch-Up. 10 Außerdem führt dieser Stromfluss während der SCWT zu einer Selbsterwärmung, die gleichförmiger und nicht wie in dem herkömmlichen IGBT in Fig. 1 lokalisiert ist. Dies lässt weiter zu, dass der Superübergangs-IGBT in Fig. 2 mit einer höheren PNP-Verstärkung betrieben wird, und verringert den Ausfall infolgedessen, dass der PNP mit thermisch erzeugtem Leckstrom bei dem Durchlassübergang eingeschaltet wird. Dies ist ein Nachteil herkömmlicher 15 IGBTs, da, während die Temperatur in dem Driftgebiet ansteigt, die Minoritätsladungsträger-Lebensdauer zunimmt, da es einen positiven Temperaturkoeffizienten der
Minoritätsladungsträger-Lebensdauer gibt Der thermisch erzeugte Leckverlust von der konzentrierten hohen Temperatur in dem Durchlassübergang und die thermisch zunehmende PNP-Verstärkung veranlassen, dass der PNP eher einschaltet. 20 Ein weiteres wichtiges Merkmal des Superübergangs-IGBT in Fig. 2 ist, dass er die
Ausbildung eines schnellen durchgriffsartigen (QPT-artigen) Abschaltens «leichtert, das ein Abschalt-di/dt aufweist, das durch Ändern des Gate-Widerstands Rg Gate-gesteuert ist. Das QPT bezieht sich auf das Anpassen der Zelle (z. B. der Gate-Struktur und der PNP-V erstärkung) in der Weise, dass die effektive Gate-Vorspannung, wie in dem Zeitablaufplan in Fig. 12A und 12B 25 (die Simulationsergebnisse für den Superübergangs-IGBT sind) gezeigt ist, üb«* der Schwellenspannung Vth des IGBT liegt, wenn der Strom zu fallen beginnt Der QPT ist umfassender beschrieben in der gemeinsam übertragenen USPN 6,831329, erteilt am 14. Dezember 2004, deren Offenbarung hier in ihrer Gesamtheit durch Bezugnahme mit aufgenommen ist 30 Fig. 13 bzw. 14 zeigt für zwei Rg-Werte das Vce(sat) in Abhängigkeit von der di/dt-
Abwägung bzw. das Vce(sat) in Abhängigkeit von der dv/dt-Abwägung für dieselbe N-Säulen-
Ladung und P-Säulen-Ladung von 1 · 10^2 a/cm·^. Fig. 15, 16, 17 und 18 zeigen in dieser Reihenfolge für zwei Rg-Werte die Empfindlichkeit von Eoff, der Spitzen-Vce, von di/dt und von dv/dt gegenüber einem Ladungsungleichgewicht mit der N -Säulen-Ladung gleich ·· ·· ·· • • • • • • • • · ·· • • · • • • • • • ·· ·· f · • · ·_· ♦ ·· Qm. ·· ♦ ··
1 · 1()12 a/cnß. Wie aus Fig. 10 und 13 zu sehen ist, erhöht das Verlangsamen des Abschalt-di/dt das Eoff, wobei dies aber die Flexibilität zum Abwägen von Eoff für die EMI-Leistung bietet Wegen des schnellen 3D-Herausschießens der Minoritätsladungsträger ist das dv/dt des Superübergangs-IGBT hoch. Der Superübergangs-IGBT mit QPT weist während des 5 Spannungsanstiegs minimale Abschaltverluste auf. Wie in Fig. 14 gezeigt ist, kann das dv/dt ebenfalls in gewissem Umfang mit Rg gesteuert werden.
Die meisten der Abschaltverluste in dem herkömmlichen IGBT ergeben sich aus dem langsamen Herausschießen der injizierten Ladungsträger während des Spannungsanstiegs und aus der Minoritätsladungsträgerrekombination der Ladungsträger in dem verbleibenden nicht 10 verarmten Drift- und/oder Puffergebiet, nachdem die Spannung die Busspannung erreicht hat. Da der Stromabfall di/dt durch die Gate-Entladung gesteuert wird und viel langsamer als bei einem herkömmlichen IGBT ist, ist Eoff fast vollständig eine Folge des Stromabfalls. Im Wesentlichen sind die meisten Abschaltverluste des Superübergangs-IGBT in dem Stromabfall, der durch Einstellen des di/dt mit Rg gesteuert werden kann. 15 Fig. 19-22 zeigt Querschnittsansichten und entsprechende Dotierungsprofile verschiedener
Superübergangs-IGBTs in Übereinstimmung mit Ausfuhrungsformen der Erfindung. Fig. 19A zeigt eine Ausfuhrungsform, in der der Anfangs-Wafer ein P+-Substrat 1904 ist, über dem eine N-Epi-Pufferschicht 1905 ausgebildet wird. Daraufhin wird über der Pufferschicht 1905 eine obere N-Epi-Schicht 1906 mit niedrigerer Dotierungskonzentration als die Pufferschicht 1905 20 ausgebildet. Die verbleibenden Gebiete und Schichten werden unter Verwendung einer aus einer Anzahl bekannter Techniken ausgebildet Zum Beispiel können die P-Säulen 1907 durch Implantieren von (Verwendung von Hochenergie-) P-Dotierstoffen in die obere N-Epi-Schicht 1906 oder durch Ausbilden eines Grabens in der oberen N-Epi-Schicht 1906 und daraufhin durch Füllen des Grabens mit P-Silicium ausgebildet werden. In einer abermals weiteren 25 Ausfuhrungsform werden anstelle der oberen N-Epi-Schicht 1906 mehrere Schichten aus n-Epi ausgebildet, wobei nach Ausbilden jeder n-Epi-Schicht eine P-Implantation ausgeführt wird, um einen entsprechenden Abschnitt der P-Säule 1907 auszubilden. Das Körpergebiet 1908 und das Source-Gebiet 1910 werden unter Verwendung bekannter Techniken ausgebildet. Fig. 19B zeigt beispielhafte Dotierungskonzentrationen entlang einer vertikalen Linie durch die Mitte der N-30 Säule (das obere Diagramm) und entlang einer vertikalen Linie durch die Mitte der P-Säule (das untere Diagramm) der Struktur in Fig. 19A.
In Fig. 20A werden auf einem Substrat eine oder mehrere N-Epi-Schichten ausgebildet, die durch das Gebiet 2006 gezeigt sind, woraufhin das Substrat vollständig entfernt wird, wobei die eine oder die mehreren Epi-Schichten verbleiben. In die Rückseite werden P-Dotierstoffe ··
·· ·· ·· · • · · • ♦ · • · · • ♦ · ·· ♦· implantiert, um das Kollektorgebiet 2004 auszubilden. In einer weiteren Ausiuhrungsform wird ein N-Substrat ohne N-Epi-Schichten verwendet und das Kollektorgebiet durch Implantieren von Dotierstoffen in die Rückseite des Substrats ausgebildet. Die P-Säule 2007, das Körpergebiet 2008 und das Source-Gebiet 2010 werden unter Verwendung irgendeiner einer Anzahl von 5 Techniken ausgebildet, wie sie anhand von Fig. 19A beschrieben worden sind. Fig. 20B zeigt beispielhafte Dotierungskonzentrationen entlang einer vertikalen Linie durch die Mitte der N-Säule (das linke obere Diagramm) und entlang einer vertikalen Linie durch die Mitte der P-Säule (das rechte obere Diagramm). Das untere Diagramm in Fig. 20B zeigt eine vergrößerte Ansicht des Dotierungsprofils in dem Übergang von dem n-Substrat oder von der Epi-Schicht (von den 10 Epi-Schichten) zu dem und durch das Kollektorgebiet 2004.
Fig. 21A ist eine Querschnittsansicht, die, abgesehen davon, dass ein N-Feldsperrengebiet in der Struktur enthalten ist, ähnlich der in Fig. 20A ist. In einer Ausiuhrungsform werden auf einem Substrat eine oder mehrere N-Epi-Schichten ausgebildet und wird das Substrat daraufhin vollständig entfernt, wobei die eine oder die mehreren Epi-Schichten verbleiben. Daraufhin wird 15 in die Rückseite N-Dotierstoffe implantiert, um das N-Feldspenengebiet auszubilden, gefolgt von der P-Dotierstoffimplantation in die Rückseite, um in dem Feldsperrengebiet das Kollektorgebiet auszubilden. In einer weiteren Ausführungsform wird ein N-Substrat ohne N-Epi-Schichten verwendet. Die P-Säule 2107, das Körpergebiet 2108 und das Source-Gebiet 2110 werden unter Verwendung irgendeiner einer Anzahl von Techniken ausgebildet, wie sie anhand 20 von Fig. 19A beschrieben sind. Fig. 21B zeigt beispielhafte Dotierungskonzentrationen entlang einer vertikalen Linie durch die Mitte der N-Säule (das linke obere Diagramm) und entlang einer vertikalen Linie durch die Mitte der P-Säule (das rechte obere Diagramm). Das untere Diagramm in Fig. 21B zeigt eine vergrößerte Ansicht des Dotierungsprofils durch das Feldsperrengebiet und durch das Kollektorgebiet. 25 In Fig. 22A ist über einem η-Substrat eine durch das Gebiet 2206 gezeigte N-Epi-Schicht ausgebildet (oder sind über ihm mehrere N-Epi-Schichten ausgebildet), wobei auf der Rückseite eine vorgegebene Dicke des Substrats entfernt ist, sodass eine dünnere Substratschicht mit der gewünschten Dicke verbleibt. Das Substrat weist einen niedrigeren spezifischen elektrischen Widerstand als die N-Epi-Schicht auf. Daraufhin wird durch Implantieren von P-Dotierstoffen in 30 die Rückseite das Kollektorgebiet ausgebildet, wobei der verbleibende Abschnitt des Substrats tatsächlich ein Feidsperrengebiet bildet. Die P-Säule 2207, das Körpergebiet 2208 und das Source-Gebiet 2210 werden unter Verwendung irgendeiner einer Anzahl von Techniken ausgebildet, wie sie anhand von Fig. 19A beschrieben sind. Fig. 22B zeigt beispielhafte Dotierungskonzentrationen entlang einer vertikalen Linie durch die Mitte der N-Säule (das linke tl ·· • · · • Μ • · · • · · ·· ·· obere Diagramm) und entlang einer vertikalen Linie durch die Mitte der P-Säule (das rechte obere Diagramm). Das untere Diagramm in Fig. 22B zeigt eine vergrößerte Ansicht des Dotierungsprofils durch das Feldsperrengebiet und durch das Kollektorgebiet.
In einer weiteren Ausführungsform der Erfindung ist die Dotierungskonzentration in den P-Säulen von einer höheren Dotierungskonzentration entlang der Oberseite der P-Säulen zu einer niedrigeren Dotierungskonzentration entlang ihrer Unterseite abgestuft, wobei die Dotierungskonzentration in den N-Säulen im Wesentlichen gleichförmig ist In einer abermals weiteren Ausfuhrungsform ist die Dotierungskonzentration in den N-Säulen von einer höheren Dotierungskonzentration entlang der Unterseite der N-Säulen zu einer niedrigeren Dotierungskonzentration entlang ihrer Oberseite abgestuft, wobei die Dotierungskonzentration in den P-Säulen im Wesentlichen gleichförmig ist
Fig. 23 zeigt eine Querschnittsansicht eines Trench-Gate-Superübergangs-IGBT in Übereinstimmung mit einer Ausfuhrungsform der Erfindung. Abgesehen von der Gate-Struktur und ihren umgebenden Gebieten ist der Trench-Gate-IGBT in Fig. 23 strukturell ähnlich dem Planar-Gate-IGBT in Fig. 2, sodass mit dem Trench-Gate-IGBT in Fig. 23 viele derselben Merkmale und Vorteile verwirklicht werden können, die oben in Verbindung mit dem Planar-Gate-IGBT in Fig. 2 und seinen Änderungen und alternativen Ausführungsformen beschrieben wurden. In Fig. 23 ist ein stark dotiertes P-Kollektorgebiet 2304 elektrisch mit einer Kollektorelektrode 2302 verbunden. Über das Kollektorgebiet 2304 verläuft eine N-Feld-sperrenschicht (N-FSL) 2305 und über die FSL 2305 verläuft ein N-Gebiet 2306a. Über das N-Gebiet 2306a verläuft ein Ladungsgleichgewichtsgebiet, das alternierende P-Säulen 2307 und N-Säulen 2306b umfasst In einer alternativen Ausfuhrungsform umfasst das Gelnet 2307 des Ladungsgleichgewichtsgebiets eine P-Silidumeinlage, die entlang der vertikalen Grenzen und der unteren Grenze des Gebiets 2307 verläuft, wobei der Rest des Gebiets 2307 N- oder intrinsisches Silicium ist. Über die Ladungsgleichgewichtsstruktur verläuft ein stark dotiertes P-Wannengebiet 2308 und durch das Wannengebiet 2308 verläuft ein Gate-Graben und endet in der N-Säule 2306b. Die stark dotierten N-Source-Gebiete 2310 flankieren jede Seite des Gate-Grabens im Wannengebiet 2308. Das Wannengebiet 2308 und die Source-Gebiete 2310 sind elektrisch mit der Emitterelektrode 2312 verbunden. Die Grabenseitenwände sind mit einem Gate-Dielektrikum 2316 überzogen und ein Gate 2314 (das z.B. Polysilicium umfasst) füllt den Graben. Das Gate 2314 kann in dem Graben vertieft sein, wobei eine dielektrische Kappe den Graben über dem vertieften Gate füllt Daraufhin kann über den Source-Gebieten, den Körpergebieten und dem Graben-Gate ein Emitterleiter verlaufen (der z. B. Metall umfasst).
·· ·· ··· ·· •4 ·· ♦· ·· · φ «· · · · · • # · · ·· « · · Φ Φ • · · · ♦ ·· ·θ ·· ·♦ : ·· • · • · • · • ♦ ··
Viele derselben oben in Bezug auf den Planar-Gale-IGBT in Fig. 2 diskutierten Betrachtungen treffen auch auf den Trench-Gate-IGBT in Fig. 23 zu.
Der Planar-Gate-IGBT in Fig. 2 und der Trench-Gate-IGBT in Fig. 23 und ihre Varianten können in einer Anzahl verschiedener Arten angeordnet sein. In Fig. 24 und 25 sind zwei 5 beispielhafte Anordnungsentwürfe gezeigt Fig. 24 veranschaulicht einen konzentrischen Säulenentwurf mit konzentrischen Gates. Wie gezeigt ist, sind beginnend von der Mitte des Chips äquidistant voneinander fortschreitend größere quadratformige Ringe von P-Säulen 2407 (durchgezogene schwarze Ringe) ausgebildet Zwischen jeweils zwei benachbarten P-Säulen-Ringen ist ein quadratförmiger Gate-Ring 2414 (schraffierter Ring) ausgebildet Wie gezeigt ist, 10 ist in dem Gebiet, das von dem innersten P-Säulen-Ring umgeben ist, oder zwischen den ersten zwei inneren P-Säulen-Ringen aus Ladungsgleichgewichtsgründen kein Gate ausgebildet Die Source- und Körpergebiete (nicht gezeigt) sind ebenfalls ringförmig, wobei aber die Source-Gebiete entweder unterbrochene Ringe oder ununterbrochene Ringe mit unterbrochenen Kanalgebieten sein müssen, um ein Latch-Up zu verhindern. 15 Die Gate-Ringe 2414 sind in der Weise gezeigt, dass sie nicht über die P-Säulen-Ringe 2407 verlaufen, wobei sich die Gate-Ringe aber in einer alternativen Ausfuhrungsform mit den P-Säulen-Ringen überlappen Außerdem sind die konzentrischen P-Säulen-Ringe 2407 und Gate-Ringe 2414 quadratförmig gezeigt, wobei sie aber rechteckig, vieleckig, sechseckig, kreisförmig oder andere geometrische Formen sein können. In einer Ausführungsform werden 20 anstelle konzentrischer Gate-Ringe streifenförmige Gates verwendet, die vertikal oder horizontal über die konzentrischen P-Säulen-Ringe verlaufen. Diese Ausführungsform ist dahingehend vorteilhaft, dass die Gates nicht wie in dem Entwurf mit konzentrischen Gate-Ringen richtig auf die P-Säulen ausgerichtet zu sein brauchen. Diese Ausführungsform erhöht ebenfalls die Spitzen-SCWT. 25 Fig. 25 veranschaulicht einen gestreiften Säulen-Entwurf mit gestreiften Gates. Wie gezeigt ist, verlaufen über eine Länge des Chips äquidistant voneinander streifenförmige P-Säulen 2507 (durchgezogene schwarze Streifen), wobei jeweils zwischen zwei benachbarten P-Säulen-Streifen ein streifenförmiges Gate 2514 (schraffierte Gebiete) verläuft. Die Source- und die Körpergebiete (nicht gezeigt) sind , ebenfalls streifenförmig. Fig. 25 zeigt außerdem einen 30 Abschnitt des Abschlussgebiets entlang der rechten und der linken Seite des Chips, wo vertikal verlaufende P-Säulen 2507 enthalten sind. Diese vertikal verlaufenden P-Säulen sind von den horizontal verlaufenden P-Säulen in dem aktiven Gebiet geeignet beabstandet, um in dem Übergangsgebiet zwischen dem aktiven Gebiet und dem Abschlussgebiet das Ladungsgleichgewicht auffechtzuerhalten. * ·· ·· ··. · • · · · · · · • · · · ·· · · · · · • · · · ·..* ·· ·· ·· • Α ·· ·· ··· • · • · • · • · ··
Die Gate-Streifen 2514 sind in der Weise gezeigt, dass sie nicht über die P-Säulen-Streifen 2507 verlaufen, wobei sich die Gate-Streifen aber in einer alternativen Ausfuhrungsfoim mit den P-Säulen-Streifen überlappen. Außerdem sind die Gate-Streifen 2514 in der Weise gezeigt, dass sie parallel zu den P-Säulen 2507 verlaufen, wobei die Gate-Streifen aber in einer alternativen 5 Ausfuhrungsfoim senkrecht zu den P-Säulen-Streifen verlaufen. Diese Ausfuhrungsfoim ist dahingehend vorteilhaft, dass die Gates nicht geeignet auf die P-Säulen ausgerichtet zu werden brauchen, wie es in der Ausfuhrungsfoim, in der die Gate- und P-Säulen-Streifen parallel varlaufen, erforderlich ist Diese Ausfuhrungsfoim erhöht ebenfalls die Spitzen-SCWT.
Obgleich die vorliegende Erfindung besonders anhand beispielhafter Ausfuhrungsformen 10 davon gezeigt und beschrieben worden ist, ist für den Durchschnittsfachmann auf dem Gebiet selbstverständlich, dass daran verschiedene Änderungen in Bezug auf Form und Einzelheiten vorgenommen werden können, ohne von dem Erfindungsgedanken und von dem Umfang der vorliegenden Erfindung abzuweichen. Alle hier zur Beschreibung verschiedener Dimensionen, Dotierungskonzentrationen und verschiedener halbleitender oder isolierender Schichten 15 gegebenen Materialtypen dienen nur zur Veranschaulichung und sollen nicht beschränkend sein. Zum Beispiel kann die Dotierungspolarität verschiedener Siliciumgebiete in den hier beschriebenen Ausfuhrungsformen umgekehrt sein, um die Vorrichtung mit entgegengesetztem Polaritätstyp der besonderen Ausfuhrungsfoim zu erhalten. Aus diesem und aus anderen Gründen sollte die obige Beschreibung somit nicht als Beschränkung des Umfangs der Erfindung genommen werden, der durch die beigefugten Ansprüche definiert ist 20

Claims (59)

  1. • · Ρ43489 Patentansprüche 1. Isolierschicht-Bipolartransistor (IGBT), der umfasst: ein Kollektorgebiet eines ersten Leitfahigkeitstyps; ein erstes Siliciumgebiet eines zweiten Leitfahigkeitstyps, das über das Kollektorgebiet verläuft; mehrere Säulen vom ersten und vom zweiten Leitfahigkeitstyp, die auf 10 alternierende Weise über dem ersten Siliciumgebiet angeordnet sind, wobei eine untere Oberfläche jeder Säule vom ersten Leitfahigkeitstyp von einer oberen Oberfläche des Kollektorgebiets vertikal beabstandet ist; und mehrere Wannengebiete des ersten Leitfahigkeitstyps, die jeweils über eine der Säulen des ersten Leitfähigkeitstyps verlaufen und in elektrischem Kontakt mit ihr stehen; und 15 mehrere Gate-Elektroden, die jeweils über einen Abschnitt eines entsprechenden Wannengebiets verlaufen, wobei jede Gate-Elektrode durch eine Gate-Dielektrikumschicht von ihren darunter liegenden Gebieten isoliert ist, wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen 20 vom ersten und vom zweiten Leitfahigkeitstyp so gewählt sind, dass zwischen ein» Gesamtladung in jeder Säule vom ersten Leitfahigkeitstyp und einer Gesamtladung in ihrer benachbarten Säule des zweiten Leitfähigkeitstyps ein Ladungsungleichgewicht erzeugt ist.
  2. 2. IGBT nach Anspruch 1, bei dem jede der Säulen des ersten Leitfähigkeitstyps eine höhere Gesamtladung als die jeder der Säulen des zweiten Leitfahigkeitstyps aufweist, 25 sodass ein Ladungsungleichgewicht im Bereich von 5-25 % erhalten ist
  3. 3. IGBT nach Anspruch 1, bei dem Minoritätsladungsträger durch die Säulen des ersten leitfahigkeitstyps entfernt werden, wenn der IGBT abgeschaltet wird.
  4. 4. IGBT nach Anspruch 1, der ferner eine Feldsperrenschicht des zweiten Leitfahigkeitstyps umfasst, die zwischen dem ersten Siliciumgebiet und dem Kollektorgebiet 30 verläuft, wobei die Feldsperrenschicht eine Dotierungskonzentration und eine Dicke aufweist, die verhindern, dass sich eine während des IGBT-Betriebs gebildete Verarmungsschicht in das Kollektorgebiet ausbreitet.
  5. 5. IGBT nach Anspruch 1, der ferner eine Feldsperrenschicht des zweiten Leitfahigkeitstyps umfasst, die zwischen dem ersten Siliciumgebiet und dem Kollektorgebiet 35 verläuft, wobei die Feldsperrenschicht eine höhere Dotierungskonzentration als eine Dotierungskonzentration des ersten Siliciumgebiets aufweist.
  6. 6. IGBT nach Anspruch 1, der ferner ein Source-Gebiet des zweitel Leitfahigkeitstyps umfasst, das in jedem Wannengebiet in der Weise ausgebildet ist, dass in jedem Wannengebiet ein Kanalgehiet ausgebildet ist, wobei jede Gate-Elektrode wenigstens 5 über das Kanalgebiet in jedem Wannengebiet verläuft.
  7. 7. IGBT nach Anspruch 1, bei dem eine Dotierungskonzentration in jeder der Säulen vom ersten Leitfahigkeitstyp abgestuft ist, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen des ersten Leitfahigkeitstyps höher als die Dotierungskonzentration entlang ihrer Unterseite ist.
  8. 8. IGBT nach Anspruch 1, bei dem eine Dotierungskonzentration in jeder der Säulen vom zweiten Leitfahigkeitstyp abgestuft ist, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen des zweiten Leitfahigkeitstyps niedriger als die Dotierungskonzentration entlang ihrer Unterseite ist.
  9. 9. IGBT nach Anspruch 1, bei dem die Säulen des ersten Leitfahigkeitstyps als 15 konzentrische Ringe konfiguriert sind.
  10. 10. IGBT nach Anspruch 9, bei dem die mehreren Gate-Elektroden als konzentrische Ringe konfiguriert sind.
  11. 11. IGBT nach Anspruch 9, bei dem die mehreren Gate-Elektroden streifenförmig sind.
  12. 12. IGBT nach Anspruch 1, bei dem die Säulen des ersten Leitfahigkeitstyps streifenförmig sind.
  13. 13. IGBT nach Anspruch 12, bei dem die mehreren Gate-Elektroden streifenförmig sind und parallel zu den mehreren streifenförmigen Säulen des ersten Leitfähigkeitstyps verlaufen.
  14. 14. IGBT nach Anspruch 12, bei dem die mehreren Gate-Elektroden streifenförmig sind und senkrecht zu den streifenförmigen Säulen des ersten Leitfahigkeitstyps verlaufen.
  15. 15. Isolierschicht-Bipolartransistor (IGBT), der umfasst: ein Kollektorgebiet eines ersten Leitfahigkeitstyps; ein erstes Siliciumgebiet eines zweiten Leitfahigkeitstyps, das über das 30 Kollektorgebiet verläuft; mehrere Säulen vom ersten und vom zweiten Leitfahigkeitstyp, die auf alternierende Weise über dem ersten Siliciumgebiet angeordnet sind, wobei eine untere Oberfläche jeder Säule vom ersten Leitfahigkeitstyp von einer oberen Oberfläche des Kollektorgebiets vertikal beabstandet ist; und ein Wannengebiet des ersten Leitfahigkeitstyps, das über die mehreren Säulen vom ersten und vom zweiten Leitfähigkeitstyp verläuft und in elektrischem Kontakt mit ihnen steht; und mehrere Gate-Gräben, die jeweils durch das Wannengebiet verlaufen und innerhalb einer der Säulen vom zweiten Leitfahigkeitstyp enden, wobei jeder Gate-Gräben eine Gate-Elektrode darin umfasst, wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp so gewählt sind, dass zwischen einer Gesamtladung in jeder Säule vom ersten Leitfahigkeitstyp und einer Gesamtladung in ihrer benachbarten Säule des zweiten Leitfähigkeitstyps ein Ladungsungleichgewicht erzeugt ist.
  16. 16. IGBT nach Anspruch 15, bei dem jede der Säulen des ersten Leitfähigkeitstyps eine höhere Gesamtladung als die jeder der Säulen des zweiten Leitfähigkeitstyps aufweist, sodass ein Ladungsungleichgewicht im Bereich von 5-25 % erhalten ist.
  17. 17. IGBT nach Anspruch 15, bei dem Minoritätsladungsträger durch die Säulen des ersten Leitfähigkeitstyps entfernt werden, wenn der IGBT abgeschaltet wird.
  18. 18. IGBT nach Anspruch 15, der ferner eine Feldsperrenschicht des zweiten Leitfähigkeitstyps umfasst, die zwischen dem ersten Siliciumgebiet und dem Kollektorgebiet verläuft, wobei die Feldsperrenschicht eine Dotierungskonzentration und eine Dicke aufweist, die verhindern, dass sich eine während des IGBT-Betriebs gebildete Verarmungsschicht in das Kollektorgebiet ausbreitet.
  19. 19. IGBT nach Anspruch 15, der ferner eine Feldsperrenschicht des zweiten Leitfähigkeitstyps umfasst, die zwischen dem ersten Siliciumgebiet und dem Kollektorgebiet verläuft, wobei die Feidsperrenschicht eine höhere Dotierungskonzentration als eine Dotierungskonzentration des ersten Siliciumgebiets auf weist.
  20. 20. IGBT nach Anspruch 15, der ferner mehrere Source-Gebiete des zweiten Leitfähigkeitstyps umfasst, die in dem Wannengebiet benachbart zu den mehreren Gate-Gräben ausgebildet sind.
  21. 21. IGBT nach Anspruch 15, bei dem eine Dotierungskonzentration in jeder der Säulen vom ersten Leitfahigkeitstyp abgestuft ist, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen des ersten Leitfähigkeitstyps höher als die Dotierungskonzentration entlang ihrer Unterseite ist
  22. 22. IGBT nach Anspruch 15, bei dem eine Dotierungskonzentration in jeder der Säulen vom zweiten Leitfahigkeitstyp abgestuft ist, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen des zweiten Leitfahigkeitstyps niedriger als die Dotierungskonzentration entlang ihrer Unterseite ist.
  23. 23. IGBT nach Anspruch 15, bei dem die Säulen des ersten Leitfahigkeitstyps als konzentrische Ringe konfiguriert sind.
  24. 24. IGBT nach Anspruch 23, bei dem die mehreren Gate-Elektroden als konzentrische Ringe konfiguriert sind.
  25. 25. IGBT nach Anspruch 23, bei dem die mehreren Gate-Elektroden streifenförmig sind.
  26. 26. IGBT nach Anspruch 15, bei dem die Säulen des ersten Leitfähigkeitstyps 10 streifenförmig sind.
  27. 27. IGBT nach Anspruch 26, bei dem die mehreren Gate-Elektroden streifenförmig sind und parallel zu den streifenförmigen Säulen des ersten Leitfahigkeitstyps verlaufen.
  28. 28. IGBT nach Anspruch 26, bei dem die mehreren Gate-Elektroden streifenförmig sind und senkrecht zu den mehreren streifenförmigen Säulen des ersten Leitfahigkeitstyps 15 verlaufen.
  29. 29. Verfahren zum Ausbilden eines Isolierschicht-Bipolartransistors, wobei das Verfahren umfasst: Ausbilden einer Epitaxieschicht über einem Kollektorgebiet eines ersten Leitfahigkeitstyps, wobei die Epitaxieschicht von einem zweiten Leitfähigkeitstyp ist; 20 Ausbilden einer ersten Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Epitaxieschicht in der Weise, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfahigkeitstyps bilden, wobei eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist; 25 Ausbilden mehrerer Wannengebiete des ersten Leitfähigkeitstyps in der Epitaxieschicht, wobei jedes Wannengebiet über eine der ersten Mehrzahl von Säulen verläuft und in elektrischem Kontakt mit ihr steht; und Ausbilden mehrerer Gate-Elektroden, die jeweils über einen Abschnitt eines entsprechenden Wannengebiets verlaufen, wobei jede Gate-Elektrode durch eine Gate- 30 Dielektrikumschicht von ihren darunter liegenden Gebieten isoliert ist, wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp so gewählt werden, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer • · • · ► · · · · ·· ·· · benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
  30. 30. Verfahren nach Anspruch 29, bei dem jede der ersten Mehrzahl von Säulen eine höhere Gesamtladung als die jeder der zweiten Mehrzahl von Säulen aufweist, sodass ein Ladungsungleichgewicht im Bereich von 5-25 % erhalten wird.
  31. 31. Verfahren nach Anspruch 29, das ferner umfasst: Ausbilden einer Feldsperrenschicht von dem ersten Leitfähigkeitstyp über dem Kollektorgebiet vor Ausbilden der Epitaxieschicht, wobei die Feldsperrenschicht eine solche Dotierungskonzentration und Dicke aufweist, dass verhindert wird, dass sich eine während des IGBT-Betriebs gebildete Verarmungsschicht in das Kollektorgebiet ausbreitet.
  32. 32. Verfahren nach Anspruch 31, bei dem die Feldsperrenschicht epitaktisch ausgebildet wird.
  33. 33. Verfahren nach Anspruch 29, das ferner das Ausbilden eines Source-Gebiets des zweiten Leitfähigkeitstyps in jedem Wannengebiet in der Weise umfasst, dass in jedem Wannengebiet ein Kanalgebiet ausgebildet wird, wobei jede Gate-Elektrode in jedem Wannen- 15 gebiet wenigstens über das Kanalgebiet verläuft.
  34. 34. Verfahren nach Anspruch 29, bei dem eine Dotierungskonzentration in jeder der ersten Mehrzahl von Säulen abgestuft wird, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der ersten Mehrzahl von Säulen höher als die Dotierungskonzentration entlang ihrer Unterseite ist.
  35. 35. Verfahren nach Anspruch 29, bei dem eine Dotierungskonzentration in jeder der ersten Mehrzahl von Säulen abgestuft wird, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der ersten Mehrzahl von Säulen niedrig»- als die Dotierungskonzentration entlang ihrer Unterseite ist.
  36. 36. Verfahren nach Anspruch 29, bei dem die erste Mehrzahl von Säulen als 25 konzentrische Ringe ausgebildet wird.
  37. 37. Verfahren nach Anspruch 36, bei dem die mehreren Gate-Elektroden als konzentrische Ringe ausgebildet werden.
  38. 38. Verfahren nach Anspruch 36, bei dem die mehreren Gate-Elektroden streifenförmig sind.
  39. 39. Verfahren nach Anspruch 29, bei dem die erste Mehrzahl von Säulen streifenförmig ist
  40. 40. Verfahren nach Anspruch 39, bei dem die mehreren Gate-Elektroden streifenförmig sind und parallel zu der streifenförmigen ersten Mehrzahl von Säulen verlaufen.
  41. 41. Verfahren nach Anspruch 39, bei dem die mehreren Gate-Elektroden streifenförmig sind und senkrecht zu den streifenförmigen Säulen des ersten Leitfähigkeitstyps verlaufen.
  42. 42. Verfahren zum Ausbilden eines Isolierschicht-Bipolartransistors, wobei das Verfahren umfasst: Ausbilden einer Epitaxieschicht über einem Kollektorgebiet von einem ersten Leitfähigkeitstyp, wobei das erste Siliciumgebiet von einem zweiten Leitfähigkeitstyp ist; Ausbilden einer ersten Mehrzahl von Säulen des ersten Leitfähigkeitstyps in der Epitaxieschicht in der Weise, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfähigkeitstyps bilden, wobei eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beäbstandet ist; Ausbilden eines Wannengebiets des ersten Leitfähigkeitstyps in der Epitaxieschicht, wobei das Wannengebiet über die erste und die zweite Mehrzahl von Säulen verläuft und in elektrischem Kontakt mit ihnen steht; Ausbilden mehrerer Gate-Gräben, die jeweils durch das Wannengebiet verlaufen und innerhalb einer der zweiten Mehrzahl von Säulen enden; und Ausbilden einer Gate-Elektrode in jedem Gate-Graben, wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration von Ladungsträgern in jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp so gewählt werden, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
  43. 43. Verfahren nach Anspruch 42, bei dem jede der ersten Mehrzahl von Säulen eine höhere Gesamtladung als die jeder der zweiten Mehrzahl von Säulen aufweist, sodass ein Ladungsungleichgewicht im Bereich von 5-25 % erhalten wird.
  44. 44. Verfahren nach Anspruch 42, das ferner umfasst: Ausbilden einer Feldsperrenschicht von dem ersten Leitfähigkeitstyp über dem Kollektorgebiet vor Ausbilden der Epitaxieschicht, wobei die Feldsperrenschicht eine solche Dotierungskonzentration und Dicke auf weist, dass verhindert wird, dass sich eine während des IGBT-Betriebs gebildete Verarmungsschicht in das Kollektorgebiet ausbreitet.
  45. 45. Verfahren nach Anspruch 44, bei dem die Feldsperrenschicht epitaktisch ausgebildet wird.
  46. 46. Verfahren nach Anspruch 42, das ferner das Ausbilden eines Source-Gebiets des zweiten Leitfahigkeitstyps in dem Wannengebiet umfasst. * 25.- ·· ·· ·· • · · · · • · · · ·· • « · · · • · · · · ·· ·· ··
  47. 47. Verfahren nach Anspruch 42, bei dem eine Dotierungskonzentration in jeder der Säulen vom ersten Leitfahigkeitstyp abgestuft wird, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen vom ersten Leitfahigkeitstyp höher als die Dotierungskonzentration entlang ihrer Unterseite ist 5
  48. 48. Verfahren nach Anspruch 42, bei dem eine Dotierungskonzentration in jeder der Säulen vom ersten Leitfahigkeitstyp abgestuft wird, wobei die Dotierungskonzentration entlang eines oberen Abschnitts jeder der Säulen vom ersten Leitfahigkeitstyp höher als die Dotierungskonzentration entlang ihrer Unterseite ist
  49. 49. Verfahren nach Ansprach 42, bei dem die erste Mehrzahl von Säulen als 10 konzentrische Ringe ausgebildet wird.
  50. 50. Verfahren nach Anspruch 49, bei dem die mehreren Gate-Elektroden als konzentrische Ringe ausgebildet werden.
  51. 51. Verfahren nach Anspruch 49, bei dem die mehreren Gate-Elektroden streifenförmig sind.
  52. 52. Verfahren nach Anspruch 42, bei dem die erste Mehrzahl von Säulen streifenförmig ist.
  53. 53. Verfahren nach Anspruch 52, bei dem die mehreren Gate-Elektroden streifenförmig sind und parallel zu der streifenförmigen ersten Mehrzahl von Säulen verlaufen.
  54. 54. Verfahren nach Anspruch 52, bei dem die mehreren Gate-Elektroden 20 streifenförmig sind und senkrecht zu den streifenförmigen Säulen des ersten Leitfahigkeitstyps verlaufen.
  55. 55. Verfahren zum Ausbilden eines Isolierschicht-Bipolartransistors, wobei das Verfahren umfasst: Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps entlang einer 25 Rückseite eines Substrats eines ersten Leitfahigkeitstyps zum Ausbilden eines Kollektorgebiets des ersten Leitfahigkeitstyps in dem Substrat; und Ausbilden mehrerer Säulen des ersten Leitfahigkeitstyps in dem Substrat in der Weise, dass jene Abschnitte des Substrats, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl -von Säulen bilden und somit Säulen eines alternierenden 30 Leitfahigkeitstyps bilden, wobei eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist, wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp so gewählt werden, dass zwischen einer .-522.- » · · · · · · » · · · ·· > · · · « I · · · · « Μ ·· ·· Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht «zeugt wird.
  56. 56. Verfahren nach Anspruch 55, das ferner umfasst: Implantieren von Dotierstoffen eines zweiten Leitfahigkeitstyps entlang der 5 Rückseite des Substrats zum Ausbilden eines Feldsperrengebiets des zweitel Leitfahigkeitstyps vor Implantieren der Dotierstoffe des ersten Leitfahigkeitstyps, wobei das Kollektorgebiet innerhalb der Feldsperrenschicht ausgebildet wird und in ihr enthalten ist
  57. 57. Verfahren zum Ausbilden eines Isolierschicht-Bipolartransistors, wobei das Verfahren umfasst: 10 Ausbilden einer Epitaxieschicht über einem Substrat; Entfernen des Substrats zum Freilegen einer Rückseite der Epitaxieschicht; Implantieren von Dotierstoffen eines ersten Leitfahigkeitstyps entlang der freiliegenden Rückseite der Epitaxieschicht zum Ausbilden eines Kollektorgebiets des ersten Leitfahigkeitstyps in der Epitaxieschicht, wobei die Epitaxieschicht von einem zweitel Leitfa-15 higkeitstyp ist; und Ausbilden einer ersten Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Epitaxieschicht in der Weise, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen von einem alternierenden Leitfahigkeitstyp bilden, wobei eine untere Oberfläche jeder der ersten 20 Mehrzahl von Säulen von einer oberen Oberfläche des Kollektoigebiets beabstandet ist; wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfähigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp so gewählt werden, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer 25 benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird.
  58. 58. Verfahren nach Anspruch 57, das ferner umfasst: Implantieren von Dotierstoffen eines zweiten Leitfahigkeitstyps entlang der freiliegenden Rückseite der Epitaxieschicht zum Ausbilden eines Feldsperrengebiets des zweiten Leitfahigkeitstyps vor Implantieren der Dotierstoffe des ersten Leitfahigkeitstyps, wobei das 30 Kollektoigebiet innerhalb der Feldsperrenschicht ausgebildet wird und in ihr enthalten ist
  59. 59. Verfahren zum Ausbilden eines Isolierschicht-Bipolartransistors, wobei das Verfahren umfasst: Ausbilden einer Epitaxieschicht über einem Substrat; Verdünnen des Substrats durch die Rückseite des Substrats;
    • · ·· • * · · · · • · · · ♦· • · · ♦ · · • · · * · · ·· ·· ·· • · • · • · ·· Implantieren von Dotierstoffen eines ersten Leitfahigkeitstyps entlang einer Rückseite des verdünnten Substrats zum Ausbilden eines Kollektorgebiets des ersten Leitfahigkeitstyps, das innerhalb des verdünnten Substrats enthalten ist, wobei das Substrat und die Epitaxieschicht von einem zweiten Leitfahigkeitstyp sind; und 5 Ausbilden einer ersten Mehrzahl von Säulen des ersten Leitfahigkeitstyps in der Epitaxieschicht in der Weise, dass jene Abschnitte der Epitaxieschicht, die die erste Mehrzahl von Säulen voneinander trennen, eine zweite Mehrzahl von Säulen bilden und somit Säulen eines alternierenden Leitfahigkeitstyps bilden, wobei eine untere Oberfläche jeder der ersten Mehrzahl von Säulen von einer oberen Oberfläche des Kollektorgebiets beabstandet ist; 10 wobei die physikalischen Dimensionen jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp und die Dotierungskonzentration der Ladungsträger in jeder der Säulen vom ersten und vom zweiten Leitfahigkeitstyp so gewählt werden, dass zwischen einer Gesamtladung in jeder Säule der ersten Mehrzahl von Säulen und einer Gesamtladung in ihrer benachbarten Säule der zweiten Mehrzahl von Säulen ein Ladungsungleichgewicht erzeugt wird. 15
AT0954006A 2006-02-03 2006-12-19 Ladungsgleichgewichts-isolierschicht- bipolartransistor AT505499A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US76526106P 2006-02-03 2006-02-03
US11/408,812 US20070181927A1 (en) 2006-02-03 2006-04-21 Charge balance insulated gate bipolar transistor
PCT/US2006/062298 WO2007120345A2 (en) 2006-02-03 2006-12-19 Charge balance insulated gate bipolar transistor

Publications (1)

Publication Number Publication Date
AT505499A2 true AT505499A2 (de) 2009-01-15

Family

ID=38333169

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0954006A AT505499A2 (de) 2006-02-03 2006-12-19 Ladungsgleichgewichts-isolierschicht- bipolartransistor

Country Status (8)

Country Link
US (1) US20070181927A1 (de)
JP (1) JP2009525610A (de)
KR (1) KR20080098371A (de)
CN (1) CN101336480B (de)
AT (1) AT505499A2 (de)
DE (1) DE112006003714T5 (de)
TW (1) TWI433316B (de)
WO (1) WO2007120345A2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2009039441A1 (en) * 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
US9412854B2 (en) * 2010-10-20 2016-08-09 Infineon Technologies Austria Ag IGBT module and a circuit
CN102738232B (zh) * 2011-04-08 2014-10-22 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN102270640B (zh) * 2011-06-20 2013-02-06 湖南大学 大电流整晶圆全压接平板式封装的igbt及其制造方法
US9478646B2 (en) * 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
CN103137679B (zh) * 2011-11-21 2016-10-26 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管器件结构及其制作方法
KR101352766B1 (ko) 2011-12-08 2014-01-15 서강대학교산학협력단 엔모스를 삽입한 수평형 절연게이트 바이폴라트랜지스터 소자
CN103178102B (zh) * 2011-12-21 2016-02-10 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管及其制作方法
CN103050408A (zh) * 2012-05-31 2013-04-17 上海华虹Nec电子有限公司 超级结制作方法
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
CN103594502A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有超结结构的高压igbt
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
WO2015127673A1 (zh) * 2014-02-28 2015-09-03 电子科技大学 一种双向igbt器件
JP6324805B2 (ja) * 2014-05-19 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9245754B2 (en) * 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108269858B (zh) * 2017-01-04 2021-07-16 深圳尚阳通科技有限公司 一种超级结器件、芯片及其制造方法
CN108198851B (zh) * 2017-12-27 2020-10-02 四川大学 一种具有载流子存储效应的超结igbt
CN109037312B (zh) * 2018-08-23 2024-04-09 无锡市乾野微纳科技有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN112310205B (zh) * 2019-07-29 2022-04-19 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制作方法
JP7285277B2 (ja) * 2021-03-31 2023-06-01 本田技研工業株式会社 ＢｉＭＯＳ半導体装置
JP7287998B2 (ja) * 2021-03-31 2023-06-06 本田技研工業株式会社 ＢｉＭＯＳ半導体装置
CN116469910B (zh) * 2022-09-09 2024-02-02 苏州华太电子技术股份有限公司 一种igbt器件
CN116666422B (zh) * 2022-09-23 2024-05-14 苏州华太电子技术股份有限公司 一种igbt器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697739B1 (de) * 1994-08-02 2001-10-31 STMicroelectronics S.r.l. Bipolartransistor mit isolierter Steuerelektrode
KR0163875B1 (ko) * 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP3523056B2 (ja) * 1998-03-23 2004-04-26 株式会社東芝 半導体装置
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4088011B2 (ja) * 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
CN1138307C (zh) * 2000-12-21 2004-02-11 北京工业大学 低功耗半导体功率开关器件及其制造方法
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
JP3731523B2 (ja) * 2001-10-17 2006-01-05 富士電機デバイステクノロジー株式会社 半導体素子
US6831329B2 (en) * 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP3966151B2 (ja) * 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
JP4676708B2 (ja) * 2004-03-09 2011-04-27 新電元工業株式会社 半導体装置の製造方法
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200746416A (en) 2007-12-16
TWI433316B (zh) 2014-04-01
DE112006003714T5 (de) 2009-03-05
WO2007120345A2 (en) 2007-10-25
KR20080098371A (ko) 2008-11-07
JP2009525610A (ja) 2009-07-09
US20070181927A1 (en) 2007-08-09
WO2007120345A3 (en) 2008-05-15
CN101336480B (zh) 2011-05-18
CN101336480A (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
AT505499A2 (de) Ladungsgleichgewichts-isolierschicht- bipolartransistor
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014101847B4 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102007020657B4 (de) Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102013204252B4 (de) Halbleiterbauelement
DE102010016371B4 (de) Halbleitervorrichtung
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE112013001487T5 (de) Halbleitervorrichtung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102006046853A1 (de) Randkonstruktion für ein Halbleiterbauelement
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102012211374B4 (de) Halbleitergerät und Verfahren zu dessen Herstellung
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE102014019915B3 (de) IGBT mit reduzierter Rückwärtskapazität

Legal Events

Date Code Title Description
REJ Rejection

Effective date: 20160515