WO2015127673A1 - 一种双向igbt器件 - Google Patents

一种双向igbt器件 Download PDF

Info

Publication number
WO2015127673A1
WO2015127673A1 PCT/CN2014/072757 CN2014072757W WO2015127673A1 WO 2015127673 A1 WO2015127673 A1 WO 2015127673A1 CN 2014072757 W CN2014072757 W CN 2014072757W WO 2015127673 A1 WO2015127673 A1 WO 2015127673A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
drift region
gate
trench
electric field
Prior art date
Application number
PCT/CN2014/072757
Other languages
English (en)
French (fr)
Inventor
张金平
单亚东
许高潮
姚鑫
刘竞秀
李泽宏
任敏
张波
Original Assignee
电子科技大学
东莞电子科技大学电子信息工程研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 电子科技大学, 东莞电子科技大学电子信息工程研究院 filed Critical 电子科技大学
Priority to CN201480075113.6A priority Critical patent/CN105981175A/zh
Priority to PCT/CN2014/072757 priority patent/WO2015127673A1/zh
Publication of WO2015127673A1 publication Critical patent/WO2015127673A1/zh
Priority to US15/209,745 priority patent/US9741837B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种双向IGBT器件，属于功率半导体器件技术领域。其元胞结构包括两个对称设置于衬底漂移区正反两面的MOS结构；衬底漂移区与MOS结构之间具有提供载流子存储功能或电场截止功能的高掺杂埋层，且衬底漂移区采用纵向全超结或半超结结构。所述双向IGBT结构具有对称的正、反向特性，并在相同的器件耐压下具有更薄的漂移区厚度，更好的载流子浓度分布和电场分布，使器件获得了更好的正向导通特性以及正向导通特性与关断损耗特性的折中。

Description

一种双向 IGBT器件
技术领域 本发明涉及功率半导体器件技术领域， 具体的说是涉及一种双向绝缘栅双极型晶体管 (Bi-directional IGBT )。 背景技术 电能变换是电力电子系统的基本功能之一。 根据负载要求的不同， 电能变换可以完成交 说
流到直流（AC-DC), 直流到交流（DC-AC), 直流到直流（DC-DC)和交流到交流（AC-AC) 的转换。 AC-AC的变换可以采用间接变换即 AC-DC- AC方式,也可以采用 AC-AC的直接变换。 在传统 AC-DC-AC转换系统中，需要有大容值的连书接电容将两部分相对独立的转换系统相连。 这类系统体积大， 成本高。 此外， 电容的使用寿命远低于功率器件， 这严重影响了系统的可 靠性及使用年限。 AC-AC直接转换系统避免了传统 AC-DC-AC系统中连接电容的使用， 但 要求功率开关具有双向开关的能力。 就目前来说， 主流的功率器件大多数是单向型器件， 而 双向型器件较少。 传统上， 自然换相的双向三极晶体管通常应用于中小功率循环变换器， 而 在大功率应用中使用背对背连接的晶闸管， 但这两种器件都是靠电流控制， 驱动电路复杂。 绝缘栅双极型晶体管 (IGBT)是一种 MOS、 双极相结合的器件， 既有 MOSFET的输入阻 抗高、 驱动电路简单、 开关速度快的优点， 又具有双极功率晶体管的电流密度大、 饱和压降 低、 电流处理能力强的优点， 将 IGBT器件应用于 AC-AC转换相比于晶闸管具有非常明显的 优势， 但不足是传统 IGBT器件仅具有单向导通和单向阻断的能力。 目前， 要实现双向开关 能力， 通常需要将 IGBT与快恢复二极管串联使用以确保双向阻断功能， 而每个双向开关中 通常包含两组反向并联的上述单向导通双向阻断串联结构来实现双向导通双向阻断功能。 这 种方案需要大量功率芯片， 增加了系统成本。 此外， 系统内部各芯片间需要大量连线， 增强 了系统内部的寄生效应， 影响系统可靠性。 为了解决这一问题， 实现产品的集成化， 文献 （Hobart K.D.; Kub F丄； Ancona M.; Neilson J.M. Characterization of a bi-directional double-side double-gate IGBT fabricated by wafer bonding. Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, 2001, pp. 125-128) 通过使用键合技术将两个相同的 MOS结构背对背键合在一起成功地在单一芯片中 实现了具有双向导通及阻断功能的双向 IGBT (Bi-directional IGBT), 图 1为其基本结构示意 图。 相比于传统单向 IGBT, 通过控制正、 背面栅电压， 该双向 IGBT可实现对称的正、 反向 IGBT导通与关断特性。在双向 IGBT提出之后， 大量工作被投入到其性能优化和器件制备技 术的研究上， 但其结构仍是基于非穿通型的双向 IGBT结构。 对于非穿通型 IGBT结构， 为 了避免器件的穿通击穿， 器件阻断时， 耗尽层不能穿通漂移区， 漂移区内电场为三角形分布， 因此， 为了获得一定的器件耐压， 不得不采用较厚的漂移区， 这严重影响了器件的性能。 发明内容 本发明针对现有双向 IGBT器件存在的器件阻断时耗尽层不能穿通漂移区以及漂移区较 厚、 性能不佳的技术问题， 提供一种双向 IGBT器件。 本发明解决上述技术问题所采用的技术方案是： 一种双向 IGBT器件， 如图 2至 4所示， 其元胞结构包括两个对称设置于衬底漂移区正 反两面的 MOS结构。 所述 MOS结构包括体区 17或 27， 设置于体区 17或 27中的重掺杂源 区 15或 25， 设置于体区 17或 27中的体接触区 16或 26; 所述重掺杂源区 15或 25与所述体 接触区 16或 26彼此独立，且表面均与金属电极 11或 21相连；所述 MOS结构还包括栅结构， 所述栅结构由栅介质 14或 24与栅导电材料 13或 23构成， 其中栅介质 14或 24将栅导电材 料 13或 23与 MOS结构中的沟道区隔离开，而栅导电材料 13或 23与金属电极 11或 21之间 设置有隔离介质 12或 22。 所述衬底漂移区可采用两种结构类型： 一种是纵向全超结结构， 即作为漂移区的半导体 衬底材料由满足电荷平衡原理的纵向 N型掺杂柱区 31和 P型掺杂柱区 32相间分布形成； 一 种是半超结结构， 即由作为漂移区的半导体衬底材料直接形成一个非超结结构漂移区 30， 在 非超结结构漂移区 30上下两面分别再形成一个由满足电荷平衡原理的纵向 N型掺杂柱区 31 和 P型掺杂柱区 32相间分布形成的超结结构漂移区， 总体上由非超结结构漂移区 30和超结 结构漂移区形成纵向半超结结构。 所述衬底漂移区与所述 MOS 结构之间具有提供载流子存储功能或电场截止功能的高掺 杂埋层 18或 28。 若所述衬底漂移区采用所述纵向全超结结构， 则所述体区 17或 27与体接触区 16或 26 材料为同一导电类型半导体材料； 所述重掺杂源区 15或 25与所述提供载流子存储功能或电 场截止功能的高掺杂埋层 18或 28材料为另一相同导电类型半导体材料。 若所述衬底漂移区 采用所述半超结结构， 则所述体区 17或 27与体接触区 16或 26材料为同一导电类型半导体 材料； 所述重掺杂源区 15或 25与所述提供载流子存储功能或电场截止功能的高掺杂埋层 18 或 28以及非超结结构漂移区 30材料为另一相同导电类型半导体材料。 进一步的， 所述栅结构可以是平面栅结构， 也可采用沟槽栅结构。 若栅结构采用沟槽栅 结构， 则所述沟槽栅结构由槽壁栅介质 14或 24与槽内栅导电材料 13或 23构成， 其中槽壁 栅介质 14或 24的侧面部分与所述 MOS结构中的重掺杂源区 15或 25以及体区 17或 27相 接触， 槽内栅导电材料 13或 23的表面与金属电极 11或 21之间设置有隔离介质 12或 22， 槽壁栅介质 14或 24的底面部分将槽内栅导电材料 13或 23与器件其它部分隔离。 进一步的， 若所述衬底漂移区采用所述纵向全超结结构， 所述沟槽栅结构向下可延伸入 提供载流子存储功能或电场截止功能的高掺杂埋层（18或 28)中甚至是全超结结构的衬底漂 移区中。 若沟槽栅结构向下延伸入提供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 中， 则沟槽栅结构的槽壁栅介质（14或 24) 的侧面部分还与供载流子存储功能或电场截 止功能的高掺杂埋层 （18或 28) 相接触， 槽壁栅介质 （14或 24) 的底面部分与供载流子存 储功能或电场截止功能的高掺杂埋层（18或 28)相接触。若沟槽栅结构向下延伸入全超结结 构的衬底漂移区中， 则沟槽栅结构的槽壁栅介质（14或 24)的侧面部分还与供载流子存储功 能或电场截止功能的高掺杂埋层（18或 28)和全超结结构的衬底漂移区相接触， 槽壁栅介质 ( 14或 24) 的底面部分与全超结结构的衬底漂移区相接触。 本发明技术方案， 在具有对称 MOS结构的双向 IGBT器件中， 器件正向工作时， 第一 MOS结构与衬底漂移区之间的高掺杂埋层 18作为提升器件漂移区载流子浓度的载流子存储 层， 第二 MOS结构与衬底漂移区之间的高掺杂埋层 28则作为电场截止层； 反向工作时， 第 二 MOS结构与衬底漂移区之间的高掺杂埋层 28作为提升器件漂移区载流子浓度的载流子存 储层，第一 MOS结构与衬底漂移区之间的高掺杂埋层 18则作为电场截止层，从而使双向 IGBT 结构具有对称的正、 反向特性。 同时漂移区采用超结结构， 并使该超结结构在体区 17或 27 与高掺杂埋层 18或 28形成的 PN结击穿之前全耗尽，从而降低该高掺杂埋层 18或 28对 IGBT 器件耐压的不利影响， 并利用超结结构的作用提高漂移区单位厚度的耐压。 综上所述， 本发明提供的双向 IGBT结构具有对称的正、 反向特性， 并在相同的器件耐 压下具有更薄的漂移区厚度， 更好的载流子浓度分布和电场分布， 使器件获得了更好的正向 导通特性以及正向导通特性与关断损耗特性的折中。 附图说明 图 1是传统的双向 IGBT器件结构示意图。 图 2是本发明第一种双向 IGBT器件结构示意图。
m 3县太^昍笛一 ίΦ¾/ (ΐΠ 杜 ^抝 音！ 图 4是本发明第三种双向 IGBT器件结构示意图。 图 5是仿真获得的传统双向 IGBT在 300um厚度下和本发明提出的双向 IGBT在 200um、 300um厚度下的器件双向阻断 I- V特性对比示意图。 图 6是仿真获得的传统双向 IGBT在 300um厚度下和本发明提出的双向 IGBT在 200um、 300um厚度下在器件击穿时的纵向电场分布对比示意图。 图 7是仿真获得的传统双向 IGBT在 300um厚度下和本发明提出的双向 IGBT在 200um、 300um厚度下器件的双向导通 I-V特性对比示意图。 图 8是仿真获得的传统双向 IGBT在 300um厚度下和本发明提出的双向 IGBT在 200um、
300um厚度下的器件关断损耗与正向导通压降折中对比示意图。 具体实施方式 下面结合附图， 详细描述本发明的技术方案： 如图 2所示， 为本发明的第一种双向 IGBT器件， 其元胞结构包括两个对称设置于衬底 漂移区正反两面的 MOS结构； 所述 MOS结构包括体区 17或 27， 设置于体区 17或 27中的 重掺杂源区 15或 25， 设置于体区 17或 27中的体接触区 16或 26; 所述重掺杂源区 15或 25 与所述体接触区 16或 26彼此独立，且表面均与金属电极 11或 21相连；所述 MOS结构还包 括栅结构， 所述栅结构为沟槽栅结构， 由槽壁栅介质 14或 24与槽内栅导电材料 13或 23构 成， 其中槽壁栅介质 14或 24的侧面部分与所述 MOS结构中的重掺杂源区 15或 25以及体 区 17或 27相接触， 槽内栅导电材料 13或 23的表面与金属电极 11或 21之间设置有隔离介 质 12或 22， 槽壁栅介质 14或 24的底面部分将槽内栅导电材料 13或 23与器件其它部分隔 离。 所述衬底漂移区是纵向全超结结构， 即作为漂移区的半导体衬底材料由满足电荷平衡原 理的纵向 N型掺杂柱区 31和 P型掺杂柱区 32相间分布形成； 所述衬底漂移区与所述 MOS 结构之间具有提供载流子存储功能或电场截止功能的高掺 杂埋层 18或 28。 所述体区 17或 27与体接触区 16或 26材料为同一导电类型半导体材料； 所述重掺杂源 区 15或 25与所述提供载流子存储功能或电场截止功能的高掺杂埋层 18或 28材料为另一相 同导电类型半导体材料。 上述双向 IGBT器件正向工作时， 通过控制第二栅结构导电材料 23 (栅电极） 使第二 MOS结构的沟道截止， 这样第二 MOS结构工作类似于传统单向 IGBT器件的集电极， 而第 一 MOS结构工作类似于传统单向 IBGT器件的发射极。通过控制第一栅结构导电材料 13 (栅 电极）实现正向 IGBT的开启和关断。器件正向工作时， 第一 MOS结构与衬底漂移区之间的 高掺杂埋层 18作为提升器件漂移区载流子浓度的载流子存储层， 第二 MOS结构与衬底漂移 区之间的高掺杂埋层 28则作为电场截止层， 因而， 正向 IGBT工作于具有载流子存储层和场 截止层的 IGBT结构模式。 同时， 利用漂移区中的超结结构， 使该超结结构在第一 MOS结构 体区 17和提供载流子存储功能的高掺杂埋层 18形成的 PN结击穿之前全耗尽， 可降低高掺 杂埋层 18对正向 IGBT器件耐压的不利影响， 并利用超结结构的作用提高漂移区单位厚度的 耐压。 当反向 IGBT工作时， 工作原理与正向 IGBT工作相同， 此时， 通过控制第一栅结构 导电材料 13 (栅电极）使第一 MOS结构的沟道截止， 这样第一 MOS结构工作类似于传统单 向 IBGT器件的集电极， 而第二 MOS结构工作类似于传统单向 IBGT器件的发射极。 通过控 制第二栅结构导电材料 23 (栅电极） 实现反向 IGBT的开启和关断。 器件反向工作时， 第二 MOS结构与衬底漂移区之间的高掺杂埋层 28作为提升器件漂移区载流子浓度的载流子存储 层，第一 MOS结构与衬底漂移区之间的高掺杂埋层 18则作为电场截止层， 因而， 反向 IGBT 同样工作于具有载流子存储层和场截止层的 IGBT结构模式。 同时， 利用漂移区中的超结结 构， 使该超结结构在第二 MOS结构体区 27和提供载流子存储功能的高掺杂埋层 28形成的 PN结击穿之前全耗尽， 可降低高掺杂埋层 28对反向 IGBT器件耐压的不利影响， 并利用超 结结构的作用提高漂移区单位厚度的耐压。 因此， 本发明通过对称引入的载流子存储层、 场截止层和超结结构使本发明提供的双向 IGBT结构具有对称的正、反向特性， 并在相同的器件耐压下具有更薄的漂移区厚度， 更好的 载流子浓度分布和电场分布， 使器件获得了更好的正向导通特性以及正向导通特性与关断损 耗特性的折中。 如图 3所示， 为本发明第二种双向 IGBT器件结构示意图， 与第一种结构不同的是， 所 述沟槽栅结构向下延伸入纵向全超结结构的衬底漂移区中， 即沟槽栅结构的槽壁栅介质 （14 或 24) 的侧面部分还与供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 和全超 结结构的衬底漂移区相接触， 槽壁栅介质（14或 24)的底面部分与全超结结构的衬底漂移区 相接触。 图 3所示的双向 IGBT器件工作原理与图 2所示的双向 IGBT器件工作原理相同， 只是图 3所示的双向 IGBT器件结构采用了深槽结构的沟槽栅， 使得其工作性能进一步提高， 但制作工艺和难度更大。 如图 4所示， 为本发明第三种双向 IGBT器件结构示意图， 其元胞结构包括两个对称设 置于衬底漂移区正反两面的 MOS结构； 所述 MOS结构包括体区 17或 27， 设置于体区 17 或 27中的重掺杂源区 15或 25， 设置于体区 17或 27中的体接触区 16或 26; 所述重掺杂源 区 15或 25与所述体接触区 16或 26彼此独立，且表面均与金属电极 11或 21相连；所述 MOS 结构还包括栅结构， 所述栅结构由栅介质 14或 24与栅导电材料 13或 23构成， 其中栅介质 14或 24将栅导电材料 13或 23与 MOS结构中的沟道区隔离开，而栅导电材料 13或 23与金 属电极 11或 21之间设置有隔离介质 12或 22。 所述衬底漂移区是纵向半超结结构， 即由作为漂移区的半导体衬底材料直接形成一个非 超结结构漂移区 30， 在非超结结构漂移区 30上下两面分别再形成一个由满足电荷平衡原理 的纵向 N型掺杂柱区 31和 P型掺杂柱区 32相间分布形成的超结结构漂移区； 总体上由非超 结结构漂移区 30和超结结构漂移区形成纵向半超结结构。 所述衬底漂移区与所述 MOS 结构之间具有提供载流子存储功能或电场截止功能的高掺 杂埋层 18或 28。 所述体区 17或 27与体接触区 16或 26材料为同一导电类型半导体材料； 所述重掺杂源 区 15或 25与所述提供载流子存储功能或电场截止功能的高掺杂埋层 18或 28以及非超结结 构漂移区 30材料为另一相同导电类型半导体材料。 图 2、 图 3和图 4只给出了基于本发明核心思路的几种具体实现方式， 本领域技术人员 根据本领域公知常识应当知道， 本发明提供的双向 IGBT器件中， 所述栅结构可以采用沟槽 栅结构， 也可采用平面栅结构； 整体器件所用半导体材料可采用硅 （Si)、 碳化硅 （SiC)、 砷 化镓 （GaAs ) 或者氮化镓 （GaN) 等予以实现。 同时， 通过对正反两面 MOS结构的控制,不 仅可实现双向 IGBT功能， 还可实现双向 MOSFET功能。 如图 5所示， 为传统的和本发明的 IGBT双向阻断 I-V特性对比图， 其中， 带有实心圆形 的线条为本发明结构在 200um厚度下的耐压示意， 带有实心正三角形的线条为本发明结构在 300um厚度下的耐压示意， 带有空心长方形的线条为传统结构在 300um厚度下的耐压示意， 从图中可以看出， 传统双向 IGBT结构在 300um厚度下耐压为 2195V, 而在相同的厚度下本 发明结构为 3386 V， 在 200um厚度下本发明结构的耐压仍为 2277 V。 在相同的耐压下， 本 发明结构的器件厚度可大大减小。 如图 6所示， 为传统的和本发明的 IGBT在器件击穿时的纵向电场分布对比， 其中， 带有 实心圆形的线条为本发明结构在 200um厚度下的电场分布示意， 带有实心正三角形的线条为 本发明结构在 300um厚度下的电场分布示意，带有实心长方形的线条为传统结构在 300um厚 度下的电场分布示意， 从图中可以看出传统双向 IGBT的漂移区电场分布为三角形分布， 为 非穿通结构， 而本发明提出双向 IGBT近似为均匀分布， 并且电场在衬底漂移区与 MOS结构 之间具有电场截止功能的高掺杂埋层 18或 28中截止， 本发明提出结构大幅提高了漂移区单 位厚度的耐压大小。 如图 7所示， 为传统的和本发明的 IGBT的导通 I-V特性对比， 其中， 带有实心圆形的线 条为本发明结构在 200um厚度下的 I-V特性，带有实心正三角形的线条为本发明结构在 300um 厚度下的 I-V特性， 带有实心长方形的线条为传统结构在 300um厚度下的 I-V特性， 从图中 可以看出本发明结构的正向导通压降远远小于传统双向 IGBT结构。 如图 8所示， 为传统的和本发明的 IGBT的关断损耗与导通压降的对比图， 其中， 带有 实心圆形的线条为本发明结构在 200um厚度下的关断损耗与正向导通压降折中对比示意， 带 有实心正三角形的线条为本发明结构在 300um厚度下的关断损耗与正向导通压降折中对比示 意， 带有实心长方形的线条为传统结构在 300um厚度下的关断损耗与正向导通压降折中对比 示意， 从图中可以看出本发明提出结构的折中关系要明显优于传统结构。 因此， 本发明提供一种双向 IGBT结构， 对称设置于漂移区两面与 MOS结构之间的两个 高掺杂层 18或 28具有不同的作用： 正向 IGBT工作时， 第一 MOS结构与漂移区之间的高掺 杂层 18作为 IGBT器件的载流子存储层，而第二 MOS结构与漂移区之间的高掺杂层 28作为 IGBT器件的场截止层； 反向 IGBT工作时， 两个高掺杂层 18或 28的作用正好互换。 由两个 高掺杂层 18或 28参数的对称性， 可保证双向 IGBT结构具有对称的正、 反向特性。 当作为 器件的载流子存储层时， 通过较高的掺杂浓度在发射极附近为器件提供少数载流子势垒， 可 显著提高器件在该层附近漂移区中的载流子浓度， 显著的优化漂移区的载流子浓度分布， 减 低正向导通压降以及正向导通特性和关断损耗特性的折中； 当作为器件的场截止层时， 可使 穿通对面载流子存储层和漂移区的电场在该层截止， 使器件工作为场截止结构， 提高器件单 位漂移区厚度的耐压。 因而， 本发明结构无论正向或反向 IGBT工作时均工作为具有载流子 存储层和场截止层的 IGBT结构模式。 同时， 漂移区中采用纵向全超结结构或对称的半超结 结构， 通过对超结结构或对称的半超结结构参数的设计， 使其在高掺杂层 18或 28作为载流 子存储层时和 MOS结构的体区之间形成的 PN结击穿之前全耗尽，可降低该高掺杂层对 IGBT 器件耐压的不利影响， 进一步提高器件单位漂移区厚度的耐压。 因此， 本发明的双向 IGBT 结构具有对称的正、 反向特性， 并在相同的器件耐压下具有更薄的漂移区厚度， 更好的载流 子浓度分布和电场分布， 使器件获得了更好的正向导通特性以及正向导通特性与关断损耗特 注的折中。

Claims

权 利 要 求 书
1、 一种双向 IGBT器件， 其元胞结构包括两个对称设置于衬底漂移区正反两面的 MOS 结构； 所述 MOS结构包括体区 （17或 27)， 设置于体区 （17或 27) 中的重掺杂源区 （15或 25)， 设置于体区 （17或 27) 中的体接触区 （16或 26); 所述重掺杂源区 （15或 25)与所述 体接触区 （16或 26)彼此独立， 且表面均与金属电极（11或 21 )相连； 所述 MOS结构还包 括栅结构， 所述栅结构由栅介质（14或 24)与栅导电材料（13或 23)构成， 其中栅介质（14 或 24)将栅导电材料 （13或 23)与 MOS结构中的沟道区隔离开， 而栅导电材料（13或 23) 与金属电极 （11或 21 ) 之间设置有隔离介质 （12或 22);
所述衬底漂移区是纵向全超结结构， 即作为漂移区的半导体衬底材料由满足电荷平衡原 理的纵向 N型掺杂柱区 （31 ) 和 P型掺杂柱区 （32) 相间分布形成；
所述衬底漂移区与所述 MOS 结构之间具有提供载流子存储功能或电场截止功能的高掺 杂埋层 （18或 28);
所述体区 （17或 27) 与体接触区 （16或 26) 材料为同一导电类型半导体材料； 所述重 掺杂源区 （15或 25) 与所述提供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 材料为另一相同导电类型半导体材料。
2、 根据权利要求 1所述的双向 IGBT器件， 其特征在于， 所述栅结构为平面栅结构。
3、 根据权利要求 1所述的双向 IGBT器件， 其特征在于， 所述栅结构为沟槽栅结构， 由 槽壁栅介质 （14或 24) 与槽内栅导电材料（13或 23) 构成， 其中槽壁栅介质 （14或 24) 的 侧面部分与所述 MOS结构中的重掺杂源区 （15或 25) 以及体区 （17或 27) 相接触， 槽内 栅导电材料 （13或 23) 的表面与金属电极 （11或 21 ) 之间设置有隔离介质 （12或 22)， 槽 壁栅介质 （14或 24) 的底面部分将槽内栅导电材料 （13或 23) 与器件其它部分隔离。
4、 根据权利要求 3所述的双向 IGBT器件， 其特征在于， 所述沟槽栅结构向下延伸入提 供载流子存储功能或电场截止功能的高掺杂埋层（18或 28)中， 即沟槽栅结构的槽壁栅介质
( 14或 24) 的侧面部分还与供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 相 接触， 槽壁栅介质（14或 24)的底面部分与供载流子存储功能或电场截止功能的高掺杂埋层 ( 18或 28) 相接触。
5、 根据权利要求 1所述的双向 IGBT器件， 其特征在于， 所述沟槽栅结构向下延伸入纵 向全超结结构的衬底漂移区中， 即沟槽栅结构的槽壁栅介质（14或 24)的侧面部分还与供载 流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 和全超结结构的衬底漂移区相接触， 槽壁栅介质 （14或 24) 的底面部分与全超结结构的衬底漂移区相接触。
6、 一种双向 IGBT器件， 其元胞结构包括两个对称设置于衬底漂移区正反两面的 MOS 结构； 所述 MOS结构包括体区 （17或 27)， 设置于体区 （17或 27) 中的重掺杂源区 （15或 25)， 设置于体区 （17或 27) 中的体接触区 （16或 26); 所述重掺杂源区 （15或 25)与所述 体接触区 （16或 26)彼此独立， 且表面均与金属电极（11或 21 )相连； 所述 MOS结构还包 括栅结构， 所述栅结构由栅介质（14或 24)与栅导电材料（13或 23)构成， 其中栅介质（14 或 24)将栅导电材料 （13或 23)与 MOS结构中的沟道区隔离开， 而栅导电材料（13或 23) 与金属电极 （11或 21 ) 之间设置有隔离介质 （12或 22); 所述衬底漂移区是纵向半超结结构， 即由作为漂移区的半导体衬底材料直接形成一个非 超结结构漂移区（30)， 在非超结结构漂移区 （30)上下两面分别再形成一个由满足电荷平衡 原理的纵向 N型掺杂柱区 （31 ) 和 P型掺杂柱区 （32)相间分布形成的超结结构漂移区， 总 体上由非超结结构漂移区 30和超结结构漂移区形成纵向半超结结构； 所述衬底漂移区与所述 MOS 结构之间具有提供载流子存储功能或电场截止功能的高掺 杂埋层 （18或 28); 所述体区 （17或 27) 与体接触区 （16或 26) 材料为同一导电类型半导体材料； 所述重 掺杂源区 （15或 25) 与所述提供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 以及非超结结构漂移区 （30) 材料为另一相同导电类型半导体材料。
7、 根据权利要求 6所述的双向 IGBT器件， 其特征在于， 所述栅结构为平面栅结构。
8、 根据权利要求 6所述的双向 IGBT器件， 其特征在于， 所述栅结构为沟槽栅结构， 由 槽壁栅介质 （14或 24) 与槽内栅导电材料（13或 23) 构成， 其中槽壁栅介质 （14或 24) 的 侧面部分与所述 MOS结构中的重掺杂源区 （15或 25) 以及体区 （17或 27) 相接触， 槽内 栅导电材料 （13或 23) 的表面与金属电极 （11或 21 ) 之间设置有隔离介质 （12或 22)， 槽 壁栅介质 （14或 24) 的底面部分将槽内栅导电材料 （13或 23) 与器件其它部分隔离。
9、 根据权利要求 8所述的双向 IGBT器件， 其特征在于， 所述沟槽栅结构向下延伸入提 供载流子存储功能或电场截止功能的高掺杂埋层（18或 28)中， 即沟槽栅结构的槽壁栅介质
( 14或 24) 的侧面部分还与供载流子存储功能或电场截止功能的高掺杂埋层 （18或 28) 相 接触， 槽壁栅介质（14或 24)的底面部分与供载流子存储功能或电场截止功能的高掺杂埋层 ( 18或 28) 相接触。
10、 根据权利要求 1所述的双向 IGBT器件， 其特征在于， 所述沟槽栅结构向下延伸入 纵向半超结结构漂移区中， 即沟槽栅结构的槽壁栅介质（14或 24)的侧面部分还与供载流子 存储功能或电场截止功能的高掺杂埋层（18或 28)和半超结结构漂移区相接触， 槽壁栅介质 ( 14或 24) 的底面部分与半超结结构漂移区相接触。
PCT/CN2014/072757 2014-02-28 2014-02-28 一种双向igbt器件 WO2015127673A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480075113.6A CN105981175A (zh) 2014-02-28 2014-02-28 一种双向igbt器件
PCT/CN2014/072757 WO2015127673A1 (zh) 2014-02-28 2014-02-28 一种双向igbt器件
US15/209,745 US9741837B2 (en) 2014-02-28 2016-07-13 Bidirectional insulated gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/072757 WO2015127673A1 (zh) 2014-02-28 2014-02-28 一种双向igbt器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/209,745 Continuation-In-Part US9741837B2 (en) 2014-02-28 2016-07-13 Bidirectional insulated gate bipolar transistor

Publications (1)

Publication Number Publication Date
WO2015127673A1 true WO2015127673A1 (zh) 2015-09-03

Family

ID=54008187

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/072757 WO2015127673A1 (zh) 2014-02-28 2014-02-28 一种双向igbt器件

Country Status (3)

Country Link
US (1) US9741837B2 (zh)
CN (1) CN105981175A (zh)
WO (1) WO2015127673A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870177A (zh) * 2016-04-26 2016-08-17 电子科技大学 一种双向igbt器件及其制造方法
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105993076B (zh) * 2014-12-23 2019-03-01 电子科技大学 一种双向mos型器件及其制造方法
CN107516669B (zh) * 2017-08-07 2021-02-12 电子科技大学 一种igbt器件
CN108122962B (zh) * 2017-12-04 2020-07-31 西南交通大学 一种绝缘栅双极型晶体管
CN111129132B (zh) * 2018-10-30 2023-09-08 株洲中车时代半导体有限公司 一种igbt器件
CN110556387B (zh) * 2019-09-07 2022-02-08 电子科技大学 基于soi的双向恒流器件
JP7364488B2 (ja) * 2020-02-05 2023-10-18 株式会社東芝 半導体装置
CN113410281B (zh) * 2020-03-16 2023-04-07 电子科技大学 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN111508837B (zh) * 2020-04-23 2023-03-28 中国科学院微电子研究所 N沟道SiC IGBT器件的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP4479052B2 (ja) * 2000-05-09 2010-06-09 富士電機システムズ株式会社 半導体装置
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376294B2 (ja) * 1998-10-06 2003-02-10 株式会社東芝 半導体装置
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
CN102842612A (zh) * 2012-09-11 2012-12-26 电子科技大学 具有埋岛结构的绝缘栅双极型晶体管
US9337262B2 (en) * 2014-01-16 2016-05-10 Ideal Power Inc. Structures and methods with reduced sensitivity to surface charge

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479052B2 (ja) * 2000-05-09 2010-06-09 富士電機システムズ株式会社 半導体装置
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
CN102110716A (zh) * 2010-12-29 2011-06-29 电子科技大学 槽型半导体功率器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870177A (zh) * 2016-04-26 2016-08-17 电子科技大学 一种双向igbt器件及其制造方法
CN106158941A (zh) * 2016-09-29 2016-11-23 中国科学院微电子研究所 一种双向耐压的绝缘栅双极晶体管结构
CN106887467A (zh) * 2017-03-09 2017-06-23 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件
CN106887467B (zh) * 2017-03-09 2019-07-16 西安电子科技大学 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法

Also Published As

Publication number Publication date
US9741837B2 (en) 2017-08-22
CN105981175A (zh) 2016-09-28
US20160322483A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
WO2015127673A1 (zh) 一种双向igbt器件
CN105185821B (zh) 在边缘区域具有场电介质的半导体器件
US9059710B2 (en) Systems, circuits, devices, and methods with bidirectional bipolar transistors
CN103794647B (zh) 一种双向igbt器件及其制作方法
US20120153348A1 (en) Insulated gate bipolar transistor and manufacturing method thereof
JP5171776B2 (ja) 半導体装置、及びそれを用いた電力変換装置
JP2006344779A (ja) 半導体装置および半導体装置の制御方法
US10340373B2 (en) Reverse conducting IGBT
JP2013115223A (ja) 半導体装置
CN112420694B (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
TWM441931U (en) Integrated mosfet devices with schottky diodes and associated methods of manufacturing
JPWO2013179379A1 (ja) 絶縁ゲート型バイポーラトランジスタ
CN106206705A (zh) 一种具有双栅的rc‑igbt
CN105993076B (zh) 一种双向mos型器件及其制造方法
CN105870178A (zh) 一种双向igbt器件及其制造方法
CN109449202A (zh) 一种逆导双极型晶体管
CN210805778U (zh) 一种SiC-MOS器件结构
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
JPH0837294A (ja) 半導体装置及びそれを用いたインバータ装置
CN109904221B (zh) 一种超结双向开关
JPH07302904A (ja) 半導体装置およびその制御方法
US9306047B2 (en) Semiconductor device and electric power converter in which same is used
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN108183102B (zh) 一种逆阻型功率mosfet器件
CN108091696B (zh) 一种逆阻型vdmos器件

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14884134

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 14884134

Country of ref document: EP

Kind code of ref document: A1