CN103050408A - 超级结制作方法 - Google Patents

超级结制作方法 Download PDF

Info

Publication number
CN103050408A
CN103050408A CN2012101747997A CN201210174799A CN103050408A CN 103050408 A CN103050408 A CN 103050408A CN 2012101747997 A CN2012101747997 A CN 2012101747997A CN 201210174799 A CN201210174799 A CN 201210174799A CN 103050408 A CN103050408 A CN 103050408A
Authority
CN
China
Prior art keywords
deep trench
type
mask layer
super junction
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101747997A
Other languages
English (en)
Inventor
刘远良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2012101747997A priority Critical patent/CN103050408A/zh
Publication of CN103050408A publication Critical patent/CN103050408A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超级结制作方法，在深沟槽内填充P型单晶硅且形成P型柱之后，利用定义所述深沟槽的光罩层定义出离子注入区域，然后注入P型离子。本发明通过改善超级结的制造工艺流程，在P型柱形成之后，在P型柱顶端增加一步离子注入，从而增加P型柱顶端的离子掺杂浓度，改善P阱区的电阻，优化器件的耐雪崩击穿能力。

Description

超级结制作方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种超级结的制作方法。
背景技术
超级结功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在普通双扩撒金属氧化物半导体（DMOS）的基础上引入超级结（SuperJunction）结构；除了具备DMOS输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定好、驱动电路简单、易于集成等特点外，还克服了DMOS的导通电阻随着击穿电压成2.5次方关系增加的缺点。目前超级结DMOS已广泛应用于面向个人电脑、笔记本电脑、上网本、手机、照明（高压气体放电灯）产品以及电视机（液晶或等离子电视机）和游戏机等消费电子产品的电源或适配器。
目前超级结功率器件的制备工艺方法主要分成两大类，一类是利用多次外延和注入的方式在N型外延衬底上形成P型柱；另一类是采用深沟槽刻蚀加P型柱填充的方式形成。在利用深沟槽加P型柱填入方式制备超级结的工艺方法中，填充P型柱的杂质浓度通常是均一的。为了改善器件的雪崩击穿能量，需要改善P型柱顶端的浓度。
发明内容
本发明要解决的技术问题是提供一种超级结制作方法，能够改善器件的耐雪崩击穿能力。
为解决上述技术问题，本发明的超级结制作方法是采用如下技术方案实现的，在深沟槽内填充P型单晶硅且形成P型柱之后，利用定义所述深沟槽的光罩层定义出离子注入区域，然后注入P型离子。
本发明在深沟槽加P型柱填入方式制备超级结的工艺方法基础上，在P型柱形成之后通过离子注入提高P型柱顶端的离子掺杂浓度，可以降低P阱区的电阻，并最终改善器件的雪崩击穿能力，同时维持器件的其它电性能不变，如击穿电压和导通电阻等。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是N型外延硅片示意图；
图2是P阱形成示意图；
图3是深沟槽形成示意图；
图4是深沟槽内填充P型单晶硅示意图；
图5是P型柱形成示意图；
图6是注入P型离子示意图；
图7是去除光刻胶后的示意图；
图8是栅极形成示意图；
图9是源极和接触孔形成示意图；
图10是最终形成的器件结构示意图。
具体实施方式
在一实施例中，所述超级结制作方法工艺流程如下：
如图1所示，准备一片带有足够厚度的N型外延硅片做衬底硅片。该衬底硅片由衬底2和在衬底2上端生长的N型外延层3构成。N型外延层3的电阻率较高，通常是5ohm.cm，而衬底2电阻率低，大约为1～5mohm.cm。N型外延层3的厚度由器件设计的耐压值所决定。
如图2所示，在所述N型外延硅片上端中利用光罩层定义出需要P阱5注入的区域，然后利用高温退火工艺将P阱注入进行推进。
如图3所示，通过一层光罩层定义出深沟槽9的图案，采用干法刻蚀的方法，形成一定深度的深沟槽9，其深度可以根据器件的击穿电压来决定。干法刻蚀深沟槽9时可以采用带氧化物层作为硬光罩层（Hard mask），首先刻蚀硬光罩层，然后再刻蚀深沟槽9。或者不用硬光罩层，直接刻蚀形成深沟槽9。
如图4所示，采用选择性外延填充方式，在深沟槽9内填充P型单晶硅，形成P型柱4。
如图5所示，采用CMP（化学机械研磨）方法将衬底硅片表面P型多晶硅去除。
如图6所示，在衬底硅片表面涂覆光刻胶，利用定义深沟槽9的光罩层定义离子注入区域，然后注入P型离子，如硼等；注入能量约为50-100Kev，注入剂量约为1-5E12，从而使深沟槽顶部的P型外延8掺杂浓度提高.
如图7所示，去除光刻胶，同时利用湿法刻蚀去除衬底硅片表面的氧化物。
如图8所示，依次沉积一层氧化硅和多晶硅作为栅极，然后通过光刻和刻蚀工艺形成栅极7
如图9所示，利用离子注入形成源极6，随后形成接触孔10。
如图10所示，等器件制备的所有工艺进行完后，再进行衬底硅片背面减薄和蒸金，在衬底硅片背面形成漏极1。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种超级结制作方法，其特征在于：在深沟槽内填充P型单晶硅且形成P型柱之后，利用定义所述深沟槽的光罩层定义出离子注入区域，然后注入P型离子。
2.根据权利要求1所述的方法，其特征在于：所述注入P型离子的能量为50-100Kev，注入剂量为1-5E12。
3.根据权利要求1所述的方法，其特征在于：所述P型柱采用选择性外延沉积的方式在所述深沟槽中填充P型单晶硅形成，然后用化学机械研磨CMP方法将其表面磨平。
4.根据权利要求1所述的方法，其特征在于：所述深沟槽是通过一层光罩层定义出深沟槽的图案，采用干法刻蚀形成的。
5.根据权利要求4所述的方法，其特征在于：所述干法刻蚀深沟槽时可以采用氧化物层作为硬光罩层，首先刻蚀硬光罩层，然后再刻蚀深沟槽；或者不用硬光罩层，直接刻蚀形成深沟槽。
CN2012101747997A 2012-05-31 2012-05-31 超级结制作方法 Pending CN103050408A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101747997A CN103050408A (zh) 2012-05-31 2012-05-31 超级结制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101747997A CN103050408A (zh) 2012-05-31 2012-05-31 超级结制作方法

Publications (1)

Publication Number Publication Date
CN103050408A true CN103050408A (zh) 2013-04-17

Family

ID=48063007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101747997A Pending CN103050408A (zh) 2012-05-31 2012-05-31 超级结制作方法

Country Status (1)

Country Link
CN (1) CN103050408A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701382A (zh) * 2015-03-27 2015-06-10 上海新储集成电路有限公司 一种dmos器件及其制备方法
CN109979823A (zh) * 2017-12-28 2019-07-05 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630698B1 (en) * 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US20100032791A1 (en) * 2008-08-08 2010-02-11 Sony Corporation Semiconductor device and method of manufacturing the same
CN102054701A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 超接面mos纵向p型区的制作方法
CN102208447A (zh) * 2011-05-20 2011-10-05 无锡新洁能功率半导体有限公司 一种具有超结结构的半导体器件及其制造方法
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630698B1 (en) * 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US20100032791A1 (en) * 2008-08-08 2010-02-11 Sony Corporation Semiconductor device and method of manufacturing the same
CN102054701A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 超接面mos纵向p型区的制作方法
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN102208447A (zh) * 2011-05-20 2011-10-05 无锡新洁能功率半导体有限公司 一种具有超结结构的半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701382A (zh) * 2015-03-27 2015-06-10 上海新储集成电路有限公司 一种dmos器件及其制备方法
CN104701382B (zh) * 2015-03-27 2017-12-05 上海新储集成电路有限公司 一种dmos器件及其制备方法
CN109979823A (zh) * 2017-12-28 2019-07-05 深圳尚阳通科技有限公司 一种屏蔽栅功率器件及制造方法

Similar Documents

Publication Publication Date Title
CN109830532A (zh) 超结igbt器件及其制造方法
CN101950759A (zh) 一种Super Junction VDMOS器件
CN110459599A (zh) 具有深埋层的纵向浮空场板器件及制造方法
CN102130164A (zh) Ldmos的埋层
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN102593178B (zh) 具有超结结构的半导体器件及其制作方法
CN104409507A (zh) 低导通电阻vdmos器件及制备方法
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN103123898B (zh) 超级结双扩散金属氧化物半导体器件的制作方法
CN103560086B (zh) 可改善雪崩能力的超结半导体器件的制备方法
CN108074963A (zh) 超结器件及其制造方法
CN103050408A (zh) 超级结制作方法
CN103065966B (zh) 一种超级结的制备工艺方法
CN102637731A (zh) 一种沟槽功率mos器件的终端结构及其制造方法
CN104779297A (zh) 一种高压超结mosfet结构及其制作方法
CN106876439A (zh) 超结器件及其制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN103578999A (zh) 一种超级结的制备工艺方法
CN103441074A (zh) 一种制造集成有二极管的igbt器件的方法
CN103137485B (zh) 平面型超级结制备方法
CN109887990A (zh) 超结igbt器件及其制造方法
CN103560148B (zh) 一种超结器件的结终端结构及其制造方法
CN103022125A (zh) Bcd工艺中的nldmos器件及制造方法
CN106098781B (zh) 一种沟槽结构的vdmos

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140120

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140120

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130417