DE4309764C2 - Leistungs-MOSFET - Google Patents
Leistungs-MOSFETInfo
- Publication number
- DE4309764C2 DE4309764C2 DE4309764A DE4309764A DE4309764C2 DE 4309764 C2 DE4309764 C2 DE 4309764C2 DE 4309764 A DE4309764 A DE 4309764A DE 4309764 A DE4309764 A DE 4309764A DE 4309764 C2 DE4309764 C2 DE 4309764C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- zones
- additional
- power mosfet
- additional zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000002800 charge carrier Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung bezieht sich auf einen Leistungs-MOSFET mit
einem Halbleiterkörper mit einer Innenzone vom ersten Lei
tungstyp und vorgegebener Dotierungskonzentration, mit min
destens einer an die Innenzone und an eine erste Oberfläche
des Halbleiterkörpers angrenzenden Basiszone vom zweiten
Leitungstyp, in die jeweils mindestens eine Sourcezone ein
gebettet ist, und mit mindestens einer an eine der Oberflä
che des Halbleiterkörpers angrenzenden Drainzone.
Leistungs-MOSFET dieser Art sind seit langem Stand der Tech
nik. Man vergl. z. B. US-PS 5,191,396 unipolare Leitungsmechanismus dieser MOSFET bringt
es mit sich, daß die Durchlaßspannung wesentlich von der Do
tierung der Innenzone abhängt. Bei Leistungs-MOSFET über 500
V Sperrspannung wird der Durchlaßwiderstand höher als bei
vergleichbaren Bipolartransistoren. Eine Erhöhung der Dotie
rung kommt nicht in Frage, da dies eine Verringerung der
Sperrfähigkeit mit sich brächte.
Der Erfindung liegt die Aufgabe zugrunde, einen Leistungs-
MOSFET der erwähnten Art derart weiterzubilden, daß er für
hohe Sperrspannung geeignet ist, im Durchlaß jedoch einen
niedrigen Bahnwiderstand hat.
Diese Aufgabe wird gelöst durch in der Innenzone innerhalb
der sich bei Sperrspannung auf spannenden Raumladungszone an
geordnete zusätzliche Zonen des zweiten Leitungstyps und
durch mindestens eine zwischen diesen zusätzlichen Zonen
liegende höher als die Innenzone dotierte zusätzliche Zone
vom ersten Leitungstyp, und durch eine Dotierungshöhe der
Zonen der zusätzlichen Zonen und durch Abstände der
zusätzlichen Zonen des zweiten Leitungstyps voneinander der
art, daß ihre Ladungsträger bei angelegter Sperrspannung
ausgeräumt sind.
Weiterbildungen der Erfindung sind Gegenstand der Unteran
sprüche.
Die Erfindung wird anhand einiger Ausführungsbeispiele in
Verbindung mit den Fig. 1 bis 7 näher erläutert. Es zei
gen:
Fig. 1 einen Schnitt durch einen Vertikal-MOSFET gemäß Er
findung
Fig. 2 bis 4 drei Ausführungsbeispiele der in Fig. 1 dar
gestellten zusätzlichen Zonen
Fig. 5 den Schnitt durch einen Lateral-MOSFET gemäß
Erfindung und
Fig. 6 und 7 zwei Ausführungsbeispiele der zusätzlichen Zo
nen im Lateral-MOSFET nach Fig. 5.
Der Vertikal-MOSFET nach Fig. 1 hat eine niedrig n-dotierte
Innenzone 1. In die obere Oberfläche 2 des Halbleiterkörpers
sind Basiszonen 3 vom entgegengesetzten Leitungstyp (p) ein
gelagert. In die Basiszonen 3 sind Sourcezonen des ersten
Leitungstyps (n⁺) eingebettet. Isoliert über der Oberfläche
2 ist eine Gateelektrode 8 angeordnet. An der anderen Ober
fläche 6 ist eine hochdotierte Drainzone 7 vom gleichen Lei
tungstyp wie die Innenzone 1 vorgesehen.
In der Innenzone 1 sind im Bereich der sich bei Sperrspan
nung auf spannenden Raumladungszone zusätzliche Halbleiterzo
nen 11, 12 angeordnet. Es sind mindestens zwei Zonen 11 des
der Innenzone entgegengesetzten Leitungstyp vorgesehen. Zwi
schen den Zonen 11 sind höher als die Innenzone dotierte zu
sätzliche Zonen 12 des der Innenzone 1 gleichen Leitungstyps
(n) angeordnet. Die Zonen 11, 12 können scheibenförmig aus
gebildet sein (Fig. 2). Die zusätzlichen Zonen entgegenge
setzten Leitungstyps können auch stabförmig ausgebildet sein
(18 in Fig. 3). Sie sind dann von einer einzigen Zone 17
allseitig umgeben. Diese Zone 17 hat ebenso wie die Zonen 12
den gleichen Leitungstyp wie die Innenzone, jedoch höhere
Dotierung. Die p-dotierten Zonen können auch ein dreidimen
sionales Gitter 21 bilden, wie in Fig. 4 dargestellt. Die
n-dotierte Zone ist mit 20 bezeichnet. Die Leitfähigkeitsty
pen des MOSFET können auch invertiert werden.
Liegt am Leistungs-FET nach Fig. 1 eine Spannung in
Durchlaßrichtung an, so kann er über das Gate 8 leitend ge
steuert werden. Hierbei finden die aus der Sourcezone 4
stammenden Elektronen in den zusätzlichen Zonen 12 eine hohe
Dotierung vor. Damit verringert sich der Bahnwiderstand des
Leistungs-MOSFET.
Liegt am Leistungs-MOSFET Sperrspannung an, so bildet sich
ausgehend vom pn-Übergang zwischen der Innenzone 1 und der
Basiszone 3 eine Raumladungszone aus, deren Ausdehnung mit
steigender Sperrspannung wächst. Stößt die Raumladungszone
an die p-dotierten Zonen 11 an, so werden diese über das
ausgeräumte Gebiet der Innenzone 1 hochohmig an die
Basiszonen 3 angeschlossen. Bei weiter steigender Sperrspan
nung dehnt sich die Raumladungszone weiter aus, so daß auch
ein Teil der Ladungsträger aus den Zonen 11 und 12 ausge
räumt wird. Dies ist durch die gestrichelte Linie 13
schematisch dargestellt. Bei weiterer Steigerung der
Sperrspannung sind dann die Ladungsträger aus einem großen
Teil der Innenzone 1 und aus den Zonen 11, 12 vollständig
ausgeräumt. Die Raumladungszone nimmt dann in der Innenzone
1 einen Verlauf, der durch die gestrichelte Linie 14
begrenzt ist. Bei maximal anliegender Sperrspannung liegen
die zusätzlichen Zonen vollständig in der Raumladungszone.
Sie müssen ausgeräumt sein, bevor der Durchbruch auftritt.
Das Ausräumen der Ladungsträger hat die Wirkung, als ob die
Zonen 11 und 12 nicht vorhanden wären. Bei maximaler
Ausdehnung der Raumladungszone ist also in erster Näherung
ausschließlich die Dotierung der Innenzone 1 maßgebend. Wird
diese niedrig genug gewählt, z. B. 5 × 10¹³cm-3, so lassen
sich mit diesem Bauelement ohne weiteres 1000 V und mehr
sperren. Im Durchlaßfall dagegen weist der erfindungsgemäße
Leistungs-MOSFET einen Widerstand auf, der dem eines
erheblich niedriger sperrenden MOSFET entspricht.
Der Bahnwiderstand läßt sich durch den Abstand a der Zonen
11, 12 von der ersten Oberfläche 2 einstellen. Er läßt sich
außerdem durch die Dotierung der Zonen 12 beeinflussen. Die
Dotierung und die Dicke der Zonen 11, 12 ist jedoch so ein
zustellen, daß die Ladungsträger aus diesen Zonen bei Anle
gen der maximalen Sperrspannung völlig ausgeräumt sind.
Anstatt die zusätzlichen Zonen 11 über die Raumladungszone
an die Basiszonen 3 anzuschließen, können die zusätzlichen
Zonen auch direkt niederohmig mit den Basiszonen verbunden
sein. Dies ist in Fig. 1 durch eine Verbindungsleitung 15
symbolisiert. Der direkte Anschluß bewirkt, daß das
Ausräumen der Ladungsträger schon beginnt, bevor die
Raumladungszone die Zonen 11, 12 erreicht hat.
Die zusätzlichen Zonen lassen sich z. B. dadurch herstellen,
daß ausgehend von der Drainzone 7 (n⁺-Substrat) zunächst die
Innenzone 1 epitaktisch bis zur beabsichtigten Oberkante der
zusätzlichen Zonen 11, 12 abgeschieden wird. Dann werden in
der z. B. aus der Speichertechnik bekannten Trench-Technik
erste Gräben mit einer Tiefe in die Epitaxial-Schicht ge
ätzt, die der vertikalen Abmessung der zusätzlichen Zonen
entsprechen. Dann wird in den Gräben epitaktisch p-dotiertes
Material abgeschieden, bis sie gefüllt sind. Durch eine
zweite Grabenätzung und epitaktisches Abscheiden können dann
auf gleiche Weise die n-dotierten Zonen 12 hergestellt wer
den. Anschließend daran wird weiter schwach n-dotiertes Ma
terial epitaktisch abgeschieden, bis die vorgesehene Dicke
des Halbleiterkörpers erreicht ist. Die Herstellung der Zo
nen 3 und 4, sowie der Oxidschichten, Elektroden usw. ist
Stand der Technik.
In Fig. 5 ist ein Ausschnitt eines Lateral-MOSFET darge
stellt. Die Innenzone ist wieder mit 1 bezeichnet, die Ba
siszone mit 3, die Sourcezone mit 4 und die Gateelektrode
mit 8. Die genannten Zonen sind wieder in die erste
Oberfläche 2 des Halbleiterkörpers eingebettet. In die glei
che Oberfläche 2 ist eine schwach n-dotierte Wanne 22 einge
bettet, während die Innenzone 1 schwach p-dotiert ist. Die
Wanne 22 enthält eine stark n-dotierte Drainzone 24 und eine
Driftstrecke 23. Diese Driftstrecke beginnt unter der Ga
teelektrode 8 und erstreckt sich bis zur Drainzone 24. Die
Verwendung einer Driftzone ist bekannt, (man vergleiche DE
28 52 621). Sie dient zur Erhöhung der lateral gerichteten
Durchbruchsfeldstärke. In die Wanne 22 sind mindestens zwei
zusätzliche Zonen (26) des der Wanne 22 entgegengesetzten Lei
tungstyps angeordnet, zwischen denen zusätzliche Zonen (27)
des gleichen Leitungstyps wie 22 jedoch höherer Dotierung
angeordnet sind. Eine Aufsicht auf die zusätzlichen Zonen
ist in Fig. 6 dargestellt. Die zusätzlichen Zonen sind hier
scheibenförmig ausgebildet und parallel zur kürzesten Ver
bindung zwischen Basiszone 3 und Drainzone 24 angeordnet.
Die Zonen 26, 27 können jedoch auch parallel zur Oberfläche
2 angeordnet, daß heißt waagrecht geschichtet sein.
Eine weitere Ausführungsform der zusätzlichen Zonen ist in
Fig. 7 gezeigt. Die n-dotierten Zonen 27 sind hier nicht
scheibenförmig ausgebildet, ihre Dicke erweitert sich viel
mehr zur Drainzone 24 hin. Der Sinn dieser Maßnahme besteht
darin, eine in Richtung auf die Drainzone zunehmende Anzahl
von Dotieratomen vorzusehen. Damit läßt sich eine weitere
Erhöhung der Durchbruchsfeldstärke erreichen (man vergleiche
DE 28 52 621).
Auch beim Lateral-FET nach Fig. 5 lassen sich andere als
scheibenförmige zusätzliche Zonen verwenden. Denkbar sind
wiederum stabförmige p-dotierte Zonen, die von der n-
dotierten Zone 27 ganz oder teilweise umhüllt sind.
Claims (6)
1. Leistungs-MOSFET mit einem Halbleiterkörper mit einer In
nenzone vom ersten Leitungstyp und vorgegebener Dotierungs
konzentration, mit mindestens einer an die Innenzone und an
eine erste Oberfläche des Halbleiterkörpers angrenzenden Ba
siszone vom zweiten Leitungstyp, in die jeweils mindestens
eine Sourcezone eingebettet ist, und mit mindestens einer an
eine der Oberflächen des Halbleiterkörpers angrenzenden
Drainzone,
gekennzeichnet durch in der Innenzone
innerhalb der sich bei Sperrspannung auf spannenden Raumla
dungszone angeordnete zusätzliche Zonen (11, 26) des zweiten
Leitungstyps und durch mindestens eine zwischen diesen zu
sätzlichen Zonen liegende höher als die Innenzone dotierte
zusätzliche Zone (12, 27) vom ersten Leitungstyp, und durch
eine Dotierungshöhe der zusätzlichen Zonen und durch
Abstände der zusätzlichen Zonen des zweiten Leitungstyps
voneinander derart, daß ihre Ladungsträger bei angelegter
Sperrspannung ausgeräumt sind.
2. Leistungs-MOSFET nach Anspruch 1,
dadurch gekennzeichnet, daß die zu
sätzlichen Zonen scheibenförmig ausgebildet und parallel zur
kürzesten Verbindungslinie zwischen einer der Basiszonen (3)
und der Drainzone (7, 24) angeordnet sind.
3. Leistungs-MOSFET nach Anspruch 1,
dadurch gekennzeichnet, daß die zu
sätzlichen Zonen (18) stabförmig ausgebildet und parallel
zur kürzesten Verbindungslinie zwischen einer der Basiszonen
(3) und der Drainzone (7, 24) angeordnet sind.
4. Leistungs-MOSFET nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß die
Drainzone (7) an die zweite Oberfläche (6) angrenzt und daß
die zusätzlichen Zonen (11, 12) senkrecht zur Oberfläche (6)
des Halbleiterkörpers angeordnet sind.
5. Leistungs-MOSFET nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß die
Drainzone (24) und die zusätzlichen Zonen (26, 27) an die
erste Oberfläche (2) angrenzen und daß sie parallel zur
Oberfläche des Halbleiterkörpers angeordnet sind.
6. Leistungs-MOSFET nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die zu
sätzlichen Zonen (11, 26) vom zweiten Leitfähigkeitstyps
elektrisch mit den Basiszonen (3) verbunden sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4309764A DE4309764C2 (de) | 1993-03-25 | 1993-03-25 | Leistungs-MOSFET |
JP07650394A JP4130486B2 (ja) | 1993-03-25 | 1994-03-23 | パワーmosfet |
US08/218,372 US5438215A (en) | 1993-03-25 | 1994-03-25 | Power MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4309764A DE4309764C2 (de) | 1993-03-25 | 1993-03-25 | Leistungs-MOSFET |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4309764A1 DE4309764A1 (de) | 1994-09-29 |
DE4309764C2 true DE4309764C2 (de) | 1997-01-30 |
Family
ID=6483867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4309764A Expired - Lifetime DE4309764C2 (de) | 1993-03-25 | 1993-03-25 | Leistungs-MOSFET |
Country Status (3)
Country | Link |
---|---|
US (1) | US5438215A (de) |
JP (1) | JP4130486B2 (de) |
DE (1) | DE4309764C2 (de) |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19730759C1 (de) * | 1997-07-17 | 1998-09-03 | Siemens Ag | Vertikaler Leistungs-MOSFET |
DE19818298C1 (de) * | 1998-04-23 | 1999-06-24 | Siemens Ag | Superniederohmiger vertikaler MOSFET und Verfahren zu dessen Herstellung |
DE19818300C1 (de) * | 1998-04-23 | 1999-07-22 | Siemens Ag | Lateraler Hochvolt-Seitenwandtransistor |
DE19833214C1 (de) * | 1998-07-23 | 1999-08-12 | Siemens Ag | J-FET-Halbleiteranordnung |
DE19748523C2 (de) * | 1997-11-03 | 1999-10-07 | Siemens Ag | Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens |
DE19820223C1 (de) * | 1998-05-06 | 1999-11-04 | Siemens Ag | Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung |
DE19859502A1 (de) * | 1998-12-22 | 2000-07-13 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
DE10049861A1 (de) * | 2000-10-09 | 2002-04-18 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE10114788C1 (de) * | 2001-03-26 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement |
DE10108131A1 (de) * | 2001-02-21 | 2002-09-05 | Infineon Technologies Ag | Halbleiterschaltung und Schaltnetzteil |
DE10122362A1 (de) * | 2001-05-09 | 2002-11-21 | Infineon Technologies Ag | Halbleiterbauelement |
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
US6828605B2 (en) | 2000-12-11 | 2004-12-07 | Infineon Technologies Ag | Field-effect-controlled semiconductor component and method of fabricating a doping layer in a vertically configured semiconductor component |
DE10325748A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Junction-Feldeffekttransistor |
US6861706B2 (en) | 2002-06-14 | 2005-03-01 | Infineon Technologies Ag | Compensation semiconductor component |
US6894329B2 (en) | 1998-09-02 | 2005-05-17 | Infineon Technologies Ag | High-voltage semiconductor component |
DE102004015921A1 (de) * | 2004-03-31 | 2005-10-27 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
US7193293B2 (en) | 2001-05-09 | 2007-03-20 | Infineon Technologies Ag | Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component |
DE10245049B4 (de) * | 2002-09-26 | 2007-07-05 | Infineon Technologies Ag | Kompensationshalbleiterbauelement |
DE10240861B4 (de) * | 2002-09-04 | 2007-08-30 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE102006055742A1 (de) * | 2006-11-25 | 2008-06-05 | Infineon Technologies Austria Ag | Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden |
DE102007044209A1 (de) | 2007-09-17 | 2009-03-19 | Infineon Technologies Austria Ag | Kompensationsbauelement mit versetzt angeordneten Kompensationszonen |
US7554157B2 (en) | 2005-09-26 | 2009-06-30 | Infineon Technologies Austria Ag | Lateral SOI component having a reduced on resistance |
US7714365B2 (en) | 2008-02-21 | 2010-05-11 | Infineon Technologies Austria Ag | Semiconductor component with Schottky zones in a drift zone |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US7829944B2 (en) | 2001-09-07 | 2010-11-09 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
EP2261992A2 (de) | 2005-07-27 | 2010-12-15 | Infineon Technologies Austria AG | Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone |
US7982253B2 (en) | 2008-08-01 | 2011-07-19 | Infineon Technologies Austria Ag | Semiconductor device with a dynamic gate-drain capacitance |
US8410551B2 (en) | 2007-02-16 | 2013-04-02 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
DE102008026516B4 (de) * | 2007-06-06 | 2014-05-08 | Sumco Corp. | Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
Families Citing this family (255)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1035294C (zh) * | 1993-10-29 | 1997-06-25 | 电子科技大学 | 具有异形掺杂岛的半导体器件耐压层 |
US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
US6724040B2 (en) | 1996-01-22 | 2004-04-20 | Fuji Electric Co., Ltd. | Semiconductor device |
JP2006279064A (ja) * | 1996-01-22 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
GB2309336B (en) * | 1996-01-22 | 2001-05-23 | Fuji Electric Co Ltd | Semiconductor device |
EP1039548B1 (de) * | 1996-02-05 | 2004-03-31 | Infineon Technologies AG | Durch Feldeffekt steuerbares Halbleiterbauelement |
US6084268A (en) * | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
DE19611045C1 (de) * | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
WO1997040527A1 (de) * | 1996-04-22 | 1997-10-30 | Siemens Aktiengesellschaft | Verfahren zur herstellung eines dotierten gebietes in einem halbleitersubstrat |
US6800903B2 (en) * | 1996-11-05 | 2004-10-05 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
WO1998020562A1 (en) * | 1996-11-05 | 1998-05-14 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region and method of making the same |
US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6168983B1 (en) | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
JP3938964B2 (ja) * | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
DE19707513A1 (de) * | 1997-02-25 | 1998-09-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE19740195C2 (de) * | 1997-09-12 | 1999-12-02 | Siemens Ag | Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom |
US6337499B1 (en) | 1997-11-03 | 2002-01-08 | Infineon Technologies Ag | Semiconductor component |
US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
JP3142057B2 (ja) * | 1997-11-13 | 2001-03-07 | 日本電気株式会社 | 半導体装置とその製造方法、及び駆動装置 |
SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
DE19803424C1 (de) * | 1998-01-29 | 1999-06-02 | Siemens Ag | Halbleiter-Isolator-Struktur mit reduzierter Feldstärke an der Oberfläche und Verfahren zur Herstellung einer solchen |
GB9826291D0 (en) * | 1998-12-02 | 1999-01-20 | Koninkl Philips Electronics Nv | Field-effect semi-conductor devices |
DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE19816448C1 (de) * | 1998-04-14 | 1999-09-30 | Siemens Ag | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung |
DE19823944A1 (de) * | 1998-05-28 | 1999-12-02 | Siemens Ag | Leistungsdioden-Struktur |
DE19828191C1 (de) | 1998-06-24 | 1999-07-29 | Siemens Ag | Lateral-Hochspannungstransistor |
DE19830332C2 (de) | 1998-07-07 | 2003-04-17 | Infineon Technologies Ag | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld |
EP1026749B1 (de) | 1998-07-23 | 2003-09-17 | Mitsubishi Denki Kabushiki Kaisha | Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung |
JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
US6936892B2 (en) * | 1998-07-24 | 2005-08-30 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
DE19841754A1 (de) * | 1998-09-11 | 2000-03-30 | Siemens Ag | Schalttransistor mit reduzierten Schaltverlusten |
DE19843959B4 (de) * | 1998-09-24 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang |
DE19849902A1 (de) | 1998-10-29 | 2000-05-11 | Roland Sittig | Halbleiterbauelement |
US6028337A (en) * | 1998-11-06 | 2000-02-22 | Philips North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region |
JP4765104B2 (ja) * | 1998-11-11 | 2011-09-07 | 富士電機株式会社 | 超接合半導体素子の製造方法 |
US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6291856B1 (en) * | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
US6084264A (en) * | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
DE19854915C2 (de) | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit Hilfselektrode |
US6023090A (en) * | 1998-12-07 | 2000-02-08 | Philips Electronics North America, Corporation | Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region |
WO2000035020A1 (de) * | 1998-12-07 | 2000-06-15 | Infineon Technologies Ag | Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand |
EP1009036B1 (de) | 1998-12-09 | 2007-09-19 | STMicroelectronics S.r.l. | Leistungsbauelement mit MOS-Gate für hohe Spannungen und diesbezügliches Herstellungsverfahren |
JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
DE19904103B4 (de) * | 1999-02-02 | 2005-04-14 | Infineon Technologies Ag | IGBT mit verbesserter Durchlaßspannung |
US6204097B1 (en) | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
US6448160B1 (en) | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
AU4702600A (en) * | 1999-05-06 | 2000-11-21 | Cp Clare Corporation | High voltage mosfet structures |
US6313482B1 (en) | 1999-05-17 | 2001-11-06 | North Carolina State University | Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein |
US6433385B1 (en) | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
US6198127B1 (en) | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
DE19923466B4 (de) * | 1999-05-21 | 2005-09-29 | Infineon Technologies Ag | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter |
US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
JP3851744B2 (ja) | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP2006210368A (ja) | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
GB9916370D0 (en) | 1999-07-14 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
JP3971062B2 (ja) | 1999-07-29 | 2007-09-05 | 株式会社東芝 | 高耐圧半導体装置 |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
JP2001119022A (ja) | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
US6475864B1 (en) | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
EP1858085A3 (de) * | 1999-10-27 | 2008-01-23 | The Kansai Electric Power Co., Inc. | Halbleiterbauelement |
JP3485081B2 (ja) | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
DE19955514A1 (de) * | 1999-11-18 | 2001-05-23 | Bosch Gmbh Robert | Schaltungsanordnung zur Verpolsicherung von Halbleiterschaltungen |
JP3804375B2 (ja) * | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
GB9929613D0 (en) | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Manufacture of semiconductor material and devices using that material |
DE19961297A1 (de) | 1999-12-18 | 2001-06-21 | Bosch Gmbh Robert | Schaltungsanordnung zur Verpolsicherung eines DMOS-Transistors |
US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
DE10008570B4 (de) * | 2000-02-24 | 2006-05-04 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
JP4363736B2 (ja) * | 2000-03-01 | 2009-11-11 | 新電元工業株式会社 | トランジスタ及びその製造方法 |
JP3636345B2 (ja) | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
JP3860705B2 (ja) | 2000-03-31 | 2006-12-20 | 新電元工業株式会社 | 半導体装置 |
US6504176B2 (en) * | 2000-04-06 | 2003-01-07 | Matshushita Electric Industrial Co., Ltd. | Field effect transistor and method of manufacturing the same |
JP4965756B2 (ja) * | 2000-04-12 | 2012-07-04 | 株式会社東芝 | 半導体装置 |
JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
JP4240752B2 (ja) | 2000-05-01 | 2009-03-18 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
GB0012137D0 (en) | 2000-05-20 | 2000-07-12 | Koninkl Philips Electronics Nv | A semiconductor device |
US6406982B2 (en) | 2000-06-05 | 2002-06-18 | Denso Corporation | Method of improving epitaxially-filled trench by smoothing trench prior to filling |
JP4635304B2 (ja) | 2000-07-12 | 2011-02-23 | 富士電機システムズ株式会社 | 双方向超接合半導体素子およびその製造方法 |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
JP4764987B2 (ja) | 2000-09-05 | 2011-09-07 | 富士電機株式会社 | 超接合半導体素子 |
JP4843843B2 (ja) | 2000-10-20 | 2011-12-21 | 富士電機株式会社 | 超接合半導体素子 |
JP4088033B2 (ja) | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
US6509220B2 (en) | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
US6424007B1 (en) * | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
DE10108046B4 (de) * | 2001-02-20 | 2006-10-19 | Infineon Technologies Ag | Halbleiterbauelement |
US6821824B2 (en) | 2001-02-21 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP2002270825A (ja) | 2001-03-08 | 2002-09-20 | Hitachi Ltd | 電界効果トランジスタ及び半導体装置の製造方法 |
JP4839519B2 (ja) * | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
US6512267B2 (en) * | 2001-04-12 | 2003-01-28 | International Rectifier Corporation | Superjunction device with self compensated trench walls |
JP3534084B2 (ja) * | 2001-04-18 | 2004-06-07 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE10120656C2 (de) * | 2001-04-27 | 2003-07-10 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Avalanche-Festigkeit |
GB2380056B (en) | 2001-05-11 | 2005-06-15 | Fuji Electric Co Ltd | Lateral semiconductor device |
US6878989B2 (en) * | 2001-05-25 | 2005-04-12 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
US6853033B2 (en) | 2001-06-05 | 2005-02-08 | National University Of Singapore | Power MOSFET having enhanced breakdown voltage |
EP1267415A3 (de) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Leistungshalbleiterbauelement mit RESURF-Schicht |
JP4865166B2 (ja) * | 2001-08-30 | 2012-02-01 | 新電元工業株式会社 | トランジスタの製造方法、ダイオードの製造方法 |
US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6555873B2 (en) | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
WO2003028108A1 (fr) | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US6555883B1 (en) | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
US6521954B1 (en) | 2001-12-21 | 2003-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
JP4126915B2 (ja) * | 2002-01-30 | 2008-07-30 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
EP1341238B1 (de) * | 2002-02-20 | 2012-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Diodeanordnung und Transistoranordnung |
KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6768180B2 (en) * | 2002-04-04 | 2004-07-27 | C. Andre T. Salama | Superjunction LDMOST using an insulator substrate for power integrated circuits |
JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
DE10217610B4 (de) | 2002-04-19 | 2005-11-03 | Infineon Technologies Ag | Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren |
US6841825B2 (en) * | 2002-06-05 | 2005-01-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
JP3971670B2 (ja) * | 2002-06-28 | 2007-09-05 | 新電元工業株式会社 | 半導体装置 |
US6825513B2 (en) * | 2002-09-27 | 2004-11-30 | Xerox Corporation | High power mosfet semiconductor device |
DE10245550B4 (de) * | 2002-09-30 | 2007-08-16 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
US7060516B2 (en) * | 2002-09-30 | 2006-06-13 | Bookham Technology, Plc | Method for integrating optical devices in a single epitaxial growth step |
US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
KR100508545B1 (ko) | 2002-12-14 | 2005-08-17 | 한국전자통신연구원 | 수직 구조의 반도체 박막 트랜지스터 |
JP3634848B2 (ja) * | 2003-01-07 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
JP4695824B2 (ja) * | 2003-03-07 | 2011-06-08 | 富士電機ホールディングス株式会社 | 半導体ウエハの製造方法 |
JP2004311673A (ja) * | 2003-04-07 | 2004-11-04 | Denso Corp | 半導体装置の製造方法 |
DE10316710B3 (de) * | 2003-04-11 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers |
JP3721172B2 (ja) * | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
WO2004102672A1 (en) * | 2003-05-13 | 2004-11-25 | Cambridge Semiconductor Limited | Lateral soi semiconductor device |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
US7023050B2 (en) | 2003-07-11 | 2006-04-04 | Salama C Andre T | Super junction / resurf LDMOST (SJR-LDMOST) |
JP4393144B2 (ja) | 2003-09-09 | 2010-01-06 | 株式会社東芝 | 電力用半導体装置 |
JP4289123B2 (ja) * | 2003-10-29 | 2009-07-01 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
JP2005322700A (ja) * | 2004-05-06 | 2005-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
US6982193B2 (en) | 2004-05-10 | 2006-01-03 | Semiconductor Components Industries, L.L.C. | Method of forming a super-junction semiconductor device |
US7002398B2 (en) | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
JP4967236B2 (ja) * | 2004-08-04 | 2012-07-04 | 富士電機株式会社 | 半導体素子 |
CN100530679C (zh) * | 2004-08-04 | 2009-08-19 | 富士电机电子技术株式会社 | 半导体元件 |
DE102004038369B4 (de) | 2004-08-06 | 2018-04-05 | Austriamicrosystems Ag | Hochvolt-NMOS-Transistor und Herstellungsverfahren |
US8004049B2 (en) * | 2004-08-31 | 2011-08-23 | Freescale Semiconductor, Inc. | Power semiconductor device |
DE102004047772B4 (de) * | 2004-09-30 | 2018-12-13 | Infineon Technologies Ag | Lateraler Halbleitertransistor |
US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
JP4768259B2 (ja) * | 2004-12-21 | 2011-09-07 | 株式会社東芝 | 電力用半導体装置 |
US7598586B2 (en) | 2004-12-24 | 2009-10-06 | Rohm Co., Ltd. | Semiconductor device and production method therefor |
US20080261358A1 (en) * | 2005-02-07 | 2008-10-23 | Nxp B.V. | Manufacture of Lateral Semiconductor Devices |
US7253477B2 (en) * | 2005-02-15 | 2007-08-07 | Semiconductor Components Industries, L.L.C. | Semiconductor device edge termination structure |
US7285823B2 (en) * | 2005-02-15 | 2007-10-23 | Semiconductor Components Industries, L.L.C. | Superjunction semiconductor device structure |
US7176524B2 (en) * | 2005-02-15 | 2007-02-13 | Semiconductor Components Industries, Llc | Semiconductor device having deep trench charge compensation regions and method |
US7482220B2 (en) | 2005-02-15 | 2009-01-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device having deep trench charge compensation regions and method |
JP4939760B2 (ja) * | 2005-03-01 | 2012-05-30 | 株式会社東芝 | 半導体装置 |
JP2006269720A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体素子及びその製造方法 |
JP2006278826A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Corp | 半導体素子及びその製造方法 |
AT504998A2 (de) | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
WO2006136979A2 (en) * | 2005-06-22 | 2006-12-28 | Nxp B.V. | Semiconductor device with high breakdown voltage and manufacturing method |
DE102006009942B4 (de) * | 2006-03-03 | 2012-02-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand |
US8461648B2 (en) | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
US7378317B2 (en) * | 2005-12-14 | 2008-05-27 | Freescale Semiconductor, Inc. | Superjunction power MOSFET |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
DE102006022587B3 (de) * | 2006-05-15 | 2007-11-22 | Infineon Technologies Austria Ag | Lateraler SOI-Transistor |
JP5188037B2 (ja) * | 2006-06-20 | 2013-04-24 | 株式会社東芝 | 半導体装置 |
US7737469B2 (en) * | 2006-05-16 | 2010-06-15 | Kabushiki Kaisha Toshiba | Semiconductor device having superjunction structure formed of p-type and n-type pillar regions |
US7411266B2 (en) * | 2006-05-30 | 2008-08-12 | Semiconductor Components Industries, L.L.C. | Semiconductor device having trench charge compensation regions and method |
US7679146B2 (en) * | 2006-05-30 | 2010-03-16 | Semiconductor Components Industries, Llc | Semiconductor device having sub-surface trench charge compensation regions |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US7944018B2 (en) * | 2006-08-14 | 2011-05-17 | Icemos Technology Ltd. | Semiconductor devices with sealed, unlined trenches and methods of forming same |
US7598517B2 (en) * | 2006-08-25 | 2009-10-06 | Freescale Semiconductor, Inc. | Superjunction trench device and method |
US7510938B2 (en) * | 2006-08-25 | 2009-03-31 | Freescale Semiconductor, Inc. | Semiconductor superjunction structure |
US7651918B2 (en) * | 2006-08-25 | 2010-01-26 | Freescale Semiconductor, Inc. | Strained semiconductor power device and method |
US7799640B2 (en) * | 2006-09-28 | 2010-09-21 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device having trench charge compensation regions |
JP5135759B2 (ja) * | 2006-10-19 | 2013-02-06 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
JP4844371B2 (ja) * | 2006-12-04 | 2011-12-28 | 富士電機株式会社 | 縦型超接合半導体素子 |
JP4710822B2 (ja) * | 2006-12-25 | 2011-06-29 | 富士電機システムズ株式会社 | 超接合半導体素子 |
US7795671B2 (en) * | 2007-01-04 | 2010-09-14 | Fairchild Semiconductor Corporation | PN junction and MOS capacitor hybrid RESURF transistor |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US8587055B2 (en) * | 2007-02-23 | 2013-11-19 | Infineon Technologies Ag | Integrated circuit using a superjunction semiconductor device |
US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
CN103762243B (zh) | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
US8012806B2 (en) * | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
US7875951B2 (en) | 2007-12-12 | 2011-01-25 | Infineon Technologies Austria Ag | Semiconductor with active component and method for manufacture |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US8159039B2 (en) | 2008-01-11 | 2012-04-17 | Icemos Technology Ltd. | Superjunction device having a dielectric termination and methods for manufacturing the device |
US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
US7795045B2 (en) * | 2008-02-13 | 2010-09-14 | Icemos Technology Ltd. | Trench depth monitor for semiconductor manufacturing |
JP2009194164A (ja) * | 2008-02-14 | 2009-08-27 | Sumitomo Electric Ind Ltd | 絶縁ゲート型電界効果トランジスタおよびその製造方法 |
US7960781B2 (en) * | 2008-09-08 | 2011-06-14 | Semiconductor Components Industries, Llc | Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method |
US9000550B2 (en) * | 2008-09-08 | 2015-04-07 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
US7902075B2 (en) * | 2008-09-08 | 2011-03-08 | Semiconductor Components Industries, L.L.C. | Semiconductor trench structure having a sealing plug and method |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
JP5671779B2 (ja) * | 2008-12-17 | 2015-02-18 | 住友電気工業株式会社 | エピタキシャルウエハの製造方法および半導体装置の製造方法 |
US9508805B2 (en) | 2008-12-31 | 2016-11-29 | Alpha And Omega Semiconductor Incorporated | Termination design for nanotube MOSFET |
US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
US8299494B2 (en) | 2009-06-12 | 2012-10-30 | Alpha & Omega Semiconductor, Inc. | Nanotube semiconductor devices |
WO2011013379A1 (en) | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
JP2011054885A (ja) | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP5629994B2 (ja) | 2009-09-04 | 2014-11-26 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
EP2530721A4 (de) | 2010-01-29 | 2017-11-29 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
US8154078B2 (en) * | 2010-02-17 | 2012-04-10 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
CN102184963A (zh) * | 2011-05-12 | 2011-09-14 | 电子科技大学 | 一种具有横向复合缓冲层结构的ldmos器件 |
US8633095B2 (en) | 2011-06-30 | 2014-01-21 | Infineon Technologies Austria Ag | Semiconductor device with voltage compensation structure |
JP5915076B2 (ja) | 2011-10-21 | 2016-05-11 | 富士電機株式会社 | 超接合半導体装置 |
EP2639833B1 (de) * | 2012-03-16 | 2020-04-29 | ams AG | Verfahren zur Herstellung eines Hochspannungsfeldeffekttransistors |
US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
CN103383954A (zh) * | 2012-05-03 | 2013-11-06 | 朱江 | 一种无源超结半导体装置及其制备方法 |
CN104254920B (zh) | 2012-07-19 | 2017-03-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
KR101360070B1 (ko) | 2012-12-27 | 2014-02-12 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
JPWO2014112239A1 (ja) | 2013-01-16 | 2017-01-19 | 富士電機株式会社 | 半導体素子 |
JP6197294B2 (ja) | 2013-01-16 | 2017-09-20 | 富士電機株式会社 | 半導体素子 |
US9490322B2 (en) | 2013-01-23 | 2016-11-08 | Freescale Semiconductor, Inc. | Semiconductor device with enhanced 3D resurf |
US9070765B2 (en) | 2013-02-06 | 2015-06-30 | Infineon Technologies Ag | Semiconductor device with low on resistance and high breakdown voltage |
US9166005B2 (en) | 2013-03-01 | 2015-10-20 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure |
CN103311274B (zh) * | 2013-05-14 | 2016-03-23 | 深圳深爱半导体股份有限公司 | 具非对准型超级结结构的半导体器件及其制造方法 |
US9660053B2 (en) | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
JP6171678B2 (ja) * | 2013-07-26 | 2017-08-02 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
KR101932776B1 (ko) | 2013-09-17 | 2018-12-27 | 매그나칩 반도체 유한회사 | 초접합 반도체 소자 |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
US9543379B2 (en) | 2014-03-18 | 2017-01-10 | Nxp Usa, Inc. | Semiconductor device with peripheral breakdown protection |
US9245754B2 (en) | 2014-05-28 | 2016-01-26 | Mark E. Granahan | Simplified charge balance in a semiconductor device |
US20150364550A1 (en) | 2014-06-16 | 2015-12-17 | Infineon Technologies Ag | Optimized layer for semiconductor |
WO2016002963A1 (ja) * | 2014-07-04 | 2016-01-07 | 富士電機株式会社 | 半導体装置 |
US9887087B1 (en) * | 2014-07-08 | 2018-02-06 | Michael Keith Fuller | Semiconductor and other materials by thermal neutron transmutation |
US9171949B1 (en) | 2014-09-24 | 2015-10-27 | Alpha And Omega Semiconductor Incorporated | Semiconductor device including superjunction structure formed using angled implant process |
US9431532B1 (en) | 2015-02-13 | 2016-08-30 | PowerWyse, Inc. | System and method for fabricating high voltage power MOSFET |
US9871135B2 (en) | 2016-06-02 | 2018-01-16 | Nxp Usa, Inc. | Semiconductor device and method of making |
US9905687B1 (en) | 2017-02-17 | 2018-02-27 | Nxp Usa, Inc. | Semiconductor device and method of making |
TWI692856B (zh) | 2017-03-01 | 2020-05-01 | 瑞士商G射線瑞士公司 | 基於晶圓鍵合的電磁輻射檢測器 |
CN107464837B (zh) * | 2017-08-07 | 2020-07-31 | 电子科技大学 | 一种超结功率器件 |
US10135357B1 (en) | 2017-09-07 | 2018-11-20 | Power Integrations, Inc. | Threshold detection with tap |
US10644102B2 (en) | 2017-12-28 | 2020-05-05 | Alpha And Omega Semiconductor (Cayman) Ltd. | SGT superjunction MOSFET structure |
CN116435337A (zh) * | 2023-03-22 | 2023-07-14 | 瑶芯微电子科技(上海)有限公司 | 平面型mosfet栅漏电容调节结构及制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
DE2852621C4 (de) * | 1978-12-05 | 1995-11-30 | Siemens Ag | Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone |
ATE211306T1 (de) * | 1988-09-22 | 2002-01-15 | Koninkl Philips Electronics Nv | Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode |
US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
-
1993
- 1993-03-25 DE DE4309764A patent/DE4309764C2/de not_active Expired - Lifetime
-
1994
- 1994-03-23 JP JP07650394A patent/JP4130486B2/ja not_active Expired - Lifetime
- 1994-03-25 US US08/218,372 patent/US5438215A/en not_active Expired - Lifetime
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19730759C1 (de) * | 1997-07-17 | 1998-09-03 | Siemens Ag | Vertikaler Leistungs-MOSFET |
DE19748523C2 (de) * | 1997-11-03 | 1999-10-07 | Siemens Ag | Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens |
DE19818298C1 (de) * | 1998-04-23 | 1999-06-24 | Siemens Ag | Superniederohmiger vertikaler MOSFET und Verfahren zu dessen Herstellung |
DE19818300C1 (de) * | 1998-04-23 | 1999-07-22 | Siemens Ag | Lateraler Hochvolt-Seitenwandtransistor |
DE19820223C1 (de) * | 1998-05-06 | 1999-11-04 | Siemens Ag | Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung |
DE19833214C1 (de) * | 1998-07-23 | 1999-08-12 | Siemens Ag | J-FET-Halbleiteranordnung |
US6894329B2 (en) | 1998-09-02 | 2005-05-17 | Infineon Technologies Ag | High-voltage semiconductor component |
US6960798B2 (en) | 1998-09-02 | 2005-11-01 | Infineon Technologies Ag | High-voltage semiconductor component |
DE19859502A1 (de) * | 1998-12-22 | 2000-07-13 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
DE19859502C2 (de) * | 1998-12-22 | 2000-12-07 | Siemens Ag | Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet |
DE10049861A1 (de) * | 2000-10-09 | 2002-04-18 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung |
US6828605B2 (en) | 2000-12-11 | 2004-12-07 | Infineon Technologies Ag | Field-effect-controlled semiconductor component and method of fabricating a doping layer in a vertically configured semiconductor component |
DE10108131A1 (de) * | 2001-02-21 | 2002-09-05 | Infineon Technologies Ag | Halbleiterschaltung und Schaltnetzteil |
DE10114788C1 (de) * | 2001-03-26 | 2002-06-20 | Infineon Technologies Ag | Halbleiterbauelement |
DE10122362A1 (de) * | 2001-05-09 | 2002-11-21 | Infineon Technologies Ag | Halbleiterbauelement |
US7193293B2 (en) | 2001-05-09 | 2007-03-20 | Infineon Technologies Ag | Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component |
DE10122362B4 (de) * | 2001-05-09 | 2004-12-09 | Infineon Technologies Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE10137676A1 (de) * | 2001-08-01 | 2003-02-20 | Infineon Technologies Ag | Schaltungsanordnung zum entlasteten Schalten |
DE10137676B4 (de) * | 2001-08-01 | 2007-08-23 | Infineon Technologies Ag | ZVS-Brückenschaltung zum entlasteten Schalten |
US7829944B2 (en) | 2001-09-07 | 2010-11-09 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
DE10226664B4 (de) * | 2002-06-14 | 2006-10-26 | Infineon Technologies Ag | Kompensations-Halbleiterbauelement |
US6861706B2 (en) | 2002-06-14 | 2005-03-01 | Infineon Technologies Ag | Compensation semiconductor component |
DE10240861B4 (de) * | 2002-09-04 | 2007-08-30 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE10245049B4 (de) * | 2002-09-26 | 2007-07-05 | Infineon Technologies Ag | Kompensationshalbleiterbauelement |
DE10325748A1 (de) * | 2003-06-06 | 2005-01-05 | Infineon Technologies Ag | Junction-Feldeffekttransistor |
DE10325748B4 (de) * | 2003-06-06 | 2008-10-02 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone |
DE102004015921B4 (de) * | 2004-03-31 | 2006-06-14 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
US7294885B2 (en) | 2004-03-31 | 2007-11-13 | Infineon Technologies Ag | Reverse blocking semiconductor component with charge compensation |
DE102004015921A1 (de) * | 2004-03-31 | 2005-10-27 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
EP2261992A2 (de) | 2005-07-27 | 2010-12-15 | Infineon Technologies Austria AG | Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone |
EP2267785A2 (de) | 2005-07-27 | 2010-12-29 | Infineon Technologies Austria AG | Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone |
US7554157B2 (en) | 2005-09-26 | 2009-06-30 | Infineon Technologies Austria Ag | Lateral SOI component having a reduced on resistance |
DE102005045910B4 (de) * | 2005-09-26 | 2010-11-11 | Infineon Technologies Austria Ag | Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand |
DE102006055742A1 (de) * | 2006-11-25 | 2008-06-05 | Infineon Technologies Austria Ag | Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden |
DE102006055742B4 (de) * | 2006-11-25 | 2011-07-14 | Infineon Technologies Austria Ag | Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US8410551B2 (en) | 2007-02-16 | 2013-04-02 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
DE102008026516B4 (de) * | 2007-06-06 | 2014-05-08 | Sumco Corp. | Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung |
DE102007044209A1 (de) | 2007-09-17 | 2009-03-19 | Infineon Technologies Austria Ag | Kompensationsbauelement mit versetzt angeordneten Kompensationszonen |
US7714365B2 (en) | 2008-02-21 | 2010-05-11 | Infineon Technologies Austria Ag | Semiconductor component with Schottky zones in a drift zone |
US8273622B2 (en) | 2008-08-01 | 2012-09-25 | Infineon Technologies Austria Ag | Semiconductor with a dynamic gate-drain capacitance |
US7982253B2 (en) | 2008-08-01 | 2011-07-19 | Infineon Technologies Austria Ag | Semiconductor device with a dynamic gate-drain capacitance |
US8829584B2 (en) | 2008-08-01 | 2014-09-09 | Infineon Technologies Austria Ag | Semiconductor device with a dynamic gate-drain capacitance |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
Also Published As
Publication number | Publication date |
---|---|
JPH077154A (ja) | 1995-01-10 |
DE4309764A1 (de) | 1994-09-29 |
JP4130486B2 (ja) | 2008-08-06 |
US5438215A (en) | 1995-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4309764C2 (de) | Leistungs-MOSFET | |
DE19839970C2 (de) | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung | |
DE102007030755B3 (de) | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses | |
EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE2940699C2 (de) | MOSFET-Anordnung, insbesondere Leistungs-MOSFET-Anordnung | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE10214151B4 (de) | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich | |
DE19840032C1 (de) | Halbleiterbauelement und Herstellungsverfahren dazu | |
DE19848828C2 (de) | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit | |
DE102008044408B4 (de) | Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand | |
DE19604043C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19954352A1 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
DE69937101T2 (de) | Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet | |
DE19954351A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102014112811B4 (de) | Super-Junction-Halbleiterbauelement | |
DE19943143A1 (de) | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
EP0011879A1 (de) | Feldeffekttransistor | |
DE102009029643B4 (de) | MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE19947020A1 (de) | Kompensationsbauelement mit variabler Ladungsbilanz | |
DE10309400B4 (de) | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
R071 | Expiry of right | ||
R071 | Expiry of right |