DE102008026516B4 - Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung - Google Patents

Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung Download PDF

Info

Publication number
DE102008026516B4
DE102008026516B4 DE102008026516.0A DE102008026516A DE102008026516B4 DE 102008026516 B4 DE102008026516 B4 DE 102008026516B4 DE 102008026516 A DE102008026516 A DE 102008026516A DE 102008026516 B4 DE102008026516 B4 DE 102008026516B4
Authority
DE
Germany
Prior art keywords
conductivity type
trench
column
cross
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008026516.0A
Other languages
English (en)
Other versions
DE102008026516A1 (de
Inventor
Takumi Shibata
Shouichi Yamauchi
Syouji Nogami
Tomonori Yamaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Publication of DE102008026516A1 publication Critical patent/DE102008026516A1/de
Application granted granted Critical
Publication of DE102008026516B4 publication Critical patent/DE102008026516B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Halbleitervorrichtung mit: – einem Substrat (1) eines ersten Leitfähigkeitstyps, das eine erste Seite aufweist; – einer p-n-Säulenschicht (30), die auf der ersten Seite des Substrats (1) angeordnet und aus einer Epitaxialschicht aus Silicium aufgebaut ist; und – einer Epitaxialschicht (3) eines zweiten Leitfähigkeitstyps, die auf der p-n-Säulenschicht (30) angeordnet und aus Silicium aufgebaut ist, wobei – die p-n-Säulenschicht (30) eine Mehrzahl von Säulen (7n, 7ns) des ersten Leitfähigkeitstyps und eine Mehrzahl von Säulen (7p, 7ps) des zweiten Leitfähigkeitstyps aufweist, die abwechselnd angeordnet sind und aneinandergrenzen; – jede der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps eine sich verjüngende rechteckige Kastenform und die gleiche Dicke entlang einer senkrecht zur ersten Seite des Substrats (1) verlaufenden Richtung aufweist; – jede Säule (7n, 7ns) des ersten Leitfähigkeitstyps einen ersten Querschnitt entlang einer parallel zur ersten Seite des Substrats (1) verlaufenden ersten Ebene aufweist, wobei der erste Querschnitt eine rechteckige Form aufweist; – jede Säule (7p, 7ps) des zweiten Leitfähigkeitstyps einen zweiten Querschnitt entlang der ersten Ebene aufweist, wobei der zweite Querschnitt eine rechteckige Form aufweist; – jede Säule (7n, 7ns) des ersten Leitfähigkeitstyps einen dritten Querschnitt entlang einer zweiten Ebene aufweist, die senkrecht zu einer Kontaktoberfläche zwischen den Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps und senkrecht zur ersten Seite des Substrats (1) verläuft; – der dritte Querschnitt jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps eine sich derart verjüngende Form aufweist, dass ein Abschnitt des dritten Querschnitts, der nahe dem Substrat (1) angeordnet ist, breiter als ein anderer Abschnitt des dritten Querschnitts ist, der nahe der Epitaxialschicht (3) des zweiten Leitfähigkeitstyps angeordnet ist; – die Säule (7p, 7ps) des zweiten Leitfähigkeitstyps einen vierten Querschnitt entlang der zweiten Ebene aufweist ...

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer p-n-Säulenschicht und ein Verfahren zu deren Fertigung.
  • Aus dem Bereich der Leistungshalbleiterbauelemente ist eine vertikale Super-Junction-Halbleitervorrichtung (nachstehend auch als SJ-MOS bezeichnet) bekannt, die dazu ausgelegt ist, sowohl eine hohe Durchbruchspannung als auch einen geringen Durchlasswiderstand aufzuweisen. Der SJ-MOS weist eine p-n-Säulenschicht auf, die als Super-Junction (SJ) dient und eine Driftschicht bildet. Die nicht geprüfte japanische Patentanmeldung mit der Veröffentlichungsnummer JP 2002-076 339 A welche der US 6 621 132 B2 entspricht, offenbart einen ähnlichen SJ-MOS.
  • Die JP 3 485 081 B2 (welche der US 6 495 294 B1 entspricht) und die nicht geprüfte japanische Patentanmeldung mit der Veröffentlichungsnummer JP 2004-273 742 A (welche der US 7 029 977 B2 entspricht) offenbaren ein Verfahren zur Fertigung einer p-n-Säulenschicht gleich der obigen p-n-Säulenschicht, wobei das Verfahren die folgenden Schritte aufweist: Bilden einer Mehrzahl von Gräben in einer n-leitenden Epitaxialschicht; und Bilden einer p-leitenden, grabenfüllenden Epitaxialschicht in jedem Graben. Gemäß dem obigen Verfahren wird die grabenfüllende Epitaxialschicht beispielsweise durch ein anisotropes Wachstum vom Boden jedes Grabens aus gebildet, indem eine chemische Niederdruckgasphasenabscheidung (LP-CVD) angewandt wird, bei der ein Siliciumquellengas (z. B. SiH2Cl2) und ein Halogengas (z. B. HCl) gleichzeitig fließen. Das Halogengas dient als Ätzgas.
  • Mit Hilfe des obigen Fertigungsverfahrens ist es jedoch gegebenenfalls schwierig, eine Halbleitervorrichtung mit einer p-n-Säulenschicht, die Säulen hoher Seitenverhältnisse aufweist, in stabiler Weise bereitzustellen.
  • Aus der US 5 216 275 A ist ferner eine Halbleitervorrichtung mit Bereichen hoher Spannungsfestigkeit abwechselnden Leitfähigkeitstyps bekannt. Die einzelnen Bereiche abwechselnden Leitfähigkeitstyps sind jeweils quaderförmig ausgebildet. Verfahren zur Herstellung eines Halbleiterwafers sind in der DE 10 2004 010 676 A1 und der US 2007/0072398 A1 beschrieben. Aus der DE 43 09 764 C2 ist darüber hinaus ein Leistungs-MOSFET bekannt, der für eine hohe Sperrspannung geeignet ist, im Durchlass jedoch einen niedrigen Bahnwiderstand aufweist.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer p-n-Säulenschicht, die als Super-Junction dient und Säulen hoher Seitenverhältnisse aufweist, und ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die aufweist: ein Substrat eines erster Leitfähigkeitstyps, das eine erste Seite aufweist; eine p-n-Säulenschicht, die auf der ersten Seite des Substrats angeordnet und aus einer Epitaxialschicht aus Silicium aufgebaut ist; und eine Epitaxialschicht eines zweiten Leitfähigkeitstyps, die auf der p-n-Säulenschicht angeordnet und aus Silicium aufgebaut ist. Die p-n-Säulenschicht weist eine Mehrzahl von Säulen des ersten Leitfähigkeitstyps und eine Mehrzahl von Säulen des zweiten Leitfähigkeitstyps auf, die abwechselnd angeordnet sind und aneinandergrenzen. Jede der Mehrzahl von Säulen des ersten und des zweiten Leitfähigkeitstyps weist eine sich verjüngende rechteckige Kastenform und die gleiche Dicke entlang einer senkrecht zur ersten Seite des Substrats verlaufenden Richtung auf. Jede Säule des ersten Leitfähigkeitstyps weist einen ersten Querschnitt entlang einer parallel zur ersten Seite des Substrats verlaufenden ersten Ebene auf, wobei der erste Querschnitt eine rechteckige Form aufweist. Jede Säule des zweiten Leitfähigkeitstyps weist einen zweiten Querschnitt entlang der ersten Ebene auf, wobei der zweite Querschnitt eine rechteckige Form aufweist. Jede Säule des ersten Leitfähigkeitstyps weist einen dritten Querschnitt entlang einer zweiten Ebene auf, die senkrecht zu einer Kontaktoberfläche zwischen den Säulen des ersten und des zweiten Leitfähigkeitstyps und senkrecht zur ersten Seite des Substrats verläuft. Der dritte Querschnitt jeder Säule des ersten Leitfähigkeitstyps weist eine sich derart verjüngende Form aufweist, dass ein Abschnitt der Säule des ersten Leitfähigkeitstyps, der nahe dem Substrat angeordnet ist, breiter als ein anderer Abschnitt der Säule des ersten Leitfähigkeitstyps ist, der nahe der Epitaxialschicht des zweiten Leitfähigkeitstyps angeordnet ist. Die Säule des zweiten Leitfähigkeitstyps weist einen vierten Querschnitt entlang der zweiten Ebene auf. Der vierte Querschnitt jeder Säule des zweiten Leitfähigkeitstyps eine sich derart verjüngende Form auf, dass ein Abschnitt der Säule des zweiten Leitfähigkeitstyps, der nahe dem Substrat angeordnet ist, schmaler als ein anderer Abschnitt der Säule des zweiten Leitfähigkeitstyps ist, der nahe der Epitaxialschicht des zweiten Leitfähigkeitstyps angeordnet ist. Jede Säule des ersten Leitfähigkeitstyps weist eine derartige erste Störstellenkonzentrationsverteilung auf, dass ein Abschnitt der Säule des ersten Leitfähigkeitstyps, der nahe dem Substrat angeordnet ist, eine geringere Störstellenkonzentration als ein anderer Abschnitt der Säule des ersten Leitfähigkeitstyps aufweist, der nahe der Epitaxialschicht des zweiten Leitfähigkeitstyps angeordnet ist. Jede Säule des zweiten Leitfähigkeitstyps weist eine derartige zweite Störstellenkonzentrationsverteilung auf, dass ein Abschnitt der Säule des zweiten Leitfähigkeitstyps, der nahe dem Substrat angeordnet ist, eine höhere Störstellenkonzentration als ein anderer Abschnitt der Säule des zweiten Leitfähigkeitstyps aufweist, der nahe der Epitaxialschicht des zweiten Leitfähigkeitstyps angeordnet ist.
  • Gemäß der obigen Halbleitervorrichtung weist die Halbleitervorrichtung die als Super-Junction dienende p-n-Säulenschicht auf. Die p-n-Säule weist Säulen hoher Seitenverhältnisse auf. Die Halbleitervorrichtung weist sowohl eine hohe Durchbruchspannung als auch einen geringen Durchlasswiderstand auf.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung wird ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitgestellt, welches die folgenden Schritte aufweist: Bilden einer p-n-Säulenschicht auf einer ersten Seite eines Siliciumsubstrats eines ersten Leitfähigkeitstyps, wobei die p-n-Säulenschicht eine Mehrzahl von Säulen des ersten Leitfähigkeitstyps und eine Mehrzahl von Säulen eines zweiten Leitfähigkeitstyps aufweist, die abwechselnd angeordnet sind und aneinandergrenzen, wobei jede der Mehrzahl von Säulen des ersten und des zweiten Leitfähigkeitstyps eine sich verjüngende rechteckige Kastenform und gleiche Dicke entlang einer senkrecht zur ersten Seite des Substrats verlaufenden Richtung aufweist. Das Bilden der p-n-Säulenschicht weist den folgenden Schritt auf: Bilden einer Epitaxialschicht des ersten Leitfähigkeitstyps aus Silicium derart auf der ersten Seite des Substrats, dass ein erster Abschnitt der Epitaxialschicht des ersten Leitfähigkeitstyps eine geringere Störstellenkonzentration als ein zweiter Abschnitt der Epitaxialschicht des ersten Leitfähigkeitstyps aufweist, wobei der zweite Abschnitt der Epitaxialschicht des ersten Leitfähigkeitstyps weiter als der erste Abschnitt der Epitaxialschicht des ersten Leitfähigkeitstyps von der ersten Seite des Substrats entfernt angeordnet ist. Das Bilden der p-n-Säulenschicht weist ferner den folgenden Schritt auf: Bilden einer Mehrzahl von Gräben in der Epitaxialschicht des ersten Leitfähigkeitstyps, wobei jeder erste Graben eine sich verjüngende rechteckige Kastenform aufweist, die Mehrzahl von ersten Gräben zu regelmäßigen Intervallen angeordnet ist, jeder erste Graben einen ersten Querschnitt entlang einer parallel zur ersten Seite des Substrats verlaufenden ersten Ebene und einen zweiten Querschnitt entlang einer senkrecht zur ersten Seite des Substrats verlaufenden zweiten Ebene aufweist, der erste Querschnitt jedes ersten Grabens eine rechteckige Form aufweist und der zweite Querschnitt jedes ersten Grabens eine sich derart verjüngende Form aufweist, dass ein Abstand zwischen Seitenwänden des Grabens mit zunehmendem Abstand von der ersten Seite des Substrats zunimmt. Das Bilden der p-n-Säulenschicht weist ferner den folgenden Schritt auf: Bilden einer Mehrzahl von grabenfüllenden Epitaxialschichten, um die Mehrzahl von ersten Gräben zu füllen, wobei jede grabenfüllende Epitaxialschicht den zweiten Leitfähigkeitstyp aufweist, jede grabenfüllende Epitaxialschicht in jedem ersten Graben eine derartige Störstellenkonzentrationsverteilung aufweist, dass ein dritter Abschnitt der grabenfüllenden Epitaxialschicht eine höhere Störstellenkonzentration als ein vierter Abschnitt der grabenfüllenden Epitaxialschicht aufweist, der vierte Abschnitt der grabenfüllenden Epitaxialschicht weiter als der dritte Abschnitt der grabenfüllenden Epitaxialschicht von der ersten Seite des Substrats entfernt angeordnet ist, die Epitaxialschicht des ersten Leitfähigkeitstyps die Mehrzahl von epitaxialen Säulen des ersten Leitfähigkeitstyps bildet und die Mehrzahl von grabenfüllenden Epitaxialschichten die Mehrzahl von Säulen des zweiten Leitfähigkeitstyps bildet. Das Verfahren weist ferner den folgenden Schritt auf: Bilden einer Epitaxialschicht des zweiten Leitfähigkeitstyps aus Silicium auf der p-n-Säulenschicht.
  • Gemäß dem obigen Verfahren kann eine Halbleitervorrichtung bereitgestellt werden. Die Halbleitervorrichtung weist die als Super-Junction p-n-Säulenschicht auf. Die p-n-Säule kann mit Säulen hoher Seitenverhältnisse und weniger Kristallfehlern gebildet werden. Die Halbleitervorrichtung kann derart ausgebildet werden, dass sie sowohl eine hohe Durchbruchspannung als auch einen geringen Durchlasswiderstand aufweist.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich. In den Zeichnungen zeigt/zeigen:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung 110 gemäß einer beispielhaften Ausführungsform;
  • 2A eine Querschnittsansicht eines Abschnitts einer Halbleitervorrichtung 101;
  • 2B eine Querschnittsansicht eines Abschnitts der in der 1 gezeigten Halbleitervorrichtung 110;
  • 3 eine Querschnittsansicht einer Halbleitervorrichtung 110s mit einer idealen p-n-Säulenschicht 30;
  • 4 ein Diagramm zur Veranschaulichung errechneter Verhältnisse zwischen Störstellenkonzentrationsverhältnissen Fna/Fnb, Fpb/Fnb von Säulen der p-n-Säulenschicht 30s und Seitenverhältnissen der Säulen der p-n-Säulenschicht 30s unter Verwendung eines Abschrägungswinkels der Säulen der p-n-Säulenschicht 30s als Parameter;
  • 5A ein Diagramm eines veranschaulichenden Beispiels einer Verteilung eines elektrischen Potenzials in einer Halbleitervorrichtung 101s für den Fall einer Sperrschichtbildung, wobei die Verteilung des elektrischen Potenzials durch numerische Berechnungen erhalten wird;
  • 5B ein Diagramm eines veranschaulichenden Beispiels einer Verteilung eines elektrischen Potenzials in einer Halbleitervorrichtung 110s für den Fall einer Sperrschichtbildung, wobei die Verteilung des elektrischen Potenzials durch numerische Berechnungen erhalten wird;
  • 6A–6F Querschnittsansichten von Prozessen eines Verfahrens zur Fertigung der in der 1 gezeigten Halbleitervorrichtung 110;
  • 7A und 7B Querschnittsansichten, die mit einem Zweischrittprozess zum Bilden einer Mehrzahl von Gräben zusammenhängen; und
  • 8 eine Querschnittsansicht eines herkömmlichen SJ-MOS 100.
  • Nachstehend wird ein aus dem Stand der Technik bekannter SJ-MOS 100 unter Bezugnahme auf die 8 beschrieben.
  • Der SJ-MOS 100 ist ein n-Kanal SJ-MOS und weist ein Siliciumsubstrat 1, eine p-n-Säulenschicht 10, eine p-leitende Epitaxialschicht 3, einen n-leitenden Bereich 4, einen p-leitenden Bereich 3a und eine Trench-Insulation-Gateelektrode (nachstehend als TI-Gateelektrode bezeichnet) 20 auf. Das Siliciumsubstrat 1 weist einen n-Leitfähigkeitstyp (d. h. einen n+-Leitfähigkeitstyp) auf und bildet einen Drainbereich. Die p-n-Säulenschicht 10 ist auf dem Siliciumsubstrat 1 angeordnet und wird durch die Epitaxialschichten gebildet. Die p-n-Säulenschicht 10 weist eine Mehrzahl von n-leitenden Säulen 2n und eine Mehrzahl von p-leitenden Säulen 2p auf, die abwechselnd angeordnet sind und aneinandergrenzen. Jede der Mehrzahl von n-leitenden Säulen 2n und der Mehrzahl von p-leitenden Säulen 2p weist eine rechteckige Kastenform und die gleiche Dicke auf. Die p-leitende Epitaxialschicht 3 ist auf der p-n-Säulenschicht 10 angeordnet, wird durch eine Epitaxialschicht aus Silicium gebildet und bildet eine Kanalbildungsschicht. Der n-leitende Bereich ist in einem Oberflächenabschnitt der p-leitenden Epitaxialschicht 3 angeordnet, weist den n+-Leitfähigkeitstyp auf und bildet einen Sourcebereich. Der p-leitende Bereich 3a ist benachbart zum n-leitenden Bereich 4 angeordnet und weist eine gemeinsame Verbindung mit dem n-leitenden Bereich 4 auf. Der p-leitende Bereich 3a bildet einen ohmschen Verbindungsbereich zum Bestimmen eines elektrischen Potenzials der p-leitenden Epitaxialschicht 3. Die TI-Gateelektrode 20 weist eine rechteckige Kastenform auf und ist benachbart zum n-leitenden Bereich 4 angeordnet, wobei sie durch die p-leitende Epitaxialschicht 3 dringt. Die TI-Gateelektrode 20 weist eine Seitenwandisolierschicht 5 und ein grabenfüllendes polykristallines Silicium 6 auf.
  • In dem in der 8 gezeigten SJ-MOS 100 sind die p-n-Säulenschicht 10, die TI-Gateelektrode 20 und der Sourcebereich 4 parallel zu einer Oberfläche des Siliciumsubstrats 1 angeordnet. Alternativ kann die p-n-Säulenschicht 10 orthogonal zur TI-Gateelektrode 20 und zum Sourcebereich 4 bezüglich der Oberfläche des Siliciumsubstrats 1 angeordnet sein. Alternativ kann die p-n-Säulenschicht 10 derart angeordnet sein, dass sie die TI-Gateelektrode 20 und den Sourcebereich schräg bezüglich der Oberfläche des Siliciumsubstrats 1 schneidet. Wenn ein Leitfähigkeitstyp jedes Elements des in der 8 gezeigten SJ-MOS 100 durch einen entgegen-gesetzten Leitfähigkeitstyp ersetzt wird, wird ein p-Kanal SJ-MOS 100 bereitgestellt.
  • Der SJ-MOS 100 kann dadurch gekennzeichnet sein, dass er die p-n-Säulenschicht 10 mit der Mehrzahl von n-leitenden Säulen 2n und der Mehrzahl von p-leitenden Säulen 2p aufweist, die abwechselnd angeordnet sind und aneinandergrenzen. Wenn jede Säule 2n, 2p der p-n-Säulenschicht 10 ein hohes Seitenverhältnis aufweist, kann solch ein SJ-MOS einen geringen Durchlasswiderstand und eine hohe Durchbruchspannung aufweisen. Wenn die Säule 2p der p-n-Säulenschicht 10 jedoch mit Hilfe eines Verfahrens zum epitaxialen Füllen eines Grabens gefertigt wird, können in dieser Säule 2p Fehlerstellen erzeugt werden. Nachstehen wird, im Hinblick auf den vorstehend beschriebenen Stand der Technik, eine Halbleitervorrichtung bereitgestellt, die eine als Super-Junction dienende p-n-Säulenschicht mit Säulen hoher Seitenverhältnisse aufweist. Ferner wird ein Verfahren zur Fertigung einer solchen Vorrichtung offenbart.
  • (Beispielhafte Ausführungsform)
  • Nachstehend wird eine vertikale Super-Junction-Halbleitervorrichtung (SJ-MOS) 110 gemäß einer beispielhaften Ausführungsform unter Bezugnahme auf die 1 bis 5B beschrieben. Der SJ-MOS 110 weist eine als Super-Junction dienende p-n-Säulenschicht 30 auf.
  • 1 zeigt eine schematische Querschnittsansicht der Halbleitervorrichtung (SJ-MOS) 110.
  • Der SJ-MOS 110 ist ein n-Kanal SJ-MOS und weist ein Siliciumsubstrat 1, eine pn-Säulenschicht 30, eine p-leitende Epitaxialschicht 3, einen n-leitenden Bereich 4, einen p-leitenden Bereich 3a und eine Trench-Insulation-Gateelektrode (nachstehend als TI-Gateelektrode bezeichnet) 20 auf. Das Siliciumsubstrat 1 weist einen n-Leitfähigkeitstyp, d. h. einen n+-Leitfähigkeitstyp, auf und bildet einen Drainbereich. Die p-n-Säulenschicht 30 ist auf dem Siliciumsubstrat 1 angeordnet und wird durch eine Epitaxialschicht aus Silicium gebildet. Die p-n-Säulenschicht 30 weist eine Mehrzahl von n-leitenden Säulen 7n und eine Mehrzahl von p-leitenden Säulen 7p auf, die abwechselnd angeordnet sind und aneinandergrenzen. Jede der n-leitenden Säulen 7n und jede der p-leitenden Säulen 7p weist eine im Wesentlichen rechteckige Kastenform auf. Die p-leitende Epitaxialschicht 3 ist auf der p-n-Säulenschicht 30 angeordnet, wird durch eine Epitaxialschicht aus Silicium gebildet und bildet eine Kanalbildungsschicht. Der n-leitende Bereich 4 ist in einem Oberflächenabschnitt der p-leitenden Epitaxialschicht 3 angeordnet. Der n-leitende Bereich 4 weist einen n+-Leitfähigkeitstyp auf und bildet einen Sourcebereich. Der p-leitende Bereich 3a ist benachbart zum n-leitenden Bereich 4 angeordnet und weist eine gemeinsame Verbindung mit dem n-leitenden Bereich 4 und einen p+-Leitfähigkeitstyp auf. Der p-leitende Bereich 3a bildet einen ohmschen Verbindungsbereich zum Bestimmen eines elektrischen Potenzials der p-leitenden Epitaxialschicht 3. Die TI-Gateelektrode 20 weist eine im Wesentlichen rechteckige Kastenform auf und ist benachbart zum n-leitenden Bereich 4 angeordnet, wobei sie durch die p-leitende Epitaxialschicht 3 dringt. Die TI-Gateelektrode 20 weist eine Seitenwandisolierschicht 5 und ein grabenfüllendes polykristallines Silicium 6 auf. Wenn ein Leitfähigkeitstyp jedes Elements des in der 1 gezeigten SJ-MOS 110 in einen entgegengesetzten Leitfähigkeitstyp geändert wird, wird ein p-Kanal-SJ-MOS bereitgestellt.
  • Der SJ-MOS 110 kann dadurch gekennzeichnet sein, dass er die p-n-Säulenschicht 30 mit der Mehrzahl von n-leitenden Säulen 7n und der Mehrzahl von p-leitenden Säulen 7p aufweist, die abwechselnd angeordnet sind und aneinandergrenzen bzw. miteinander verbunden sind. Eine Querschnittsansicht bzw. Schnittdarstellung der n-leitenden Säulen 7n und der p-leitenden Säulen 7p entlang einer parallel zu einer Oberfläche des Siliciumsubstrats 1 verlaufenden ersten Ebene weist eine im Wesentlichen rechteckige Form auf. Eine weitere Querschnittsansicht der n-leitenden Säulen 7n und der p-leitenden Säulen 7p entlang einer zweiten Ebene, die senkrecht zu einer Kontaktoberfläche zwischen der n-leitenden Säule 7n und der p-leitenden Säule 7p verläuft, weist, wie in 1 gezeigt, eine sich im Wesentlichen verjüngende Form auf, die sich von der in der 8 gezeigten rechteckigen Form einer Querschnittsansicht der Säulen 2p, 2n unterscheidet. Nachstehend wird auf die in der 1 gezeigte sich verjüngende Form Bezug genommen. Ein Abschnitt jeder n-leitenden Säule 7n, der um das Siliciumsubstrat 1 herum angeordnet ist, weist eine große Breite auf, und ein anderer Abschnitt jeder n-leitenden Säule 7n, der um die p-leitende Epitaxialschicht 3 herum, d. h. im Bereich der p-leitenden Epitaxialschicht 3 angeordnet ist, weist eine geringe Breite auf.
  • Eine Störstellenkonzentrationsverteilung in jeder n-leitenden Säule 7n ist derart festgelegt, dass der Abschnitt der n-leitenden Säule 7n, der um das Siliciumsubstrat 1 herum angeordnet ist, eine geringe Störstellenkonzentration aufweist, und dass der andere Abschnitt der n-leitenden Säule 7n, der um die p-leitende Epitaxialschicht 3 herum angeordnet ist, eine hohe Störstellenkonzentration aufweist. Eine Störstellenkonzentrationsverteilung in jeder p-leitenden Säule 7p ist derart festgelegt, dass ein Abschnitt der p-leitenden Säule 7p, der um das Siliciumsubstrat 1 herum angeordnet ist, eine hohe Störstellenkonzentration aufweist, und dass ein anderer Abschnitt der p-leitenden Säule 7p, der um die p-leitende Epitaxialschicht 3 herum angeordnet ist, eine geringe Störstellenkonzentration aufweist. In der 1 kennzeichnet die Punktedichte in der p-n-Säulenschicht 30 schematisch die vorstehend beschriebene Störstellenkonzentrationsverteilung. Dabei zeigt eine hohe Punktedichte in der 1 eine hohe Störstellenkonzentration und eine geringe Punktedichte eine niedrige Störstellenkonzentration an.
  • Da die als Super-Junction dienende p-n-Säulenschicht 30 in dem in der 1 gezeigten SJ-MOS 110 gebildet ist, weist der SJ-MOS 110 sowohl eine hohe Durchbruchspannung als auch einen geringen Durchlasswiderstand auf. Die p-n-Säulenschicht 30 in dem SJ-MOS 110 weist die n-leitenden Säulen 7n und die p-leitenden Säulen 7p auf, die abwechselnd angeordnet sind und aneinandergrenzen. Die n-leitenden Säulen 7n und die p-leitenden Säulen 7p weisen eine im Wesentlichen rechteckige Kastenform und im Wesentlichen die gleiche Dicke auf. Insbesondere weisen die n-leitenden Säulen 7n eine sich derart verjüngende Form auf, dass der Abschnitt der n-leitenden Säulen 7n, der um das Siliciumsubstrat 1 herum angeordnet ist, derart ausgelegt ist, dass er breit ist, und dass der andere Abschnitt der n-leitenden Säulen 7n, der um die p-leitende Epitaxialschicht 3 herum angeordnet ist, derart ausgelegt ist, dass er schmal ist. Folglich weist die an die n-leitende Säule 7n grenzende p-leitende Säule 7p eine sich verjüngende Form auf. Insbesondere ist der Abschnitt der p-leitenden Säule 7p, der um das Siliciumsubstrat 1 herum angeordnet ist, derart ausgelegt, dass er schmal ist, und ist der andere Abschnitt der p-leitenden Säule 7p, der um die p-leitende Epitaxialschicht 3 herum angeordnet ist, derart ausgelegt, dass er breit ist. Die vorstehend beschriebene p-n-Säulenschicht 30 kann in zuverlässiger Weise gefertigt werden, indem das nachstehend beschriebene Fertigungsverfahren angewandt wird, wobei das Fertigungsverfahren die folgenden Schritte umfasst: Bilden einer Mehrzahl von Gräben; und Bilden einer Mehrzahl von grabenfüllenden Epitaxialschichten. Mit Hilfe dieses Fertigungsverfahrens kann eine p-n-Säulenschicht bereitgestellt werden, die ein hohes Seitenverhältnis, weniger Fehlerstellen und weniger Kristallfehler aufweist. Durch das hohe Seitenverhältnis bedingt weist die Halbleitervorrichtung 110 einen geringen Durchlasswiderstand und eine hohe Durchbruchspannung auf.
  • Um die Durchbruchspannung der Halbleitervorrichtung 110 auf ein Maximum zu erhöhen, kann eine Gesamtstörstellenanzahl in der p-leitenden Säule 7p in jeder Tiefe der p-n-Säulenschicht 30 vorzugsweise gleich der in der n-leitenden Säule 7n, wobei die Tiefe entlang einer senkrecht zur Oberfläche des Siliciumsubstrats 1 verlaufenden Richtung gemessen werden kann.
  • 2B zeigt eine Querschnittsansicht der Halbleitervorrichtung 110, in welcher die Änderung der Störstellenkonzentration in der p-n-Säulenschicht 30 schematisch gezeigt ist. In der p-n-Säulenschicht 30 der 2B kennzeichnet eine hohe Punktedichte eine hohe Störstellenkonzentration und eine geringe Punktedichte eine geringe Störstellenkonzentration. Als Vergleichsbeispiel zeigt die 2A eine Halbleitervorrichtung 101 mit einer p-n-Säulenschicht 11, in welcher die Störstellenkonzentration in jeder Säule räumlich im Wesentlichen konstant ist.
  • Die in der 2A gezeigte Halbleitervorrichtung 101 weist eine p-n-Säulenschicht 11 auf, deren Querschnittsform dem der p-n-Säulenschicht 30 der in der 2B gezeigten Halbleitervorrichtung 110 entspricht. Jede der n-leitenden Säulen 8n, 7n der Halbleitervorrichtung 101, 110 weist eine Säulenbreite Wnb an einer dem Siliciumsubstrat 1 gegenüberliegenden Seite und eine Säulenbreite Wna an einer der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite auf. Jede Säulenbreite Wnb, Wna ist als Abstand zwischen beispielsweise einer gepunkteten Linie und dem entsprechenden Kontaktbereich zwischen n-leitenden Säule und der p-leitenden Säule in den 2A und 2B definiert. Ferner weist jede p-leitende Säule 8p, 7p eine Säulenbreite Wpb an einer dem Siliciumsubstrat 1 gegenüberliegenden Seite und eine Säulenbreite Wpa an einer der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite auf. Jede Säulenbreite Wpb, Wpa ist, wie in den 2A und 2B gezeigt, beispieslweise als Abstand zwischen einer Strichpunktlinie und dem entsprechenden Kontaktbereich zwischen der p-leitenden Säule und der n-leitenden Säule definiert.
  • In der Halbleitervorrichtung 101 der 2A ist eine Störstellenkonzentration in der n-leitenden Säule 8n bei einem vorbestimmten konstanten Wert Fni in der Tiefe im Wesentlichen räumlich konstant und ist eine Störstellenkonzentration in der p-leitenden Säule 8p bei einem vorbestimmten konstanten Wert Fpi in der Tiefe konstant. In der Halbleitervorrichtung 110 der 2B ist eine Störstellenkonzentrationsverteilung in der n-leitenden Säule 7n derart festgelegt, dass eine Störstellenkonzentration von einer Konzentration Fnb an der dem Siliciumsubstrat 1 gegenüberliegenden Seite zu einer Konzentration Fna an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite kontinuierlich zunimmt. Ferner ist eine Störstellenkonzentrationsverteilung in der p-leitenden Säule 7p derart festgelegt, dass eine Störstellenkonzentration von einer Konzentration Fpb an der dem Siliciumsubstrat 1 gegenüberliegenden Seite zu einer Konzentration Fpa an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite kontinuierlich abnimmt.
  • Die Säulen jeder p-n-Säulenschicht 11, 30 der Halbleitervorrichtung 101, 110 weisen die sich verjüngende Form auf. Dies führt dazu, dass sich die Säulenbreite der n-leitenden Säule 8n, 7n in fast jeder Tiefe von der der p-leitenden Säule 8p, 7p unterscheidet. Die obigen Säulenbreitenunterschiede sind nicht in der Halbleitervorrichtung 100 vorgesehen. Eine Störstellenanzahl von jeder der n- und p-leitenden Säulen 8n, 8p in einer bestimmten Tiefe ist hierin als die Säulenbreite in der bestimmten Tiefe definiert, die mit der Störstellenkonzentration in der bestimmten multipliziert wird. Die Störstellenanzahl der n-leitenden Säule 8n unterscheidet sich, wie auf der rechten Seite in der 2A gezeigt, in nahezu jeder Tiefe von der der p-leitenden Säule 8p.
  • Demgegenüber ist die Störstellenkonzentration jeder Säule 7n, 7p bei der Halbleitervorrichtung 110 der 2A in einer bestimmten Tiefe im Zusammenhang mit der sich verjüngenden Form festgelegt, d. h., in inverser Weise mit der Säulenbreite verknüpft. Genauer gesagt, die Störstellenkonzentrationsverteilung in der n-leitenden Säule 7n ist derart festgelegt, dass eine Störstellenkonzentration der n-leitenden Säule 7n an der dem Siliciumsubstrat 1 gegenüberliegenden Seite gering und eine Störstellenkonzentration der n-leitenden Säule 7n an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite hoch ist. Ferner ist die Störstellenkonzentrationsverteilung der p-leitenden Säule 7p derart festgelegt, dass eine Störstellenkonzentration in der p-leitenden Säule 7p an der dem Siliciumsubstrat 1 gegenüberliegenden Seite hoch und eine Störstellenkonzentration der p-leitenden Säule 7p an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite gering ist. Durch die obige Störstellenkonzentrationsverteilung bedingt kann die Differenz der Störstellenanzahl zwischen der n-leitenden Säule 7n und der p-leitenden Säule 7p in jeder Tiefe geringer als die zwischen der n-leitenden Säule 8n und der p-leitenden 8p sein. Folglich ist eine Störstellenanzahl der n-leitenden Säule 7n, wie auf der rechten Seite in der 2B gezeigt, in fast jeder Tiefe gleich der der p-leitenden Säule 7p, wobei die Störstellenanzahl als die mit der Störstellenkonzentration multiplizierte Säulenbreite berechnet wird. Folglich kann die in der 2B gezeigte Halbleitervorrichtung 110 eine hohe Durchbruchspannung aufweisen, die einem Idealwert nahekommt.
  • 3 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 110s mit einer p-n-Säulenschicht 30s, die einen idealisierten Aufbau aufweist. In der 3 kennzeichnet eine hohe Punktedichte eine hohe Störstellenkonzentration und eine geringe Punktedichte eine geringe Störstellenkonzentration.
  • Bei der in der 3 gezeigten Halbleitervorrichtung 110s definiert eine n-leitende Säule 7ns eine Querschnittsansicht entlang der zweiten Ebene. Die Querschnittsansicht der n-leitenden Säule 7ns weist eine Trapezform auf, deren zwei nicht parallel ausgerichtete Seite die gleiche Länge aufweisen. Eine p-leitende Säule 7ps grenzt an die n-leitende Säule 7ns und definiert ferner eine Querschnittsansicht entlang der zweiten Ebene, wobei die Querschnittsansicht eine Trapezform aufweist. Die Form des Querschnitts der p-leitenden Säule 7ps entspricht der vertikal invertierten Form der n-leitenden Säule 7ns. D. h., die Form des Querschnitts der p-leitenden Säule 7ps und der der n-leitenden Säule 7ns sind kongruent. Folglich ist eine Säulenbreite W1 der n-leitenden Säule 7ns an einer der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite gleich der Säulenbreite W1 der p-leitenden Säule 7ps an einer dem Siliciumsubstrat 1 gegenüberliegenden Seite. Eine Säulenbreite W2 der n-leitenden Säule 7ns an einer dem Siliciumsubstrat 1 gegenüberliegenden Seite ist gleich der Säulenbreite W2 der p-leitenden Säule 7ps an einer der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite. Die Abmessungen der Trapezform der n-leitenden Säule 7ns entsprechen denen der p-leitenden Säule 7ps. Ferner ist ein Paar bestehend aus der n-leitenden Säule 7ns mit der Trapezform und der p-leitenden Säule 7ps mit der invertierten Trapezform abwechselnd in der p-n-Säulenschicht 30 angeordnet. Die den vorstehend beschriebenen Aufbau aufweisende p-n-Säulen-schicht 30 erhöht den Designfreiheitsgrad (d. h. die Designflexibilität) der Halbleitervorrichtung 110s.
  • Bei der Halbleitervorrichtung 110s ist die Störstellenanzahl der n-leitenden Säule 7ns, wie auf der rechten Seite in der 3 gezeigt, derart festgelegt, dass sie in jeder Tiefe gleich der der benachbart zur n-leitenden Säule 7ns angeordneten p-leitenden Säule 7ps ist. Nachstehend werden die Störstellenkonzentration und ein Aufbau der p-n-Säulenschicht beschrieben, die erforderlich sind, um die vorstehend beschriebene gleiche Störstellenanzahl in jeder Tiefe zu erreichen. Die Störstellenkonzentration der n-leitenden Säule wird derart festgelegt, dass sie von einer Störstellenkonzentration Fnb an der dem Siliciumsubstrat 1 gegenüberliegenden Seite zu einer Störstellenkonzentration Fna an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite linear zunimmt. Die Störstellenkonzentration der p-leitenden Säule wird derart festgelegt, dass sie von einer Störstellenkonzentration Fpb an der dem Siliciumsubstrat 1 gegenüberliegenden Seite zu einer Störstellenkonzentration Fpa an der der p-leitenden Epitaxialschicht 3 gegenüberliegenden Seite linear verringert. Der Aufbau und die Störstellenkonzentration werden derart festgelegt, dass sie die folgenden Verhältnisse erfüllen:
    Figure DE102008026516B4_0002
    wobei, wie in 3 gezeigt, θ ein Abschrägungswinkel, A = d/t ein Seitenverhältnis, d gleich W1 + W2 und t gleich einer Dicke jeder Säule 7ns, 7ps ist. Durch den obigen Aufbau und die obige Störstellenkonzentrationsverteilung bedingt weist die Halbleitervorrichtung 110s eine hohe Durchbruchspannung auf.
  • Bei der Halbleitervorrichtung 110s ist eine Störstellenanzahl der n-leitenden Säule 7ns derart festgelegt, dass sie in fast jeder Tiefe im Wesentlichen einer Störstellenanzahl der benachbart zur n-leitenden Säule 7ns angeordneten p-leitenden Säule 7ps entspricht. Ferner ist eine Summe einer Störstellenanzahl der n-leitenden Säule 7ns und einer Störstellenanzahl der benachbart zur n-leitenden Säule 7ns angeordneten p-leitenden Säule 7ps konstant. Folglich ist ein Gradient eines elektrischen Potentialfeldes in der p-n-Säulenschicht 30s bei der Bildung einer Sperrschicht, wie nachstehend beschrieben, räumlich annähernd konstant. Ferner kann die Halbleitervorrichtung 110s derart aufgebaut sein, dass ein Seitenverhältnis A von sowohl der n-leitenden Säule 7ns als auch der p-leitenden Säule 7ps größer oder gleich 1 und kleiner oder gleich 100 ist. Durch ein hohes Seitenverhältnis bedingt kann eine Halbleitervorrichtung mit einem geringen Durchlasswiderstand und einer hohen Durchbruchspannung bereitgestellt werden.
  • 4 zeigt ein Diagramm zur Veranschaulichung von Verhältnissen zwischen den Störstellenkonzentrationsverhältnissen Fna/Fnb, Fpb/Fnb und den Seitenverhältnissen A der Säulen der p-n-Säulenschicht 30s unter Verwendung des Abschrägungswinkels θ der Säulen der p-n-Säulenschicht 30s als Parameter, wobei die Verhältnisse unter Verwendung der obigen Gleichungen (1) bis (3) errechnet wurden.
  • Die in der 3 gezeigte Halbleitervorrichtung 110s wird, wie in 4 gezeigt, vorzugsweise derart aufgebaut, dass ein Abschrägungswinkel θ der n-leitenden Säule 7ns größer oder gleich 89.5 Grad und kleiner als 90 Grad ist. Im obigen Fall kann ein Graben auf einfache Weise bearbeitet werden. Wenn die Halbleitervorrichtung derart aufgebaut ist, dass ein Seitenverhältnis A beispielsweise bei annähernd 50 liegt, wird das Konzentrationsverhältnis kleiner oder gleich 3, was einer ausreichend geringen Änderung der Störstellenkonzentration entspricht. Folglich kann die Störstellenanzahl der n-leitenden Säule 7ns in jeder Tiefe mit einer hohen Genauigkeit an die der p-leitenden Säule 7ps angenähert werden.
  • Die 5A und 5B zeigen Beispielergebnisse zur Veranschaulichung numerischer Simulationen, die mit einer Durchbruchspannung zusammenhängen. 5A zeigt eine Verteilung des elektrischen Potenzials in der p-n-Säulenschicht der Halbleitervorrichtung 101s für den Fall einer Sperrschichtbildung, wobei eine Störstellenkonzentration in der p-n-Säulenschicht der Halbleitervorrichtung 101s im Wesentlichen konstant ist. 5B zeigt eine Verteilung des elektrischen Potenzials in der p-n-Säulenschicht der Halbleitervorrichtung 110s für den Fall einer Sperrschichtbildung.
  • Die in der 5A gezeigte Halbleitervorrichtung 101s weist die p-n-Säulenschicht auf, die einen Abschrägungswinkel von 89.5 Grad und eine Form (z. B. eine Tiefe und eine Breite) aufweist, die im Wesentlichen der in der 2 gezeigten Form entspricht. Die in der 5B gezeigte Halbleitervorrichtung 110s weist die p-n-Säulenschicht auf, die einen Abschrägungswinkel von 89.5 Grad und eine Form (z. B. eine Tiefe und eine Breite) aufweist, die im Wesentlichen der in der 2B gezeigten Form entspricht. Bei der Halbleitervorrichtung 101s weist jede der n-leitenden Säulen und jede der p-leitenden Säulen eine konstante Störstellenkonzentration auf, die auf 1.5 × 1016 cm–3 festgelegt ist. Bei der in der 5B gezeigten Halbleitervorrichtung 110s weist die n-leitende Säule eine Störstellenkonzentration auf, die sich in Richtung der Tiefe linear von 2 × 1016 auf 1 × 1016 cm–3 verringert, und weist die p-leitende Säule eine Störstellenkonzentration auf, die sich in Richtung der Tiefe linear von 1 × 1016 auf 2 × 1016 cm–3 erhöht.
  • Bei der Halbleitervorrichtung 101s mit der konstanten Störstellenkonzentrationsverteilung konzentrieren sich die Äquipotenziallinien, wie in 5A gezeigt, in einem unteren Bereich der p-n-Säulenschicht und wird eine Durchbruchspannung von 151 V erhalten. Bei der Halbleitervorrichtung 110s mit der sich linear ändernden Störstellenkonzentrationsverteilung sind die Äquipotenziallinien, wie in 5B gezeigt, in der gesamten p-n-Säulenschicht bezüglich der Tiefe im Wesentlichen gleichförmig verteilt und wird eine Durchbruchspannung von 279 V erhalten, die annähernd doppelt so hoch liegt wie die der Halbleitervorrichtung 101s ist. Gemäß obiger Beschreibung weisen die obigen Halbleitervorrichtungen 110, 110s die p-n-Säulenschicht 30 bzw. 30s auf, die als Super-Junction dienen und Säulen hohen Seitenverhältnisses aufweisen. Die Halbleitervorrichtungen 110, 110s weisen eine hohe Durchbruchspannung auf.
  • Nachstehend wird ein Verfahren zur Fertigung der Halbleitervorrichtung (SJ-MOS) 110 unter Bezugnahme auf die 6A bis 7B beschrieben.
  • Die 6A bis 6F zeigen Querschnittsansichten, die mit den Prozessen des Verfahrens zur Fertigung des SJ-MOS 110 zusammenhängen. In den 6A bis 6F kennzeichnet eine hohe Punktedichte eine hohe Störstellenkonzentration und eine geringe Punktedichte eine geringe Störstellenkonzentration.
  • In einem Prozess der 6A wird eine n-leitende Epitaxialschicht 7na aus Silicium auf einem n+-leitenden Siliciumsubstrat 1 gebildet, so dass ein Abschnitt der n-leitenden Epitaxialschicht 7na, der um das Substrat 1 herum angeordnet ist, eine geringe Störstellenkonzentration aufweist; und eine Störstellenkonzentration der n-leitenden Epitaxialschicht 7na mit zunehmendem Abstand zum Siliciumsubstrat 1 zunimmt. Die n-leitende Epitaxialschicht 7na mit der obigen Störstellenkonzentrationsverteilung wird beispielsweise unter eine Bedingung gebildet, bei der eine Strömungsrate eines Dotiergases (z. B. Phosphin PH3) während einer Bildung der n-leitenden Epitaxialschicht 7na graduell erhöht wird.
  • In einem Prozess der 6B wird eine Mehrzahl von Gräben T in der n-leitenden Epitaxialschicht 7na gebildet. Jeder Graben T wird, wie in 6B gezeigt, derart gebildet, dass er eine im Wesentlichen rechteckige Kastenform aufweist. Eine Querschnittsansicht jedes Grabens T entlang einer parallel zur Oberfläche des Siliciumsubstrats 1 verlaufenden ersten Ebene weist eine im Wesentlichen rechteckige Form auf. Die Mehrzahl von Gräben sind zu regelmäßigen Intervallen angeordnet. Jeder Graben T weist einen anderen Querschnitt entlang der zweiten Ebene auf. Der andere Querschnitt entlang der zweiten Ebene entspricht der in der 6B gezeigten Querschnittsansicht. Der andere Querschnitt weist eine sich im Wesentlichen verjüngende Form auf, so dass ein Abstand zwischen Seitenwänden, die nahe dem Siliciumsubstrat 1 angeordnet sind, gering ist, und ein Abstand zwischen Seitenwänden jedes Grabens T, die vom Siliciumsubstrat 1 entfernt angeordnet sind, groß ist.
  • Jeder in der 6B gezeigte Graben T wird, wie vorstehend beschrieben, beispielsweise derart gebildet, dass er ein Seitenverhältnis von größer oder gleich 1 und kleiner oder gleich 100 aufweist. Die Breite jedes Grabens T ist vorzugsweise größer oder gleich 0.1 μm und kleiner oder gleich 3 μm. Wenn die angenommene Breite des Grabens T größer oder gleich 0.1 μm ist, kann die Mehrzahl von Gräben T auf einfache Weise mit einer hohen Messgenauigkeit gebildet werden. Wenn die Säulen in der letztendlich gebildeten p-n-Säulenschicht 30 derart gewählt werden, dass sie die gleiche Dicke aufweisen, um eine hohe Durchbruchspannung zu gewährleisten, und wenn jeder Graben T eine Breite von kleiner oder gleich 3 μm aufweist, ist jeder Graben T derart aufgebaut, dass er ein hohes Seitenverhältnis aufweist. Folglich kann die grabenfüllende Epitaxialschicht 7pa mit einer hohen Wachstumsrate gebildet werden, indem beispielsweise, wie nachstehend beschrieben, eine chemische Niederdruckgasphasenabscheidung (Niederdruck-CVD) angewandt wird. Jeder Graben T wird vorzugsweise derart ausgebildet, dass er einen Abschrägungswinkel von größer oder gleich 89.5 und kleiner als 90 Grad aufweist.
  • Die Mehrzahl von Gräben T wird durch einen in der 6B gezeigten Prozess gebildet. Alternativ kann die Mehrzahl von Gräben T durch in zwei Schritten ausgeführtes Ätzen gemäß den 7A und 7B gebildet werden. In den 7A und 7B kennzeichnet eine hohe Punktedichte eine hohe Störstellenkonzentration und eine geringe Punktedichte eine geringe Störstellenkonzentration.
  • D. h., die Mehrzahl von Gräben T kann, wie in 7A gezeigt, gebildet werden, indem die n-leitende Epitaxialschicht 7na in vertikaler Richtung geätzt wird, so dass: die Mehrzahl von Gräben T zu regelmäßigen Intervallen angeordnet ist; und jeder Graben T einen im Wesentlichen rechteckigen Querschnitt entlang der parallel zur Oberfläche des Substrats verlaufenden ersten Ebene aufweist. Anschließend kann die Mehrzahl von Gräben T, wie in 7B gezeigt, geformt werden, indem ein Ätzen unter Verwendung eines Chlorwasserstoffgases (z. B. HCl) angewandt wird. Folglich weist jeder Graben T eine sich derart verjüngende Form auf, dass ein Abstand zwischen den Seitenwänden jedes Grabens T, die nahe dem Siliciumsubstrat 1 (d. h. nahe dem Boden des Grabens T) angeordnet sind, gering ist, und dass der Abstand zwischen den Seitenwänden des Grabens T, die vom Siliciumsubstrat 1 entfernt angeordnet sind, groß ist. Das Ätzen unter Verwendung des Chlorwasserstoffgases erfolgt beispielsweise unter den folgenden Bedingungen: Die Temperaturen liegen in einem Bereich zwischen 900 und 1200°C; und der Druck liegt in einem Bereich zwischen 40 und 760 Torr. Unter den obigen Bedingungen: ist eine zuführbeschränkte Reaktion (supply-limited reaction) beim Ätzen der n-leitenden Epitaxialschicht 7na dominant; ist eine HCl-Gaszuführung im Bereich des Bodens jedes Grabens T gering; und ist eine HCl-Gaszuführung im Bereich eines Eingangs jedes Grabens T hoch. Folglich ist eine Ätzrate im Bereich des Eingangs jedes Grabens T höher als im Bereich des Bodens jedes Grabens T. Folglich wird jeder Graben T derart ausgebildet, der er eine sich nach vorne verjüngende Form aufweist.
  • Wenn jeder Graben T derart ausgelegt wird, dass er einen Abschrägungswinkel von annähernd 90 Grad aufweist, kann der obige Abschrägungswinkel mit einer höheren Genauigkeit erhalten werden, wenn der obige zwei Schritte umfassende Prozess anstelle des einen Schritt umfassenden Prozesses angewandt wird.
  • Die in der 6B oder 7A gezeigte Mehrzahl von Gräben T kann durch ein Trockenätzen gebildet werden. Alternativ kann die in der 6B oder 7A gezeigte Mehrzahl von Gräben T durch ein Nassätzen gebildet werden. Wenn die Mehrzahl von Gräben durch ein Nassätzen gebildet wird, können die Gräben mit geringeren Beschädigungen und geringeren Fertigungskosten verbunden gefertigt werden.
  • In einem Prozess der 6C und 6D wird die p-leitende grabenfüllende Epitaxialschicht 7pa in jedem Graben T gebildet. Die grabenfüllende Epitaxialschicht 7pa weist eine derartige Störstellenkonzentrationsverteilung auf, dass ein Abschnitt der grabenfüllenden Epitaxialschicht 7pa, der nahe dem Siliciumsubstrat 1 angeordnet ist, eine hohe Störstellenkonzentration aufweist, und dass ein anderer Abschnitt der grabenfüllenden Epitaxialschicht 7pa, der nahe dem Eingang jedes Grabens T angeordnet ist, eine geringe Störstellenkonzentration aufweist. Anhand des obigen Prozess wird die Mehrzahl von Gräben T, wie in 6D gezeigt, gefüllt. Die n-leitende Epitaxialschicht 7na bildet die Mehrzahl von n-leitenden Säulen 7n. Die Mehrzahl von grabenfüllenden Epitaxialschichten 7pa bildet die Mehrzahl von p-leitenden Säulen 7p.
  • Beim Bilden der grabenfüllenden Epitaxialschicht 7pa mit der obigen Störstellenkonzentrationsverteilung ist es dann, wenn das epitaxiale Wachstum am Boden und am Eingang jedes Grabens T gleichzeitig erfolgt, schwierig, die Störstellenkonzentration in der grabenfüllenden Epitaxialschicht 7pa mit einer hohen Messgenauigkeit bezüglich der Tiefe zu ändern. Folglich wird die Wachstumsrate beim Bilden der grabenfüllenden Epitaxialschicht 7pa vorzugsweise derart eingestellt, dass sie für einen Abschnitt der grabenfüllenden Epitaxialschicht 7pa im Bereich des Siliciumsubstrats 1 hoch und für einen anderen Abschnitt der grabenfüllenden Epitaxialschicht 7pa im Bereich des Eingangs jedes Grabens T niedrig ist. Im obigen Fall wächst die grabenfüllende Epitaxialschicht 7pa vom Boden jedes Grabens T nach oben und kann die Störstellenkonzentrationsverteilung mit einer hohen Genauigkeit gesteuert werden.
  • Die obige Epitaxialschicht 7pa wird vorzugsweise mit Hilfe einer chemischen Niederdruckgasphasenabscheidung gebildet. Durch die chemische Niederdruckgasphasenabscheidung kann die grabenfüllende Epitaxialschicht mit einer höheren Wachstumsrate als durch eine physikalische Absorption oder dergleichen gemäß einem anderen Verfahren zum Bilden der Epitaxialschicht 7pa wachsen. Bei der obigen chemischen Niederdruckgasphasenabscheidung werden die Gräben T vorzugsweise unter gleichzeitiger Anwendung eines Siliciumquellengases (z. B. Dichlorosilane SiH2Cl2) und eines Halogengases (z. B. Chlorwasserstoff HCl) gefüllt. Gemäß obiger Beschreibung ist eine Wachstumsrate des Abschnitts der grabenfüllenden Epitaxialschicht im Bereich des Bodens jedes Grabens T höher als die des anderen Abschnitts der grabenfüllenden Epitaxialschicht im Bereichs des Eingangs jedes Grabens T. Folglich kann die grabenfüllende Epitaxialschicht 7pa vorzugsweise vom Boden jedes Grabens T aus wachsen. Es ist möglich, die grabenfüllende Epitaxialschicht 7pa mit weniger Kristallfehlern zu bilden. Gemäß obiger Beschreibung weist jeder Graben T ein hohes Seitenverhältnis auf, wenn die Breite jedes Grabens T kleiner oder gleich 3 μm ist. Durch das hohe Seitenverhältnis wird eine hohe Wachstumsrate der grabenfüllenden Epitaxialschicht 7pa erzielt. Folglich kann die eine hohe Anordnungsdichte der n-leitenden Säulen 7n und der p-leitenden Säulen 7p aufweisende p-n-Säulenschicht 30 mit einem hohen Durchsatz gebildet werden. Die eine Filmform aufweisende grabenfüllende Epitaxialschicht 7pa wird gebildet, während die Strömungsgeschwindigkeit eines Dotiergases, wie beispielsweise eines Diboran-(B2H6)-Gases, graduell verringert wird. Folglich kann die eine solche Störstellenkonzentrationsverteilung aufweisende grabenfüllende Epitaxialschicht 7pa auf einfache Weise mit einer hohen Genauigkeit derart gebildet werden, dass die Störstellenkonzentration des Abschnitts der grabenfüllenden Epitaxialschicht 7pa, der um das Siliciumsubstrat 1 herum angeordnet ist, höher als die des anderen Abschnitts der grabenfüllenden Epitaxialschicht 7pa ist, der um den Eingang jedes Grabens T herum angeordnet ist.
  • Beim Prozess der 7B zum Bilden der Mehrzahl von Gräben T und beim Prozess der 6C, 6D zum Bilden der grabenfüllenden Epitaxialschicht 7pa kann eine Innenoberfläche der Mehrzahl von Gräben T in der 7B unter Verwendung eines Ätzgases in einer Unterdruckkammer geätzt werden und die grabenfüllende Epitaxialschicht 7pa anschließend in derselben Unterdruckkammer gebildet werden. Gemäß dem obigen Ätzprozess und dem obigen Bildungsprozess wird die grabenfüllende Epitaxialschicht 7pa gebildet, während ein Unterdruckzustand aufrechterhalten wird. Folglich kann die p-n-Säulenschicht 30 mit weniger Fehlern und einer verbesserten elektrischen Eigenschaft gebildet werden. Bei dem obigen Prozess können eine Opferoxidation, ein chemisches Trockenätzen und eine Wärmebehandlung in einer Niederdruckwasseratmosphäre zwischen dem Prozess zum Bilden der Mehrzahl von Gräben T in der 6B und dem Prozess zum Bilden der grabenfüllenden Epitaxialschicht in der
  • 6C ausgeführt werden. Da die obigen zusätzlichen Prozesse die Oberflächen der Mehrzahl von Gräben T reinigen können, bevor die grabenfüllende Epitaxialschicht 7pa gebildet wird, kann die grabenfüllende Epitaxialschicht 7pa mit weniger Fehlern gebildet werden.
  • In einem Prozess der 6E wird die p-leitende Epitaxialschicht 3 auf ein Polieren der grabenfüllenden Epitaxialschicht 7pa zur Glättung folgend auf der p-n-Säulenschicht 30 mit den n-leitenden Säulen 7n und den p-leitenden Säulen 7p gebildet. Die p-leitende Epitaxialschicht 3 wird durch eine Epitaxialschicht aus Silicium gebildet und bildet eine Kanalbildungsschicht.
  • In einem Prozess der 6F werden ein n-leitender Bereich 4 und ein p-leitender Bereich 3a in einem Oberflächenabschnitt der p-leitenden Epitaxialschicht 3 gebildet. Der n-leitende Bereich 4 bildet einen Sourcebereich. Der p-leitende Bereich mit dem p+-Leitfähigkeitstyp kann ein elektrisches Potenzial der p-leitenden Epitaxialschicht 3 bestimmen. Die Mehrzahl von Gräben wird derart gebildet, dass jeder Graben eine im Wesentlichen rechteckige Kastenform aufweist und durch die p-leitende Epitaxialschicht 3 dringt. Anschließend wird die TI-Gateelektrode 20 in jedem Graben gebildet, indem: die Seitenwandisolierschicht 5 an den Innenwänden jedes Grabens gebildet wird; und jeder Graben mit dem polykristallinen Silicium 6 gefüllt wird.
  • Die in der 1 gezeigte Halbleitervorrichtung (SJ-MOS) wird beispielsweise unter Anwendung der obigen Prozesse gefertigt.
  • Gemäß dem die Prozesse in den 6A bis 6F umfassenden Fertigungsverfahren wird die p-n-Säulenschicht 30 derart gebildet, dass: die Mehrzahl von Gräben T in der auf dem Siliciumsubstrat 1 gebildeten n-leitenden Epitaxialschicht 7na gebildet wird; die Mehrzahl von grabenfüllenden Epitaxialschichten 7pa durch ein Füllen der Gräben T gebildet wird; und die n-leitende Epitaxialschicht 7na und die grabenfüllende Epitaxialschicht 7pa die n-leitenden Säulen 7n bzw. die p-leitenden Säulen 7p bilden. Gemäß dem obigen Verfahren kann die p-n-Säulenschicht 30 mit einer höheren Messgenauigkeit als beispielsweise durch das folgende Verfahren gebildet werden. Ionen werden gezielt in der n-leitenden Epitaxialschicht 7na implantiert, und anschließend werden die implantierten Ionen thermisch diffundiert. Gemäß dem Verfahren der vorliegenden Ausführungsform kann das Epitaxialwachstum der Epitaxialschichten derart ausgeführt werden, dass die Epitaxialschichten weniger Fehlerstellen aufweisen, und kann die p-n-Säulenschicht 30 mit den Säulen 7n, 7p mit hohen Seitenverhältnissen und weniger Kristallfehlern verbunden in stabiler Weise gefertigt werden. Ferner kann die Halbleitervorrichtung (JS-MOS) unter Anwendung des Fertigungsverfahrens der vorliegenden Ausführungsform mit einer hohen Durchbruchspannung bereitgestellt werden.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen offenbart wurde, sollte wahrgenommen werden, dass sie nicht auf die bevorzugten Ausführungsformen beschränkt ist, sondern auf verschiedene Weise ausgestaltet werden kann. Deshalb sollten verschiedene Kombinationen und Konfigurationen, die bevorzugt sind, sowie andere Kombinationen und Konfigurationen, die mehr, weniger oder nur ein einziges Element umfassen, ebenso als mit im Schutzumfang der vorliegenden Erfindung beinhaltet verstanden werden.
  • Vorstehend sind eine Halbleitervorrichtung mit einer p-n-Säulenschicht und ein Verfahren zu deren Fertigung offenbart.
  • Es wird eine Halbleitervorrichtung bereitgestellt, die ein Substrat 1; eine auf dem Substrat angeordnete p-n-Säulenschicht 30; und eine auf der p-n-Säulenschicht angeordnete Epitaxialschicht 3 eines zweiten Leitfähigkeitstyps aufweist. Die p-n-Säulenschicht 30 weist Säulen 7n, 7ns eines ersten Leitfähigkeitstyps und Säulen 7p, 7ps des zweiten Leitfähigkeitstyps auf, die abwechselnd angeordnet sind. Jede Säule weist eine sich verjüngende Form auf. Ein Abschnitt der Säule des ersten Leitfähigkeitstyps, der um das Substrat herum angeordnet ist, weist eine geringere Störstellenkonzentration als ein anderer Abschnitt der Säule des ersten Leitfähigkeitstyps auf, der um die Epitaxialschicht des zweiten Leitfähigkeitstyps herum angeordnet ist. Ein Abschnitt der Säule des zweiten Leitfähigkeitstyps, der um das Substrat herum angeordnet ist, weist eine höhere Störstellenkonzentration als ein anderer Abschnitt der Säule des zweiten Leitfähigkeitstyps auf, der um die Epitaxialschicht des zweiten Leitfähigkeitstyps herum angeordnet ist.

Claims (18)

  1. Halbleitervorrichtung mit: – einem Substrat (1) eines ersten Leitfähigkeitstyps, das eine erste Seite aufweist; – einer p-n-Säulenschicht (30), die auf der ersten Seite des Substrats (1) angeordnet und aus einer Epitaxialschicht aus Silicium aufgebaut ist; und – einer Epitaxialschicht (3) eines zweiten Leitfähigkeitstyps, die auf der p-n-Säulenschicht (30) angeordnet und aus Silicium aufgebaut ist, wobei – die p-n-Säulenschicht (30) eine Mehrzahl von Säulen (7n, 7ns) des ersten Leitfähigkeitstyps und eine Mehrzahl von Säulen (7p, 7ps) des zweiten Leitfähigkeitstyps aufweist, die abwechselnd angeordnet sind und aneinandergrenzen; – jede der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps eine sich verjüngende rechteckige Kastenform und die gleiche Dicke entlang einer senkrecht zur ersten Seite des Substrats (1) verlaufenden Richtung aufweist; – jede Säule (7n, 7ns) des ersten Leitfähigkeitstyps einen ersten Querschnitt entlang einer parallel zur ersten Seite des Substrats (1) verlaufenden ersten Ebene aufweist, wobei der erste Querschnitt eine rechteckige Form aufweist; – jede Säule (7p, 7ps) des zweiten Leitfähigkeitstyps einen zweiten Querschnitt entlang der ersten Ebene aufweist, wobei der zweite Querschnitt eine rechteckige Form aufweist; – jede Säule (7n, 7ns) des ersten Leitfähigkeitstyps einen dritten Querschnitt entlang einer zweiten Ebene aufweist, die senkrecht zu einer Kontaktoberfläche zwischen den Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps und senkrecht zur ersten Seite des Substrats (1) verläuft; – der dritte Querschnitt jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps eine sich derart verjüngende Form aufweist, dass ein Abschnitt des dritten Querschnitts, der nahe dem Substrat (1) angeordnet ist, breiter als ein anderer Abschnitt des dritten Querschnitts ist, der nahe der Epitaxialschicht (3) des zweiten Leitfähigkeitstyps angeordnet ist; – die Säule (7p, 7ps) des zweiten Leitfähigkeitstyps einen vierten Querschnitt entlang der zweiten Ebene aufweist; – der vierte Querschnitt jeder Säule (7p, 7ps) des zweiten Leitfähigkeitstyps eine sich derart verjüngende Form aufweist, dass ein Abschnitt des vierten Querschnitts, der nahe dem Substrat (1) angeordnet ist, schmaler als ein anderer Abschnitt des vierten Querschnitts ist, der nahe der Epitaxialschicht (3) des zweiten Leitfähigkeitstyps angeordnet ist; – jede Säule (7n, 7ns) des ersten Leitfähigkeitstyps eine derartige erste Störstellenkonzentrationsverteilung aufweist, dass ein Abschnitt der Säule (7n, 7ns) des ersten Leitfähigkeitstyps, der nahe dem Substrat (1) angeordnet ist, eine geringere Störstellenkonzentration als ein anderer Abschnitt der Säule (7n, 7ns) des ersten Leitfähigkeitstyps aufweist, der nahe der Epitaxialschicht (3) des zweiten Leitfähigkeitstyps angeordnet ist; und – jede Säule (7p, 7ps) des zweiten Leitfähigkeitstyps eine derartige zweite Störstellenkonzentrationsverteilung aufweist, dass ein Abschnitt der Säule (7p, 7ps) des zweiten Leitfähigkeitstyps, der nahe dem Substrat (1) angeordnet ist, eine höhere Störstellenkonzentration als ein anderer Abschnitt der Säule (7p, 7ps) des zweiten Leitfähigkeitstyps aufweist, der nahe der Epitaxialschicht (3) des zweiten Leitfähigkeitstyps angeordnet ist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – der dritte Querschnitt jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps eine Trapezform aufweist; – der vierte Querschnitt jeder Säule (7p, 7ps) des zweiten Leitfähigkeitstyps eine Trapezform aufweist; und – die Form des dritten Querschnitts und die Form des vierten Querschnitts kongruent sind.
  3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass – eine Störstellenanzahl jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps in jeder Tiefe der der benachbarten Säule (7p, 7ps) des zweiten Leitfähigkeitstyps entspricht; – die Tiefe entlang einer senkrecht zur ersten Seite des Substrats (1) auf der zweiten Ebene verlaufenden Richtung gemessen wird; – die Störstellenanzahl von jeder der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps in einer bestimmten Tiefe als deren Störstellenkonzentration in der bestimmten Tiefe, die mit deren Breite in der bestimmten Tiefe multipliziert wird, definiert ist; und – die Breite von jeder der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps in einer bestimmten Tiefe in einer parallel zur ersten Seite des Substrats (1) auf der zweiten Ebene verlaufenden Richtung gemessen wird.
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass eine Summe der Störstellenanzahl der Säule (7n, 7ns) des ersten Leitfähigkeitstyps und der der benachbarten Säule (7p, 7ps) des zweiten Leitfähigkeitstyps bei einem vorbestimmten Wert konstant ist.
  5. Vorrichtung nach einem der Ansprüche 1–4, dadurch gekennzeichnet, dass – der dritte Querschnitt jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps ein Seitenverhältnis aufweist, das größer oder gleich 1 und kleiner oder gleich 100 ist; und – der vierte Querschnitt jeder Säule (7p, 7ps) des zweiten Leitfähigkeitstyps ein Seitenverhältnis aufweist, das größer oder gleich 1 und kleiner oder gleich 100 ist.
  6. Vorrichtung nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass der dritte Querschnitt der Säule (7n, 7ns) des ersten Leitfähigkeitstyps einen Abschrägungswinkel aufweist, der größer oder gleich 89.5 Grad und kleiner als 90 Grad ist.
  7. Verfahren zur Fertigung einer Halbleitervorrichtung, mit den Schritten: – Bilden einer p-n-Säulenschicht (30) auf einer ersten Seite eines Siliciumsubstrats (1) eines ersten Leitfähigkeitstyps, wobei die p-n-Säulenschicht (30) eine Mehrzahl von Säulen (7n, 7ns) des ersten Leitfähigkeitstyps und eine Mehrzahl von Säulen (7p, 7ps) eines zweiten Leitfähigkeitstyps aufweist, die abwechselnd angeordnet sind und aneinandergrenzen, wobei jede der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps eine sich verjüngende rechteckige Kastenform und eine gleiche Dicke entlang einer senkrecht zur ersten Seite des Substrats (1) verlaufenden Richtung aufweist und das Bilden der p-n-Säulenschicht (30) die folgenden Schritte umfasst: – Bilden einer Epitaxialschicht (7na) des ersten Leitfähigkeitstyps aus Silicium derart auf der ersten Seite des Substrats (1), dass ein erster Abschnitt der Epitaxialschicht (7na) des ersten Leitfähigkeitstyps eine höhere Störstellenkonzentration als ein zweiter Abschnitt der Epitaxialschicht (7na) des ersten Leitfähigkeitstyps aufweist, wobei der erste Abschnitt der Epitaxialschicht (7na) des ersten Leitfähigkeitstyps weiter als der zweite Abschnitt der Epitaxialschicht (7na) des ersten Leitfähigkeitstyps von der ersten Seite des Substrats (1) entfernt angeordnet ist; – Bilden einer Mehrzahl von ersten Gräben (T) in der Epitaxialschicht (7na) des ersten Leitfähigkeitstyps, wobei jeder erste Graben (T) eine sich verjüngende rechteckige Kastenform aufweist, die Mehrzahl von ersten Gräben (T) zu regelmäßigen Intervallen angeordnet ist, jeder erste Graben einen ersten Querschnitt entlang einer parallel zur ersten Seite des Substrats (1) verlaufenden ersten Ebene und einen zweiten Querschnitt entlang einer senkrecht zur ersten Seite des Substrats (1) verlaufenden zweiten Ebene aufweist, der erste Querschnitt jedes ersten Grabens (T) eine rechteckige Form aufweist und der zweite Querschnitt jedes ersten Grabens (T) eine sich derart verjüngende Form aufweist, dass ein Abschnitt des zweiten Querschnitts nahe der ersten Seite des Substrats (1) schmaler als ein anderer Abschnitt des zweiten Querschnitts entfernt von der ersten Seite des Substrats (1) ist; und – Bilden einer Mehrzahl von grabenfüllenden Epitaxialschichten (7pa), um die Mehrzahl von ersten Gräben (T) zu füllen, wobei jede grabenfüllende Epitaxialschicht (7pa) den zweiten Leitfähigkeitstyp aufweist, jede grabenfüllende Epitaxialschicht (7pa) in jedem ersten Graben (T) eine derartige Störstellenkonzentrationsverteilung aufweist, dass ein erster Abschnitt der grabenfüllenden Epitaxialschicht (7pa) eine höhere Störstellenkonzentration als ein zweiter Abschnitt der grabenfüllenden Epitaxialschicht (7pa) aufweist, der erste Abschnitt der grabenfüllenden Epitaxialschicht (7pa) näher als der zweite Abschnitt der grabenfüllenden Epitaxialschicht (7pa) zur ersten Seite des Substrats (1) angeordnet ist, die Epitaxialschicht (7na) des ersten Leitfähigkeitstyps die Mehrzahl von epitaxialen Säulen (7n, 7ns) des ersten Leitfähigkeitstyps bildet und die Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) die Mehrzahl von Säulen (7p, 7ps) des zweiten Leitfähigkeitstyps bildet; und – Bilden einer Epitaxialschicht (3) des zweiten Leitfähigkeitstyps aus Silicium auf der p-n-Säulenschicht (30).
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass eine Wachstumsgeschwindigkeit des ersten Abschnitts der grabenfüllenden Epitaxialschicht (7pa) beim Bilden der Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) derart eingestellt wird, dass sie höher als die des zweiten Abschnitts der grabenfüllenden Epitaxialschicht (7pa) ist.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) mit Hilfe einer chemischen Niederdruckgasphasenabscheidung gebildet wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) mit Hilfe einer chemischen Niederdruckgasphasenabscheidung gebildet wird, bei der ein Siliciumquellengas und ein Halogengas gleichzeitig fließen.
  11. Verfahren nach einem der Ansprüche 7–10, dadurch gekennzeichnet, dass die Mehrzahl von ersten Gräben (T) derart gebildet wird, dass jeder erste Graben (T) ein Seitenverhältnis von größer oder gleich 1 und von kleiner oder gleich 100 aufweist.
  12. Verfahren nach einem der Ansprüche 7–11, dadurch gekennzeichnet, dass der Abstand zwischen den Seitenwänden jedes ersten Grabens (T) größer oder gleich 0.1 μm und kleiner oder gleich 3 μm ist.
  13. Verfahren nach einem der Ansprüche 7–12, dadurch gekennzeichnet, dass ein Abschrägungswinkel jedes ersten Grabens (T) größer oder gleich 89.5 Grad und kleiner als 90 Grad ist.
  14. Verfahren nach einem der Ansprüche 7–13, dadurch gekennzeichnet, dass das Bilden der Mehrzahl von ersten Gräben (T) die folgenden Schritte umfasst: – Bilden einer Mehrzahl von zweiten Gräben, so dass die Mehrzahl von zweiten Gräben zu regelmäßigen Intervallen angeordnet ist und jeder zweite Graben einen Querschnitt entlang der ersten Ebene aufweist, wobei der Querschnitt eine rechteckige Form aufweist; und – Formen der Mehrzahl von zweiten Gräben derart, dass jeder zweite Graben eine sich derart verjüngende Form aufweist, dass ein Abschnitt des zweiten Grabens, der in der Nähe der ersten Seite des Substrats (1) angeordnet ist, schmaler als ein anderer Abschnitt des zweiten Grabens ist, der entfernt von der ersten Seite des Substrats (1) angeordnet ist, wobei – die Mehrzahl von geformten zweiten Gräben die Mehrzahl von ersten Gräben (T) bildet.
  15. Verfahren nach einem der Ansprüche 7–14, dadurch gekennzeichnet, dass es ferner den folgenden Schritt aufweist: – Ätzen einer Innenoberfläche jedes ersten Grabens (T) unter Verwendung eines Ätzgases in einer Unterdruckkammer vor dem Bilden der grabenfüllenden Epitaxialschicht (7pa), wobei die grabenfüllende Epitaxialschicht (7pa) in der gleichen Unterdruckkammer gebildet wird, die auch beim Ätzen der Innenoberfläche jedes ersten Grabens (T) verwendet wird.
  16. Verfahren nach einem der Ansprüche 7–15, dadurch gekennzeichnet, dass es ferner den folgenden Schritt aufweist: – Ausführen einer Opferoxidation, eines chemischen Trockenätzens und einer Wärmebehandlung in einer Niederdruckwasserstoffatmosphäre, um eine Oberfläche der Mehrzahl von ersten Gräben (T) zu reinigen, wobei – die Opferoxidation, das chemische Trockenätzen und die Wärmebehandlung zwischen dem Bilden der Mehrzahl von ersten Gräben (T) und dem Bilden der Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) ausgeführt werden.
  17. Verfahren nach einem der Ansprüche 7–13, dadurch gekennzeichnet, dass die Mehrzahl von ersten Gräben (T) durch ein Nassätzen gebildet wird.
  18. Verfahren nach einem der Ansprüche 7–17, dadurch gekennzeichnet, dass – die Epitaxialschicht (7na) des ersten Leitfähigkeitstyps und die Mehrzahl von grabenfüllenden Epitaxialschichten (7pa) derart gebildet werden, dass eine Störstellenanzahl von jeder Säule (7n, 7ns) des ersten Leitfähigkeitstyps in jeder Tiefe der der benachbarten Säule (7p, 7ps) des zweiten Leitfähigkeitstyps entspricht; – die Tiefe entlang einer senkrecht zur ersten Seite des Substrats (1) auf der zweiten Ebene verlaufenden Richtung gemessen wird; – die Störstellenanzahl von jeder der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps in einer bestimmten Tiefe als deren Störstellenkonzentration in der bestimmten Tiefe, die mit deren Breite in der bestimmten Tiefe multipliziert wird, definiert wird; und – die Breite von jeder der Mehrzahl von Säulen (7n, 7ns, 7p, 7ps) des ersten und des zweiten Leitfähigkeitstyps in einer bestimmten Tiefe in einer parallel zur ersten Seite des Substrats (1) auf der zweiten Ebene verlaufenden Richtung gemessen wird.
DE102008026516.0A 2007-06-06 2008-06-03 Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung Active DE102008026516B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-150889 2007-06-06
JP2007150889A JP5217257B2 (ja) 2007-06-06 2007-06-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE102008026516A1 DE102008026516A1 (de) 2008-12-11
DE102008026516B4 true DE102008026516B4 (de) 2014-05-08

Family

ID=39942348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008026516.0A Active DE102008026516B4 (de) 2007-06-06 2008-06-03 Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung

Country Status (3)

Country Link
US (1) US8097511B2 (de)
JP (1) JP5217257B2 (de)
DE (1) DE102008026516B4 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1724822A3 (de) * 2005-05-17 2007-01-24 Sumco Corporation Halbleitersubstrat und Verfahren zu dessen Herstellung
WO2010109892A1 (ja) * 2009-03-26 2010-09-30 株式会社Sumco 半導体基板、半導体装置及び半導体基板の製造方法
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
JP2012019088A (ja) * 2010-07-08 2012-01-26 Denso Corp 縦型半導体素子を備えた半導体装置
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
US9219133B2 (en) * 2013-05-30 2015-12-22 Stmicroelectronics, Inc. Method of making a semiconductor device using spacers for source/drain confinement
JP2016066669A (ja) 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9515199B2 (en) 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
JP6782529B2 (ja) * 2015-01-29 2020-11-11 富士電機株式会社 半導体装置
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102327731B1 (ko) * 2015-05-29 2021-11-17 삼성전기주식회사 반도체 소자 및 그 제조 방법
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
WO2018042632A1 (ja) * 2016-09-02 2018-03-08 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6713885B2 (ja) 2016-09-09 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9929284B1 (en) 2016-11-11 2018-03-27 Cree, Inc. Power schottky diodes having local current spreading layers and methods of forming such devices
JP6850659B2 (ja) 2017-03-31 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107195685B (zh) * 2017-06-30 2021-01-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
WO2019097662A1 (ja) * 2017-11-17 2019-05-23 新電元工業株式会社 電力変換回路
JP7297976B2 (ja) 2017-12-19 2023-06-26 ラピスセミコンダクタ株式会社 半導体装置
JP7081876B2 (ja) * 2017-12-19 2022-06-07 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7135422B2 (ja) 2018-05-11 2022-09-13 富士電機株式会社 半導体装置の製造方法
CN110581176A (zh) * 2019-08-28 2019-12-17 上海韦尔半导体股份有限公司 一种超级结场效应晶体管及其沟槽的填充方法
US11705490B2 (en) * 2021-02-08 2023-07-18 Applied Materials, Inc. Graded doping in power devices
US20230008858A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE102004010676A1 (de) * 2003-03-07 2004-10-14 Fuji Electric Holdings Co., Ltd. Verfahren zur Herstellung eines Halbleiterwafers
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229608B1 (ko) * 1995-10-06 1999-11-15 모리시타 요이찌 유전체소자의 제조방법
US6097063A (en) 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
US6734496B2 (en) 1996-01-22 2004-05-11 Fuji Electric Co., Ltd. Semiconductor device
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
JP3485081B2 (ja) 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4764987B2 (ja) 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
US6768180B2 (en) * 2002-04-04 2004-07-27 C. Andre T. Salama Superjunction LDMOST using an insulator substrate for power integrated circuits
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
US6921943B2 (en) * 2002-09-18 2005-07-26 Globitech Incorporated System and method for reducing soft error rate utilizing customized epitaxial layers
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7169634B2 (en) * 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US6967136B2 (en) * 2003-08-01 2005-11-22 International Business Machines Corporation Method and structure for improved trench processing
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
US8049264B2 (en) * 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device
EP1696490A1 (de) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren
JP4939760B2 (ja) * 2005-03-01 2012-05-30 株式会社東芝 半導体装置
EP1724822A3 (de) * 2005-05-17 2007-01-24 Sumco Corporation Halbleitersubstrat und Verfahren zu dessen Herstellung
JP2006351744A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP5147163B2 (ja) * 2005-07-01 2013-02-20 株式会社デンソー 半導体装置
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7285469B2 (en) * 2005-09-02 2007-10-23 Intersil Americas Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns
JP4879545B2 (ja) * 2005-09-29 2012-02-22 株式会社デンソー 半導体基板の製造方法
US20100117188A1 (en) * 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE102004010676A1 (de) * 2003-03-07 2004-10-14 Fuji Electric Holdings Co., Ltd. Verfahren zur Herstellung eines Halbleiterwafers
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment

Also Published As

Publication number Publication date
US20080303114A1 (en) 2008-12-11
JP2008305927A (ja) 2008-12-18
DE102008026516A1 (de) 2008-12-11
JP5217257B2 (ja) 2013-06-19
US8097511B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102006045914B4 (de) Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013104130A1 (de) Schutzringe auf Fin-Strukturen
DE102015202121B4 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19818300C1 (de) Lateraler Hochvolt-Seitenwandtransistor
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE19748523C2 (de) Halbleiterbauelement, Verfahren zum Herstellen eines derartigen Halbleiterbauelementes und Verwendung des Verfahrens
DE102007004320A1 (de) Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150210