WO2019097662A1 - 電力変換回路 - Google Patents

電力変換回路 Download PDF

Info

Publication number
WO2019097662A1
WO2019097662A1 PCT/JP2017/041402 JP2017041402W WO2019097662A1 WO 2019097662 A1 WO2019097662 A1 WO 2019097662A1 JP 2017041402 W JP2017041402 W JP 2017041402W WO 2019097662 A1 WO2019097662 A1 WO 2019097662A1
Authority
WO
WIPO (PCT)
Prior art keywords
mosfet
type column
conversion circuit
power conversion
region
Prior art date
Application number
PCT/JP2017/041402
Other languages
English (en)
French (fr)
Inventor
大輔 新井
茂 久田
北田　瑞枝
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to PCT/JP2017/041402 priority Critical patent/WO2019097662A1/ja
Priority to US16/490,558 priority patent/US11005354B2/en
Priority to JP2018519988A priority patent/JP6556948B1/ja
Priority to TW107115481A priority patent/TWI692924B/zh
Priority to NL2021932A priority patent/NL2021932B1/en
Publication of WO2019097662A1 publication Critical patent/WO2019097662A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power conversion circuit.
  • Patent Document 1 a power conversion circuit including a MOSFET having a super junction structure is known (see, for example, Patent Document 1).
  • the conventional power conversion circuit 900 is a step-up chopper circuit including a MOSFET 910 having a super junction structure, a reverse current blocking diode 920, and an inductive load (reactor) 930 (see FIG. 14).
  • the MOSFET 910 having the super junction structure since the MOSFET 910 having the super junction structure is provided, not only the high withstand voltage of the MOSFET 910 but also the ON resistance of the MOSFET is low, and the conduction loss is increased even if the switching frequency is increased. It can be suppressed.
  • the inventors of the present invention have found that when the charge balance of the super junction structure of the MOSFET in the power conversion circuit is varied, the waveform of the drain current of the MOSFET at turn-off is relatively large. Between the start and the drain current first becoming zero, a first period in which the drain current decreases, a second period in which the drain current increases, and a third period in which the drain current decreases again appear in this order Waveforms (see FIGS. 4 and 5), and such turnout may increase (although there is a merit that the surge voltage of the drain-source voltage decreases) due to such a hump waveform. I found that there was a problem.
  • the present invention has been made to solve the above-mentioned problems, and can provide a power conversion circuit which can relatively reduce the cobb waveform of the drain current when turned off and does not make the turn-off loss large.
  • the purpose is
  • a power conversion circuit has a n-type column region and a p-type column region, and a MOSFET having a semiconductor substrate in which a super junction structure is formed in the n-type column region and the p-type column region.
  • the MOSFET has a freewheeling diode and an inductive load, the switching frequency of the MOSFET is 10 kHz or more, and when the MOSFET is turned off, the drain current waveform starts to decrease the drain current before the drain current starts to decrease.
  • the freewheeling diode is a lifetime controlled Si-FRD, or
  • the current value of the forward current is set at the peak of the forward current of the free wheeling diode.
  • the current density divided by the area of the active region of the free wheeling diode is in the range of 200 A / cm 2 to 400 A / cm 2 when the free wheeling diode is the Si-FRD, and the free wheeling diode is In the case of the SiC-SBD, a power conversion circuit characterized by being in the range of 400 A / cm 2 to 1500 A / cm 2 .
  • the free wheeling diode is preferably a lifetime controlled Si-FRD.
  • the free wheeling diode is preferably SiC-SBD.
  • the free wheeling diode preferably has an MPS structure or a JBS structure.
  • a turn-off loss when the MOSFET is turned on a turn-on loss when the MOSFET is turned off
  • a recovery loss of the free wheeling diode a proportion of the sum of the three losses is greater than the proportion of the conduction loss of the free wheeling diode.
  • the total amount of impurities in the n-type column region is preferably larger than the total amount of impurities in the p-type column region.
  • the total amount of impurities in the n-type column region is preferably equal to the total amount of impurities in the p-type column region.
  • the reduction amount of the drain current per unit time in the third period is higher than the reduction amount of the drain current per unit time in the first period. It is preferable to be small.
  • the semiconductor base in the MOSFET is a p-type base region formed on the surface of the n-type column region and the p-type column region, and a surface of the base region.
  • the semiconductor base in the MOSFET is a p-type base region formed on part of the n-type column region and the entire surface of the p-type column region; An n-type source region formed on the surface of the base region, and an n-type surface high concentration diffusion region formed on a portion of the surface of the n-type column region where the base region is not formed,
  • the planar gate type MOSFET further includes a gate electrode formed on the base region between the source region and the n-type column region on the first main surface side of the MOSFET via a gate insulating film. It is preferable that it is MOSFET.
  • a source electrode is formed on one surface of the semiconductor substrate, and a drain electrode is formed on the other surface of the semiconductor substrate,
  • the width of the p-type column region on the source electrode side is wider than the width of the p-type column region on the drain electrode side, and the width of the n-type column region on the source electrode side is the n on the drain electrode side Preferably, it is narrower than the width of the mold column area.
  • a source electrode is formed on one surface of the semiconductor substrate, and a drain electrode is formed on the other surface of the semiconductor substrate, the source electrode On the side, the impurity concentration of the p-type column region is higher than the impurity concentration of the n-type column region, and on the drain electrode side, the impurity concentration of the p-type column region is an impurity of the n-type column region It is preferred that the concentration be lower.
  • the forward current current value is set to the value of the free wheel diode at the peak of the forward current of the free wheel diode.
  • the current density divided by the active area is 200 A / cm 2 or more in the case of Si-FRD and 400 A / cm 2 or more in the case of SiC-SBD, and the area of the active region of the free wheeling diode is Since it is relatively small, the junction capacitance Cj of the free wheeling diode is small.
  • the current component flowing from the free wheeling diode to the MOSFET in the second period when the MOSFET is turned off is reduced, and therefore the MOSFET's drain current can have a relatively small waveform (see FIG. 5A). As a result, the turn-off loss can be reduced.
  • the power conversion circuit of the present invention since the area of the active region of the free wheeling diode is relatively small, the junction capacitance Cj of the free wheeling diode is reduced. Therefore, since the recovery current of the free wheeling diode is reduced (see the area enclosed by the broken line B in FIG. 7), the recovery loss of the free wheeling diode can be reduced. In addition, since the recovery current of the freewheeling diode is reduced, the peak current of the drain current when the MOSFET is turned on is reduced (see the area enclosed by the broken line A in FIG. 6), and the MOSFET turn-on loss is reduced. Can.
  • the current density is 400 A / cm 2 or less in the case of Si-FRD and 1500 A / cm 2 or less in the case of SiC-SBD.
  • the area of the active area of the wheel diode does not become too small. Therefore, the heat generated from the semiconductor element or the like can be easily released to the outside, so that the free wheeling diode can be prevented from becoming high temperature, and the heat resistance when the heat generated from the semiconductor element or the like is released to the outside is relatively It can be made smaller. As a result, the heat generated by the switching loss and the conduction loss can be efficiently discharged to the outside.
  • FIG. 1 is a circuit diagram showing a power conversion circuit 1 according to a first embodiment.
  • FIG. 2 is a cross-sectional view showing the MOSFET 100 in the first embodiment.
  • 5 is a cross-sectional view showing a free wheeling diode 200 in Embodiment 1.
  • FIG. 7 is a schematic view of a graph showing temporal changes in drain-source voltage Vds and drain current Id of the MOSFET 100 and forward voltage ⁇ Vf of the free wheeling diode 200 and forward current If in the first embodiment.
  • FIG. 4 (a) is a schematic view of a graph showing temporal changes in drain-source voltage Vds and drain current Id of the MOSFET 100, and FIG.
  • FIG. 4 (b) is a forward voltage -Vf and forward current of the free wheeling diode 200. It is a schematic diagram of the graph which shows the time change of If.
  • the broken line near time t3 and time t5 in the graph of drain current Id in FIG. 4A indicates that the area of the active region of the free wheeling diode is four times the area of the active region of the free wheeling diode of the first embodiment.
  • 4B the broken line near time t5 in the graph of forward current If in FIG. 4B indicates that the effective area of the active region of the free wheeling diode is the active region of the freewheeling diode of the first embodiment.
  • the graph of the forward direction current If at the time of area 4 time is shown. Further, in FIG.
  • FIG. 5 (a) is a graph showing temporal changes in drain-source voltage Vds, gate-source voltage Vgs and drain current Id of the MOSFET in the power conversion circuit according to the embodiment, and FIG.
  • the power conversion circuit according to the comparative example is a power conversion circuit including a free wheeling diode whose area of the active region is four times the area of the free wheeling diode in Embodiment 1 as a free wheeling diode (FIGS. 6 and 7). The same in 7).
  • the unit of elapsed time "20 nsec / div" indicates that one division is 20 nsec
  • the unit of drain-source voltage Vds "100 V / div” indicates that one division is 100 V
  • between gate and source The unit “2 V / div” of the voltage Vgs indicates that one division is 2 V
  • the unit “1 A / div” of the drain current Id indicates that one division is 1 A. It is a graph which shows the simulation result of the time change of drain-source voltage Vds at the time of turning on MOSFET in, when the area of the active region of a free wheeling diode is changed.
  • FIG. 16 is a graph (recovery waveform) showing simulation results of temporal change in forward voltage ⁇ Vf of free wheel diode 200 and forward current If when the MOSFET is turned on when the area of the active region of the free wheel diode is changed.
  • . 5 is a cross-sectional view showing a free wheeling diode 202 in Embodiment 2.
  • FIG. It is a graph which shows the time change of drain-source voltage Vds, gate-source voltage Vgs, and drain current Id when the MOSFET is turned off.
  • Vds drain-source voltage
  • Vgs gate-source voltage
  • Id drain current Id
  • n excess indicates that the total amount of impurities in the n-type column region is 10% more than the total amount of impurities in the p-type column region
  • “Just” indicates the total amount of impurities in the n-type column region
  • p "P excess” indicates that the total amount of impurities in the p-type column region is 10% more than the total amount of impurities in the n-type column regions.
  • the power supply voltage is 300V.
  • FIG. 7 is a circuit diagram showing a power conversion circuit 2 in a first modification.
  • FIG. 18 is a cross-sectional view showing a MOSFET 102 in Modification 2;
  • FIG. 18 is a cross-sectional view showing a MOSFET 104 in a third modification. It is a figure shown in order to demonstrate the conventional power inverter circuit 900.
  • FIG. 18 is a cross-sectional view showing a MOSFET 102 in Modification 2;
  • FIG. 18 is a cross-sectional view showing a MOSFET 104 in a third modification. It is a figure shown in order to demonstrate the conventional power inverter circuit 900.
  • Reference numeral 901 indicates a DC / AC converter
  • reference numeral 902 indicates a filter
  • reference numeral 903 indicates a noise filter
  • reference numeral 904 indicates a system
  • reference numeral 940 indicates a power supply
  • reference numeral 950 indicates a smoothing capacitor.
  • Embodiment 1 Configuration of Power Conversion Circuit 1 According to Embodiment 1
  • the power conversion circuit 1 according to Embodiment 1 is a chopper circuit (step-up chopper circuit) that is a component such as a DC-DC converter or an inverter.
  • the power conversion circuit 1 according to the first embodiment includes a MOSFET 100, a free wheeling diode 200, an inductive load (reactor) 300, a power supply 400, and a smoothing capacitor 500.
  • a load 600 is connected to the external terminal of the power conversion circuit 1 according to the first embodiment.
  • the MOSFET 100 controls the current supplied from the power supply 400 to the inductive load 300 and the current supplied from the power supply 400. Specifically, MOSFET 100 switches in response to a clock signal applied from the drive circuit (not shown) to the gate electrode of MOSFET 100, and when it is turned on, between inductive load 300 and the negative electrode of power supply 400. To conduct. The specific configuration of the MOSFET 100 will be described later.
  • the freewheeling diode 200 rectifies the current supplied from the power supply 400 to the inductive load 300. The specific configuration of the free wheeling diode 200 will be described later.
  • the inductive load 300 is a passive element capable of storing energy in the magnetic field formed by the flowing current.
  • the anode (+) of the power supply 400 is electrically connected to one end of the inductive load 300, and the negative electrode ( ⁇ ) of the power supply 400 is electrically connected to the source electrode of the MOSFET 100. Also, the drain electrode of the MOSFET 100 is electrically connected to the other end of the inductive load 300 and the anode electrode of the free wheeling diode 200.
  • MOSFET 100 in Embodiment 1 is, as shown in FIG. 2, a semiconductor substrate 110, a gate insulating film 124, a gate electrode 126, an interlayer insulating film 128, a source electrode 130, and a drain. It is a trench gate type MOSFET provided with the electrode 132.
  • the withstand voltage between the drain and the source of the MOSFET 100 is 300 V or more, for example, 600 V.
  • the switching frequency of the MOSFET 100 is 10 kHz or more.
  • the semiconductor substrate 110 alternates horizontally on the low resistance semiconductor layer 112, the n-type buffer layer 113 formed on the low resistance semiconductor layer 112 and having a lower impurity concentration than the low resistance semiconductor layer 112, and the buffer layer 113.
  • a super junction structure 117 is constituted by the n-type column region 114 and the p-type column region 116 having the n-type source region 120 selectively formed on the surface.
  • the buffer layer 113 and the n-type column region 114 are integrally formed, and the buffer layer 113 and the n-type column region 114 constitute an n-type semiconductor layer 115.
  • the total amount of impurities in the n-type column region 114 is larger than the total amount of impurities in the p-type column region 116.
  • the total amount of impurities in the n-type column region 114 is the total amount of impurities in the p-type column region 116 And in the range of 1.05 times to 1.15 times, for example 1.10 times.
  • the impurity concentration in n-type column region 114 may be made higher than the impurity concentration in p-type column region 116.
  • the width of the n-type column region 114 may be wider than the width of the p-type column region 116.
  • total amount of impurities refers to the total amount of impurities (n-type impurities or p-type impurities) of components (n-type column region or p-type column region) in the MOSFET.
  • the width of the p-type column region 116 on the source electrode 130 side is wider than the width of the p-type column region 116 on the drain electrode 132 side, and the width of the n-type column region 114 on the source electrode 130 side is n on the drain electrode 132 side. It is narrower than the width of the mold column area 114.
  • the width (cross-sectional area) of the p-type column region can be nonlinearly increased toward the source electrode side, and the width (cross-sectional area) of the n-type column region can be nonlinearly reduced toward the source electrode side.
  • the periphery of the gate is excessively p and the n-type column region 114 is easily depleted, so that the potential of the n-type column region 114 in the periphery of the gate does not easily increase even if the drain voltage rises.
  • the distance between the non-depleted region in n-type column region 114 and the gate electrode is relatively long, and feedback capacitance Crss (equal to gate-drain capacitance Cgd) is relatively small.
  • the impurity concentrations of the n-type column region 114 and the p-type column region 116 are constant regardless of the depth.
  • n-type column region 114, the p-type column region 116, the source region 120, and the gate electrode 126 are all formed in a stripe shape in plan view.
  • the thickness of the low resistance semiconductor layer 112 is, for example, in the range of 100 ⁇ m to 400 ⁇ m, and the impurity concentration of the low resistance semiconductor layer 112 is, for example, in the range of 1 ⁇ 10 19 cm ⁇ 3 to 1 ⁇ 10 20 cm ⁇ 3. is there.
  • the thickness of the n-type semiconductor layer 115 is, for example, in the range of 5 ⁇ m to 120 ⁇ m.
  • the impurity concentration of the n-type semiconductor layer 115 is, for example, in the range of 5 ⁇ 10 13 cm ⁇ 3 to 1 ⁇ 10 16 cm ⁇ 3 .
  • the impurity concentration of the p-type column region 116 is, for example, in the range of 5 ⁇ 10 13 cm ⁇ 3 to 1 ⁇ 10 16 cm ⁇ 3 .
  • the deepest position of the deepest portion of the base region 118 is, for example, in the range of 0.5 ⁇ m to 4.0 ⁇ m, and the impurity concentration of the base region 118 is, for example, 5 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 18 cm ⁇ 3 In the range of
  • the deepest position of the deepest part of the source region 120 is, for example, in the range of 0.1 ⁇ m to 0.4 ⁇ m, and the impurity concentration of the source region 120 is, for example, 5 ⁇ 10 19 cm ⁇ 3 to 2 ⁇ 10 20 cm ⁇ 3 In the range of
  • Trench 122 is formed to a depth position deeper than the deepest portion of base region 118 in a region where n-type column region 114 is located in a plan view, and a part of source region 120 is formed on the inner circumferential surface. It is formed to be exposed (at an exposed position).
  • the depth of the trench 122 is, for example, 3 ⁇ m.
  • the gate electrode 126 is embedded in the inside of the trench 122 via the gate insulating film 124 formed on the inner peripheral surface of the trench 122.
  • the gate insulating film 124 is formed of a silicon dioxide film having a thickness of, for example, 100 nm formed by a thermal oxidation method.
  • the gate electrode 126 is made of low resistance polysilicon formed by the CVD method and the ion implantation method.
  • the interlayer insulating film 128 is formed to cover a part of the source region 120, the gate insulating film 124, and the gate electrode 126.
  • the interlayer insulating film 128 is made of, for example, a PSG film having a thickness of 1000 nm formed by the CVD method.
  • the source electrode 130 is formed to cover the base region 118, a part of the source region 120, and the interlayer insulating film 128, and is electrically connected to the source region 120.
  • the drain electrode 132 is formed on the surface of the low resistance semiconductor layer 112.
  • the source electrode 130 is made of, for example, an aluminum-based metal (for example, an Al—Cu-based alloy) having a thickness of 4 ⁇ m, for example, formed by sputtering.
  • the drain electrode 132 is formed of a multilayer metal film such as Ti—Ni—Au. The total thickness of the multilayer metal film is, for example, 0.5 ⁇ m.
  • the free-wheel diode 200 includes a semiconductor substrate 210, an interlayer insulating film 220, an anode electrode 230, and a cathode electrode 240. It is a lifetime controlled Si-FRD (silicon-fast recovery diode).
  • Anode electrode 230 is formed on the first main surface (the upper main surface in FIG. 3) of semiconductor substrate 210, and semiconductor substrate 210 (p-type high concentration region 218 and p-type semiconductor layer 216) in active region AR. It is in contact with In the peripheral region, interlayer insulating film 220 is formed on the surface of semiconductor substrate 210.
  • the cathode electrode 240 is formed on the second main surface (the lower main surface in FIG. 3) of the semiconductor substrate 210.
  • the semiconductor substrate 210 is formed on the surface of the low resistance semiconductor layer 212, the n type semiconductor layer 214 formed on the low resistance semiconductor layer 212 and having an impurity concentration lower than that of the low resistance semiconductor layer 212, and the n type semiconductor layer 214.
  • a p-type high concentration region selectively formed on the surfaces of the p-type semiconductor layer 216 and the p-type semiconductor layer 216 and having a depth which penetrates the p-type semiconductor layer 216 and reaches the n-type semiconductor layer 214
  • a PN junction is formed between the n-type semiconductor layer 214 and the p-type semiconductor layer 216, and between the n-type semiconductor layer 214 and the p-type high concentration region 218.
  • the free wheel diode 200 is lifetime controlled by electron beam irradiation, diffusion of heavy metals, local lifetime control (He or proton irradiation) or the like.
  • the current value of the forward current is the area of the active region AR of the free wheel diode 200 (effective The current density divided by the area) is in the range of 200 A / cm 2 to 400 A / cm 2 .
  • the active region AR of the free wheeling diode 200 is a region that is substantially effective as a diode in a plan view (a region in which the anode electrode and the semiconductor substrate are in contact).
  • the rated maximum load is the maximum load when the power conversion circuit can supply power to the outside.
  • the power conversion circuit is a circuit that performs regenerative operation
  • the power conversion circuit when the power conversion circuit is operated with the rated maximum load or rated maximum regenerative current of the power conversion circuit, when the forward current of the free wheeling diode peaks,
  • the current density obtained by dividing the current value of the forward current by the area of the active area AR of the free wheeling diode is in the range of 200 A / cm 2 to 400 A / cm 2 .
  • the rated maximum regenerative current refers to regenerative operation (when the load applies a brake, etc., power is generated from the load and the generated power is returned to the power supply as reverse flow) from the load to the power supply. It refers to the maximum current when power can be supplied.
  • the depletion layer generated from the pn junction surface of the p-type region on the anode electrode side and the n-type region on the cathode electrode side is spread. Therefore, the forward current If does not flow (it is 0), and the forward voltage -Vf has a predetermined voltage value (see FIG. 4 (b)). At this time, the electrical load of the power supply 400 is accumulated in the inductive load 300.
  • the drain potential of the MOSFET 100 increases with time, and the potential (electrostatic potential) of the n-type column region 114 around the gate also increases with time. Then, the lowered potential of the gate electrode 126 becomes higher through the gate-drain capacitance Cgd, and when the channel becomes wider, the drain current Id increases and shifts to the second period.
  • the inflow from the anode electrode toward the depletion layer temporarily stops the movement of holes contributing to the reduction of the depletion layer, and the inflow from the cathode electrode toward the depletion layer causes the depletion layer
  • the movement of electrons that had contributed to the reduction of Therefore, no displacement current flows in the free wheel diode 200 (in the depletion layer), and the amount of current passing through the free wheel diode 200 decreases (the forward current If decreases (see FIG. 4B)).
  • the drain-source voltage Vds increases again at an increasing rate (slope) and decreases to the rated voltage after reaching the rated voltage.
  • the depletion layer narrows again and a displacement current flows, so the forward current If increases again (see FIG. 4B).
  • the gate-source voltage Vgs becomes lower than the gate threshold voltage, the channel disappears and the drain current Id becomes 0 (transition to the off state).
  • the reduction amount of the drain current Id per unit time in the third period is smaller than the reduction amount of the drain current per unit time in the first period (see FIGS. 4, 5 and 9). Also, the MOSFET 100 operates such that when the MOSFET is turned off, there is a period in which the gate-source voltage temporarily rises after the end of the mirror period (see FIGS. 5 and 9).
  • the depletion layer extending from the pn junction surface disappears, and electrons and holes flow directly, so the forward current If flows and gradually decreases as time passes (see FIG. 4B). ).
  • forward voltage -Vf becomes negative value (reverse voltage is generated), and conduction loss occurs.
  • the power conversion circuit according to the comparative example basically has the same configuration as the power conversion circuit 1 according to the first embodiment, but as the free wheel diode, the area of the active region is the active region of the free wheel diode in the first embodiment.
  • the power conversion circuit using a free wheeling diode whose area is four times the area of In the power conversion circuit according to the comparative example, when the MOSFET is turned off, the first period in which the drain current Id decreases, the second period in which the drain current Id increases, and the third period in which the drain current Id decreases again.
  • the drain current Id sharply decreases when the MOSFET is turned off, and then rapidly increases to about one half before the drain current decreases. It then becomes 0 after repeated vibration up and down.
  • the drain current Id is the same as the power conversion circuit according to the comparative example.
  • the first period in which the drain current Id decreases the second period in which the drain current Id increases, and the third period in which the drain current Id decreases again, from when it begins to decrease until the drain current Id first becomes zero. Operates to appear in this order, but after the drain current Id decreases when the MOSFET is turned off, it increases to about 1/3 before the decrease of the drain current, and then repeats oscillations up and down. (See FIG. 5 (a)). That is, the cobb waveform is smaller than in the case of the power conversion circuit according to the comparative example. Therefore, the turn-off loss is smaller than in the comparative example.
  • the turn-on loss in the power conversion circuit 1 according to the first embodiment will be described.
  • the drain current Id increases to a value exceeding the steady state current (peak current) and then approaches the steady state value while ringing. (See the thin solid line in FIG. 6). Further, the drain-source voltage Vds monotonously decreases rapidly (see the thin broken line in FIG. 6).
  • the power conversion circuit 1 according to the embodiment when the MOSFET 100 is turned on, the peak current is smaller and the ringing is also smaller and faster than in the power conversion circuit according to the comparative example. Ringing ends (see thick solid line in FIG. 6). Therefore, the power conversion circuit according to the embodiment has a smaller turn-on loss than the power conversion circuit according to the comparative example.
  • the free wheeling diode has a reverse recovery current (peak) value Irp smaller than that of the comparative example, and a reverse recovery time trr shorter than that of the comparative example. Therefore, the power conversion circuit according to the embodiment has a smaller recovery loss than the power conversion circuit according to the comparative example. Also, the forward voltage -Vf rapidly decreases once before reaching the steady state value and increases again to near the steady state value. At this time, the ringing amplitude is smaller than that of the comparative example (see thick dashed line in FIG. 7).
  • the power conversion circuit 1 according to the first embodiment when the power conversion circuit 1 is operated with the rated maximum load or the rated maximum regenerative current, At the peak of the directional current, the current density obtained by dividing the current value of the forward current by the active area of the free wheeling diode 200 is 200 A / cm 2 or more in the case of Si-FRD, and the free wheeling diode against the flowing current Since the area of the active region AR of 200 is relatively small, the junction capacitance Cj of the free wheeling diode 200 is reduced.
  • the current density of 200 A / cm 2 or more is obtained by dividing the current value of the forward current by the active area of the free wheel diode 200 at the peak of the forward current of the free wheel diode 200.
  • it is less than cm 2 , the area of the active region AR of the free wheeling diode 200 is relatively large, and the junction capacitance Cj of the free wheeling diode 200 is large, and the MOSFET is turned off (second period when turned off And the current component flowing from the free wheeling diode 200 toward the MOSFET 100 is small, so it is difficult to reduce the bump waveform.
  • the peak of the forward current of the free wheeling diode 200 when the power conversion circuit 1 is operated at the rated maximum load or rated maximum regenerative current, the peak of the forward current of the free wheeling diode 200
  • the current density obtained by dividing the current value by the active area of the free wheeling diode 200 is 200 A / cm 2 or more in the case of Si-FRD, and the area of the active region AR of the free wheeling diode 200 is relatively small.
  • the junction capacitance Cj of the wheel diode 200 is reduced. Therefore, since the recovery current of the free wheeling diode 200 is reduced (see the area enclosed by the broken line B in FIG. 7), the recovery loss of the free wheeling diode 200 can be reduced.
  • the recovery current of the free wheeling diode 200 is reduced, the peak current of the drain current Id when the MOSFET 100 is turned on is reduced (see the area surrounded by the broken line A in FIG. 6). can do.
  • the power conversion circuit 1 since the current density is 400 A / cm 2 or less in the case of Si-FRD, the area of the active region of the free wheeling diode 200 becomes too small. There is no Therefore, the heat generated from the semiconductor element or the like can be easily released to the outside, so that the free wheel diode 200 can be prevented from becoming high temperature, and the heat resistance when the heat generated from the semiconductor element or the like is discharged to the outside is compared Can be made smaller. As a result, the heat generated by the switching loss and the conduction loss can be efficiently discharged to the outside.
  • the current (lash current) having a large peak value flows when the power conversion circuit not connected to the power supply is connected to the power supply. Even when the smoothing capacitor incorporated in the power conversion circuit is suddenly charged with an amount of charge corresponding to the maximum value of the power supply voltage, even if it passes through the free wheeling diode 200, it is possible to prevent the occurrence of IFSM breakdown it can.
  • the free wheeling diode 200 is a lifetime controlled Si-FRD, the forward voltage -Vf does not easily increase. Therefore, the conduction loss is less likely to occur than when Si-SBD is used.
  • the turn-off loss when the MOSFET is turned off the turn-on loss when the MOSFET is turned on
  • the recovery loss of the free wheeling diode 200 Since the ratio of the sum of the three losses is larger than the ratio of the conduction loss of the free wheeling diode 200, the turn-on loss, the turn-off loss and the recovery loss can be reduced by the above configuration, and the total loss Can be made smaller.
  • the power conversion circuit 1 in the MOSFET 100, since the total amount of impurities in the n-type column region 114 is larger than that of the p-type column region 116, n-type around the gate when the MOSFET 100 is turned off. Column region 114 is less likely to be depleted. Therefore, the withstand voltage between the drain and the source can be increased. In addition, a bump waveform is generated at the time of turn-off, and the time until the current value of the drain current Id becomes zero can be lengthened. Therefore, the surge voltage of the MOSFET becomes difficult to increase.
  • the drain-source voltage Vds is maximized. Since it is possible to lengthen the time until the voltage Vds between the drain and the source becomes maximum, the amount of increase per unit time of the voltage Vds between the drain and the source can be reduced, so that the oscillation hardly occurs.
  • the reduction amount of the drain current per unit time in the third period is smaller than the reduction amount of the drain current per unit time in the first period.
  • the surge voltage of the MOSFET 100 can be further reduced.
  • the MOSFET when the MOSFET is turned off, the MOSFET operates such that a period in which the voltage between the gate and the source temporarily rises after the end of the mirror period appears.
  • the time until the current value of the current Id becomes zero can be reliably extended, and the reduction amount of the drain current Id per unit time in the third period can be reliably reduced. Therefore, the surge voltage of the MOSFET 100 can be reliably reduced.
  • the width of the p-type column region on the source electrode 130 side is wider than the width of the p-type column region 116 on the drain electrode 132 side. Since the width of the n-type column region 114 on the side 130 is narrower than the width of the n-type column region 114 on the side of the drain electrode 132, the periphery of the gate becomes excessive p, so it is easy to spread the depletion layer at turn-off. Tolerable amount can be increased
  • the power conversion circuit (not shown) according to the second embodiment basically has the same configuration as the power conversion circuit 1 according to the first embodiment, but the free wheeling diode is a SiC-SBD (silicon carbide-Schottky). It differs from the case of the power conversion circuit 1 according to the first embodiment in that it is a barrier diode. That is, in the power conversion circuit according to the second embodiment, as shown in FIG. 8, in free wheel diode 202, semiconductor substrate 210a is made of SiC (silicon carbide), and position of anode electrode 232 in contact with at least semiconductor substrate 210a. A Schottky barrier metal is disposed in the device, and the Schottky barrier metal is a Schottky barrier diode in which the Schottky barrier metal and the semiconductor base 210a are in Schottky contact with each other.
  • SiC-SBD silicon carbide-Schottky
  • the free wheeling diode 202 has a JBS structure (or MPS structure) in which a Schottky junction and a pn junction are combined. That is, the p-type semiconductor layer 216 as in the case of the free wheeling diode 200 in the first embodiment is not formed on the semiconductor substrate 210 a.
  • the JBS structure or MPS structure
  • the Schottky junction is less likely to be destroyed by passing the current using not only the Schottky junction but also the PN junction, thereby avoiding IFSM destruction. It has a structure (larger IFSM tolerance).
  • the current density of the freewheeling diode 202 is in the range of 400 A / cm 2 to 1500 A / cm 2 .
  • the reason why the current density of the freewheeling diode 202 is not 200A / cm 2 or more but 400A / cm 2 or more as in the case of the current density of the freewheeling diode 200 having the Si-FRD structure is as follows: by. That is, in the case of SiC, a high breakdown voltage SBD (Schottky Barrier Diode) having a high breakdown electric field strength is generally manufactured in a state where the thickness of the withstand voltage layer (drift layer) is small and the impurity concentration is high.
  • SBD Schottky Barrier Diode
  • the forward voltage drop can be smaller than in the case of Si, so that the active area can be smaller than in the case of Si-FRD (ie current The density can be higher than in the case of Si-FRD).
  • the current density of the free wheeling diode 202 is not 400 A / cm 2 or less as in the case of the current density of the free wheeling diode 200 having the Si-FRD structure, but is 1500 A / cm 2 or less. This is because the Schottky junction is not easily broken even when rush current rushes in the direction, and the IFFM tolerance is large.
  • the current density of the freewheeling diode 202 is more preferably in the range of 400 A / cm 2 to 1000 A / cm 2 .
  • the power conversion circuit according to the second embodiment differs from the power conversion circuit 1 according to the first embodiment in that the free wheel diode is SiC-SBD, but the power conversion circuit 1 according to the first embodiment Similarly to the above case, when the power conversion circuit 1 is operated at the rated maximum load or rated maximum regenerative current, the current value of the forward current at the peak of the free wheel diode 202 is activated.
  • the current density divided by the area is 400 A / cm 2 or more in the case of SiC-SBD, and the area of the active region AR of the free wheeling diode 202 is relatively small with respect to the flowing current.
  • the capacity Cj becomes smaller.
  • the turn-off loss can be reduced.
  • the current of the forward current at the peak of the forward current of the free wheeling diode 200 Since the current density obtained by dividing the value by the active area of the free wheeling diode 200 is 400 A / cm 2 or more in the case of SiC-SBD, the area of the active region AR of the free wheeling diode 202 is compared with the flowing current. And the junction capacitance Cj of the free wheeling diode 200 is reduced. Therefore, since the recovery current of the free wheeling diode 202 is reduced (see the area enclosed by the broken line B in FIG.
  • the recovery loss of the freewheeling diode 202 can be reduced.
  • the recovery current of the free wheeling diode 202 is reduced, the peak current of the drain current Id when the MOSFET is turned on is reduced (see the area surrounded by the broken line A in FIG. 6), and the MOSFET turn on loss is reduced. can do.
  • the current density is 1500 A / cm 2 or less in the case of SiC-SBD, so the area of the active region of the free wheeling diode 202 does not become too small. . Therefore, the heat generated from the semiconductor element or the like can be easily released to the outside, so that the free wheel diode 200 can be prevented from becoming high temperature, and the heat resistance when the heat generated from the semiconductor element or the like is discharged to the outside is compared Can be made smaller. As a result, the heat generated by the switching loss and the conduction loss can be efficiently discharged to the outside.
  • the free wheeling diode 202 is a SiC-SBD, high speed switching can be performed, and switching loss can be reduced.
  • the free wheeling diode 202 has a JBS structure in which the Schottky junction and the pn junction are combined, so it becomes a diode with low conduction loss and small leakage current. It is possible to make a power conversion circuit with less loss.
  • the free wheeling diode 202 since the free wheeling diode 202 has a JBS structure, it can flow current from the p-type high concentration region 218 when the rush current passes through the free wheeling diode, and reliably prevents the occurrence of the IFSM. it can.
  • the power conversion circuit according to the second embodiment has the same configuration as that of the power conversion circuit 1 according to the first embodiment except that the free wheel diode is SiC-SBD. Among the effects of the conversion circuit 1, the corresponding one is obtained.
  • the total amount of impurities in the n-type column region is larger than the total amount of impurities in the p-type column region (n excess), but the present invention is not limited to this.
  • the total amount of impurities in the n-type column region may be equal to the total amount of impurities in the p-type column region (Just), or the total amount of impurities in the p-type column region is slightly larger than the total amount of impurities in the n-type column region (p excess, for example
  • the total amount of impurities in the p-type column region may be greater than 1.00 times, equal to or less than 1.03 times the total amount of impurities in the n-type column region).
  • the drain current Id of the MOSFET operates so that a cobb waveform appears (although smaller than the case of n excess) (see FIGS. 9 and 10).
  • a SiC-SBD having a JBS structure (or MPS structure) is used as a free wheel diode, but the present invention is not limited to this.
  • a SiC-SBD having a structure other than the JBS structure or the MPS structure may be used.
  • the current density of the free wheeling diode is preferably in the range of 400 A / cm 2 to 1000 A / cm 2 because the IFSM resistance is slightly smaller than that of the JBS structure (or MPS structure).
  • the upper limit is more preferably smaller than 1000 A / cm 2 .
  • step-up chopper circuit was used as a power conversion circuit, this invention is not limited to this.
  • a step-down chopper circuit see FIG. 11
  • a full bridge circuit a half bridge circuit, a three-phase AC converter, a non-insulation full bridge circuit, a non isolation half bridge circuit, a push pull circuit, an RCC circuit, a forward Converters, flyback converters and other circuits may be used.
  • a trench gate type MOSFET is used as the MOSFET, but the present invention is not limited to this.
  • a MOSFET a semiconductor substrate 110 is formed on a portion of an n-type column region 114 and a p-type base region 118 formed on the entire surface of the p-type column region 116 and an n-type formed on the surface of the base region 118 Source region 120 and an n-type surface high concentration diffusion region 119 formed in a portion of the surface of n-type column region 114 where base region 118 is not formed;
  • a gate electrode 136 formed via a gate insulating film 134 on the base region 118 sandwiched between the source region 120 and the n-type column region 114 (n-type surface high concentration diffusion region 119)
  • a planar gate type MOSFET may be used (MOSFET 102 in the modification 2; see FIG. 12).
  • the width of the p-type column region on the source electrode side is made wider than the width of the p-type column region on the drain electrode side, and the width of the n-type column region on the source electrode side is Although narrower than the width of the n-type column region on the electrode side, the present invention is not limited to this.
  • the width of the p-type column region 116 may be fixed.
  • the impurity concentration of the p-type column region 116 is constant regardless of the depth, but the present invention is not limited to this.
  • the impurity concentration of the p-type column region is made higher than the impurity concentration of the n-type column region, and on the drain electrode side, the impurity concentration of the p-type column region is lower than the impurity concentration of the n-type column region.
  • the MOSFET 104 in Modification 3; see FIG. 13 see FIG. 13
  • the widths of the p-type column region and the n-type column region may be fixed along the depth direction of the p-type column region (see FIG.
  • the width of the n-type column region on the source electrode side may be smaller than the width of the n-type column region on the drain electrode side.
  • the n-type column region 114, the p-type column region 116, the trench 122, and the gate electrode 126 are formed in a stripe shape in plan view, but the present invention is limited thereto is not.
  • the n-type column region 114, the p-type column region 116, the trench 122, and the gate electrode 126 have a circular shape (pillar shape in a three-dimensional view), a rectangular frame shape, a circular frame shape or a lattice shape You may form.
  • a DC power supply is used as a power supply, but the present invention is not limited to this.
  • An alternating current power supply may be used as the power supply.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明の電力変換回路１は、スーパージャンクション構造が構成されたＭＯＳＦＥＴと、誘導性負荷と、フリーホイールダイオードとを備え、ＭＯＳＦＥＴのスイッチング周波数は、１０ｋＨｚ以上であり、ＭＯＳＦＥＴは、ターンオフしたときに、ドレイン電流が減少する第１期間と、ドレイン電流が増加する第２期間と、ドレイン電流が再び減少する第３期間とがこの順番に出現するように動作し、フリーホイールダイオードは、Ｓｉ－ＦＲＤ又はＳｉＣ－ＳＢＤであり、順方向電流の電流値をフリーホイールダイオードの活性領域の面積で割った電流密度は、Ｓｉ－ＦＲＤの場合には２００～４００Ａ／ｃｍ２、ＳｉＣ－ＳＢＤの場合には４００～１５００Ａ／ｃｍ２の範囲内にあることを特徴とする。　本発明の電力変換回路１によれば、ターンオフしたときのドレイン電流の波形にコブ波形を比較的小さくすることができ、ターンオフ損失が大きくなり難くなる。

Description

電力変換回路
　本発明は、電力変換回路に関する。
　従来、スーパージャンクション構造が構成されたＭＯＳＦＥＴを備える電力変換回路が知られている（例えば特許文献１参照。）。
　従来の電力変換回路９００は、スーパージャンクション構造が構成されたＭＯＳＦＥＴ９１０と、逆流阻止ダイオード９２０と、誘導性負荷（リアクトル）９３０とを備える昇圧チョッパ回路である（図１４参照。）。
　従来の電力変換回路９００によれば、スーパージャンクション構造が構成されたＭＯＳＦＥＴ９１０を備えるため、ＭＯＳＦＥＴ９１０が高耐圧となるだけでなく、ＭＯＳＦＥＴのオン抵抗が低いためスイッチング周波数を上げても導通損失の増加を抑制することができる。
特開２０１２－１４３０６０号公報
　ところで、本発明の発明者らは、電力変換回路におけるＭＯＳＦＥＴのスーパージャンクション構造のチャージバランスにバラツキが生じると、ターンオフしたときのＭＯＳＦＥＴのドレイン電流の波形に比較的大きなコブ波形（ドレイン電流が減少し始めてからドレイン電流が最初に０となるまでの間に、ドレイン電流が減少する第１期間と、ドレイン電流が増加する第２期間と、ドレイン電流が再び減少する第３期間とがこの順番に出現する波形、図４及び図５参照）が出現する場合があり、このようなコブ波形によって（ドレイン・ソース間電圧のサージ電圧が小さくなるというメリットはあるものの）ターンオフ損失が大きくなってしまう場合がある、という問題があることを見出した。
　そこで、本発明は、上記した問題を解決するためになされたものであり、ターンオフしたときのドレイン電流のコブ波形を比較的小さくすることができ、ターンオフ損失が大きくなり難い電力変換回路を提供することを目的とする。
［１］本発明の電力変換回路は、ｎ型コラム領域及びｐ型コラム領域を有し、前記ｎ型コラム領域及び前記ｐ型コラム領域でスーパージャンクション構造が構成された半導体基体を有するＭＯＳＦＥＴと、フリーホイールダイオードと、誘導性負荷とを備え、前記ＭＯＳＦＥＴのスイッチング周波数は、１０ｋＨｚ以上であり、前記ＭＯＳＦＥＴは、ターンオフしたときに、ドレイン電流の波形が、前記ドレイン電流が減少し始めてから前記ドレイン電流が最初に０となるまでの間に、前記ドレイン電流が減少する第１期間と、前記ドレイン電流が増加する第２期間と、前記ドレイン電流が再び減少する第３期間とがこの順番に出現するように動作し、前記フリーホイールダイオードは、ライフタイムコントロールされたＳｉ－ＦＲＤ、又は、ＳｉＣ－ＳＢＤであり、前記電力変換回路の定格最大負荷又は定格最大回生電流で前記電力変換回路を運転した場合において、前記フリーホイールダイオードの順方向電流のピーク時に、前記順方向電流の電流値を前記フリーホイールダイオードの活性領域の面積で割った電流密度は、前記フリーホイールダイオードが前記Ｓｉ－ＦＲＤの場合には、２００Ａ／ｃｍ２～４００Ａ／ｃｍ２の範囲内にあり、前記フリーホイールダイオードが前記ＳｉＣ－ＳＢＤの場合には、４００Ａ／ｃｍ２～１５００Ａ／ｃｍ２の範囲内にあることを特徴とする電力変換回路。
［２］本発明の電力変換回路においては、前記フリーホイールダイオードは、ライフタイムコントロールされたＳｉ－ＦＲＤであることが好ましい。
［３］本発明の電力変換回路においては、前記フリーホイールダイオードは、ＳｉＣ－ＳＢＤであることが好ましい。
［４］本発明の電力変換回路においては、前記フリーホイールダイオードは、ＭＰＳ構造又はＪＢＳ構造を有することが好ましい。
［５］本発明の電力変換回路においては、前記電力変換回路における総合損失のうち、前記ＭＯＳＦＥＴをターンオンしたときのターンオフ損失、前記ＭＯＳＦＥＴをターンオフしたときのターンオン損失及び前記フリーホイールダイオードのリカバリ損失の３つの損失の和が占める割合が、前記フリーホイールダイオードの導通損失が占める割合よりも大きいことが好ましい。
［６］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいて、前記ｎ型コラム領域の不純物総量は、前記ｐ型コラム領域の不純物総量よりも多いことが好ましい。
［７］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいて、前記ｎ型コラム領域の不純物総量は、前記ｐ型コラム領域の不純物総量と等しいことが好ましい。
［８］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいて、前記ｐ型コラム領域の不純物総量は、前記ｎ型コラム領域の不純物総量の１．００倍よりも多く、１．０３倍と等しいかそれよりも少ないことが好ましい。
［９］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいて、前記第３期間における単位時間当たりの前記ドレイン電流の減少量は、前記第１期間における単位時間当たりの前記ドレイン電流の減少量よりも小さいことが好ましい。
［１０］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいて、前記ＭＯＳＦＥＴをターンオフしたとき、ミラー期間終了後にゲート・ソース間電圧が一時的に上昇する期間が出現するように動作することが好ましい。
［１１］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおける前記半導体基体は、前記ｎ型コラム領域及び前記ｐ型コラム領域の表面に形成されたｐ型のベース領域と、前記ベース領域の表面に形成されたｎ型のソース領域とをさらに有し、前記ＭＯＳＦＥＴは、平面的に見て前記ｎ型コラム領域が位置する領域内に、前記ベース領域の最深部よりも深い深さ位置まで形成され、かつ、前記ソース領域の一部が内周面に露出するように形成されたトレンチと、前記トレンチの内周面に形成されたゲート絶縁膜を介して前記トレンチの内部に埋め込まれてなるゲート電極とをさらに有するトレンチゲート型のＭＯＳＦＥＴであることが好ましい。
［１２］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおける前記半導体基体は、前記ｎ型コラム領域の一部及び前記ｐ型コラム領域の全部の表面に形成されたｐ型のベース領域と、前記ベース領域の表面に形成されたｎ型のソース領域と、前記ｎ型コラム領域の表面のうち前記ベース領域が形成されていない部分に形成されたｎ型の表面高濃度拡散領域とを有し、前記ＭＯＳＦＥＴは、前記ＭＯＳＦＥＴの第１主面側に、前記ソース領域と前記ｎ型コラム領域とに挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極をさらに有するプレーナーゲート型のＭＯＳＦＥＴであることが好ましい。
［１３］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいては、前記半導体基体の一方面にソース電極が形成されており、かつ、前記半導体基体の他方面にドレイン電極が形成されており、前記ソース電極側における前記ｐ型コラム領域の幅は、前記ドレイン電極側における前記ｐ型コラム領域の幅よりも広く、前記ソース電極側における前記ｎ型コラム領域の幅は、前記ドレイン電極側における前記ｎ型コラム領域の幅よりも狭いことが好ましい。
［１４］本発明の電力変換回路においては、前記ＭＯＳＦＥＴにおいては、前記半導体基体の一方面にソース電極が形成され、かつ、前記半導体基体の他方面にドレイン電極が形成されており、前記ソース電極側においては、前記ｐ型コラム領域の不純物濃度が、前記ｎ型コラム領域の不純物濃度よりも高く、前記ドレイン電極側においては、前記ｐ型コラム領域の不純物濃度が、前記ｎ型コラム領域の不純物濃度よりも低いことが好ましい。
　本発明の電力変換回路によれば、電力変換回路の定格最大負荷又は定格最大回生電流で運転した場合において、フリーホイールダイオードの順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオードの活性面積で割った電流密度は、Ｓｉ－ＦＲＤの場合には２００Ａ／ｃｍ２以上、ＳｉＣ－ＳＢＤの場合に４００Ａ／ｃｍ２以上であり、流れる電流に対してフリーホイールダイオードの活性領域の面積が比較的小さいことから、フリーホイールダイオードの接合容量Ｃｊが小さくなる。従って、ＭＯＳＦＥＴをターンオフしたときの第２期間にフリーホイールダイオードからＭＯＳＦＥＴに向かって流れる電流成分が小さくなるため、ＭＯＳＦＥＴのドレイン電流のコブ波形を比較的小さくすることができ（図５（ａ）参照。）、その結果、ターンオフ損失を小さくすることができる。
　また、本発明の電力変換回路によれば、上記したように、フリーホイールダイオードの活性領域の面積が比較的小さいことから、フリーホイールダイオードの接合容量Ｃｊが小さくなる。従って、フリーホイールダイオードのリカバリ電流が小さくなるため（図７の破線Ｂで囲まれた領域参照。）、フリーホイールダイオードのリカバリ損失を小さくすることができる。また、フリーホイールダイオードのリカバリ電流が小さくなるため、ＭＯＳＦＥＴをターンオンしたときのドレイン電流のピーク電流が小さくなり（図６の破線Ａで囲まれた領域参照。）、ＭＯＳＦＥＴのターンオン損失を小さくすることができる。
　また、本発明の電力変換回路によれば、上記電流密度は、Ｓｉ－ＦＲＤの場合には４００Ａ／ｃｍ２以下であり、ＳｉＣ－ＳＢＤの場合には１５００Ａ／ｃｍ２以下であることから、フリーホイールダイオードの活性領域の面積が小さくなりすぎることがない。このため、半導体素子等から発する熱を外部に放出し易くなるため、フリーホイールダイオードが高温になることを防ぐことができ、半導体素子等から発する熱を外部へ放出する際の熱抵抗を比較的小さくすることができる。その結果、スイッチング損失や導通損失によって発生する熱を効率よく外部へ排出することができる。
　また、フリーホイールダイオードの活性領域の面積が小さくなりすぎることがないため、電源に接続されていない状態の電力変換回路を電源に接続したときなどに流れる、ピーク値が大きい電流（ラッシュ電流）が、フリーホイールダイオードを通過するときでも、ＩＦＳＭ破壊が起こることを防ぐことができる。
　また、本発明の電力変換回路によれば、ＭＯＳＦＥＴのスイッチング周波数は、１０ｋＨｚ以上であるため、総合損失（＝導通損失＋スイッチング損失）に対する導通損失の割合よりも、スイッチング損失（ターンオン損失、ターンオフ損失及びリカバリ損失を含む）の割合の方が大きくなる。このため、上記したような構成としてターンオン損失、ターンオフ損失及びリカバリ損失を小さくすることにより、総合損失を小さくすることができる。
実施形態１に係る電力変換回路１を示す回路図である。 実施形態１におけるＭＯＳＦＥＴ１００を示す断面図である。 実施形態１におけるフリーホイールダイオード２００を示す断面図である。 実施形態１におけるＭＯＳＦＥＴ１００のドレイン・ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄ、並びに、フリーホイールダイオード２００の順方向電圧－Ｖｆ及び順方向電流Ｉｆの時間変化を示すグラフの模式図である。図４（ａ）はＭＯＳＦＥＴ１００のドレイン・ソース間電圧Ｖｄｓ及びドレイン電流Ｉｄの時間変化を示すグラフの模式図であり、図４（ｂ）はフリーホイールダイオード２００の順方向電圧－Ｖｆ及び順方向電流Ｉｆの時間変化を示すグラフの模式図である。なお、図４（ａ）のドレイン電流Ｉｄのグラフの時刻ｔ３近傍及び時刻ｔ５近傍の破線は、フリーホイールダイオードの活性領域の面積が実施形態１のフリーホイールダイオードの活性領域の面積の４倍のときのドレイン電流Ｉｄのグラフを示し、図４（ｂ）の順方向電流Ｉｆのグラフの時刻ｔ５近傍の破線はフリーホイールダイオードの活性領域の有効面積が実施形態１のフリーホイールダイオードの活性領域の面積４倍のときの順方向電流Ｉｆのグラフを示す。また、図４においては、説明を容易にするために、ターンオフ期間（時刻ｔ２～ｔ３の間）及びターンオン期間（時刻ｔ４～ｔ５の間）の変化を強調して記載しているため、寸法、形状、リンギングの有無等は必ずしも実際の波形と一致しない。ちなみに、図４（ｂ）において、電圧軸の採り方として、上向きを－Ｖｆとしたのは、以下のような事情を考慮したからである。すなわち、電流については、順方向電流を正、逆方向電流を負としているのに対して、電圧については、接合に対する順方向電圧降下を負に、逆バイアスを正にとっており、ダイオードが順方向に電流を流しているとき、順方向電圧降下は、グラフでは負値で現れている。また、電源電圧がダイオードに対して逆バイアスで印加されるとき、逆耐圧Ｖｒは正値で現れる。従って、これらの事情を考慮して、電圧軸の採り方として、上向きを－Ｖｆで表している。 フリーホイールダイオードの活性領域の面積を変えた場合における、ＭＯＳＦＥＴをターンオフしたときのＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの時間変化の実測波形を示すグラフである。図５（ａ）は実施例に係る電力変換回路におけるＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの時間変化を示すグラフであり、図５（ｂ）は比較例に係る電力変換回路におけるＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの時間変化を示すグラフである。なお、比較例に係る電力変換回路は、フリーホイールダイオードとして、活性領域の面積が実施形態１におけるフリーホイールダイオードの４倍の面積であるフリーホイールダイオードを備える電力変換回路である（図６及び図７において同じ。）。また、経過時間の単位「２０ｎｓｅｃ／ｄｉｖ」は１目盛が２０ｎｓｅｃであることを示し、ドレイン・ソース間電圧Ｖｄｓの単位「１００Ｖ／ｄｉｖ」は１目盛が１００Ｖであることを示し、ゲート・ソース間電圧Ｖｇｓの単位「２Ｖ／ｄｉｖ」は１目盛が２Ｖであることを示し、ドレイン電流Ｉｄの単位「１Ａ／ｄｉｖ」は１目盛が１Ａであることを示す。 フリーホイールダイオードの活性領域の面積を変えた場合における、ＭＯＳＦＥＴをターンオンしたときのドレイン・ソース間電圧Ｖｄｓの時間変化のシミュレーション結果を示すグラフである。 フリーホイールダイオードの活性領域の面積を変えた場合における、ＭＯＳＦＥＴをターンオンしたときのフリーホイールダイオード２００の順方向電圧－Ｖｆ及び順方向電流Ｉｆの時間変化のシミュレーション結果を示すグラフ（リカバリ波形）である。 実施形態２におけるフリーホイールダイオード２０２を示す断面図である。 ＭＯＳＦＥＴをターンオフしたときのドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの時間変化を示すグラフである。なお、図９において、「ｎ過多」は、ｎ型コラム領域の不純物総量がｐ型コラム領域の不純物総量よりも１０％多い場合を示し、「Ｊｕｓｔ」は、ｎ型コラム領域の不純物総量とｐ型コラム領域の不純物総量とが等しい場合を示し、「ｐ過多」は、ｐ型コラム領域の不純物総量がｎ型コラム領域の不純物総量よりも１０％多い場合を示す。また、電源電圧は３００Ｖである。 ｐ型コラム領域の不純物総量がｎ型コラム領域の不純物総量よりもわずか（２％）に多い場合において、ＭＯＳＦＥＴをターンオフしたときのドレイン・ソース間電圧Ｖｄｓ、ゲート・ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄの時間変化を示すグラフである。 変形例１における電力変換回路２を示す回路図である。 変形例２におけるＭＯＳＦＥＴ１０２を示す断面図である。 変形例３におけるＭＯＳＦＥＴ１０４を示す断面図である。 従来の電力変換回路９００を説明するために示す図である。なお、符号９０１はＤＣ／ＡＣ変換部を示し、符号９０２はフィルタを示し、符号９０３はノイズフィルタを示し、符号９０４は系統を示し、符号９４０は電源を示し、符号９５０は平滑コンデンサを示す。
　以下、本発明の電力変換回路について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の回路構成やグラフを厳密に反映したものではない。
［実施形態１］
１．実施形態１に係る電力変換回路１の構成について
　実施形態１に係る電力変換回路１は、ＤＣ－ＤＣコンバータやインバータ等の構成要素であるチョッパ回路（昇圧チョッパ回路）である。実施形態１に係る電力変換回路１は、図１に示すように、ＭＯＳＦＥＴ１００、フリーホイールダイオード２００と、誘導性負荷（リアクトル）３００と、電源４００と、平滑コンデンサ５００とを備える。実施形態１に係る電力変換回路１の外部端子には負荷６００が接続されている。
　ＭＯＳＦＥＴ１００は、電源４００から誘導性負荷３００に供給する電流及び電源４００から供給される電流を制御する。具体的には、ＭＯＳＦＥＴ１００は、ドライブ回路（図示せず）からＭＯＳＦＥＴ１００のゲート電極に印加されるクロック信号に応答してスイッチングし、オン状態になると、誘導性負荷３００と電源４００の負極との間を導通させる。ＭＯＳＦＥＴ１００の具体的な構成については、後述する。
　フリーホイールダイオード２００は、電源４００から誘導性負荷３００に供給する電流の整流動作を行う。フリーホイールダイオード２００の具体的な構成については後述する。
　誘導性負荷３００は、流れる電流によって形成される磁場にエネルギーを蓄えることができる受動素子である。
　電源４００の陽極（＋）は、誘導性負荷３００の一方端と電気的に接続されており、電源４００の負極（－）は、ＭＯＳＦＥＴ１００のソース電極と電気的に接続されている。また、ＭＯＳＦＥＴ１００のドレイン電極は、誘導性負荷３００の他方端及びフリーホイールダイオード２００のアノード電極と電気的に接続されている。
２．実施形態１におけるＭＯＳＦＥＴ１００の構成について
　実施形態１におけるＭＯＳＦＥＴ１００は、図２に示すように、半導体基体１１０と、ゲート絶縁膜１２４と、ゲート電極１２６と、層間絶縁膜１２８と、ソース電極１３０と、ドレイン電極１３２とを備えるトレンチゲート型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ１００のドレイン・ソース間耐圧は、３００Ｖ以上であり、例えば６００Ｖである。ＭＯＳＦＥＴ１００のスイッチング周波数は、１０ｋＨｚ以上である。
　半導体基体１１０は、低抵抗半導体層１１２と、低抵抗半導体層１１２上に形成され低抵抗半導体層１１２よりも不純物濃度が低いｎ型のバッファ層１１３、バッファ層１１３上に水平方向に沿って交互に配列されたｎ型コラム領域１１４及びｐ型コラム領域１１６と、ｎ型コラム領域１１４及びｐ型コラム領域１１６の表面(表面上）に形成されたｐ型のベース領域１１８と、ベース領域１１８の表面に選択的に形成されたｎ型のソース領域１２０を有し、ｎ型コラム領域１１４及びｐ型コラム領域１１６でスーパージャンクション構造１１７が構成されている。なお、バッファ層１１３及びｎ型コラム領域１１４は一体的に形成されており、バッファ層１１３とｎ型コラム領域１１４とでｎ型半導体層１１５を構成している。
　半導体基体１１０において、ｎ型コラム領域１１４の不純物総量は、ｐ型コラム領域１１６の不純物総量よりも多く、具体的には、ｎ型コラム領域１１４の不純物総量は、ｐ型コラム領域１１６の不純物総量の１．０５倍～１．１５倍の範囲内にあり、例えば、１．１０倍である。なお、ｎ型コラム領域１１４の不純物総量をｐ型コラム領域１１６の不純物総量よりも多くするためには、ｎ型コラム領域１１４の不純物濃度をｐ型コラム領域１１６の不純物濃度よりも高くしてもよいし、ｎ型コラム領域１１４の幅をｐ型コラム領域１１６の幅よりも広くしてもよい。
　なお、「不純物総量」とは、ＭＯＳＦＥＴ内の構成要素（ｎ型コラム領域又はｐ型コラム領域）の不純物（ｎ型不純物又はｐ型不純物）の総量をいう。
　ソース電極１３０側におけるｐ型コラム領域１１６の幅は、ドレイン電極１３２側におけるｐ型コラム領域１１６の幅よりも広く、ソース電極１３０側におけるｎ型コラム領域１１４の幅は、ドレイン電極１３２側におけるｎ型コラム領域１１４の幅よりも狭い。ｐ型コラム領域の幅（断面積）をソース電極側に向かうに従って非線形的に大きくし、ｎ型コラム領域の幅（断面積）をソース電極側に向かうに従って非線形的に小さくすることもできる。この場合には、（１）ゲート周辺がｐ過多になり、ｎ型コラム領域１１４が空乏化されやすくなるため、ドレイン電圧が上昇してもゲート周辺のｎ型コラム領域１１４の電位が高くなり難くなる。また、（２）ｎ型コラム領域１１４における空乏化されていない領域とゲート電極との間隔が比較的長くなり、帰還容量Ｃｒｓｓ（ゲート・ドレイン間容量Ｃｇｄと等しい）が比較的小さくなるため、ＭＯＳＦＥＴをターンオフしたときにドレイン電圧が上昇するのに伴ってｎ型コラム領域１１４（ｎ型コラム領域のうちの空乏化されていない領域）の電位が上昇しても、ゲート電極がｎ型コラム領域の電位変化の影響を受け難くなる。その結果、ゲート周辺のチャージバランスのバラツキがあったとしても、ターンオフしたときのスイッチング特性のバラツキを従来よりも小さくすることができる、という効果を得ることができる。
　ｎ型コラム領域１１４及びｐ型コラム領域１１６の不純物濃度はそれぞれ、深さによらず一定になっている。
　ｎ型コラム領域１１４、ｐ型コラム領域１１６、ソース領域１２０及びゲート電極１２６はいずれも、平面的に見てストライプ状に形成されている。
　低抵抗半導体層１１２の厚さは、例えば１００μｍ～４００μｍの範囲内にあり、低抵抗半導体層１１２の不純物濃度は、例えば１×１０１９ｃｍ－３～１×１０２０ｃｍ－３の範囲内にある。ｎ型半導体層１１５の厚さは、例えば５μｍ～１２０μｍの範囲内にある。ｎ型半導体層１１５の不純物濃度は例えば５×１０１３ｃｍ－３～１×１０１６ｃｍ－３の範囲内にある。ｐ型コラム領域１１６の不純物濃度は例えば５×１０１３ｃｍ－３～１×１０１６ｃｍ－３の範囲内にある。ベース領域１１８の最深部の深さ位置は、例えば０．５μｍ～４．０μｍの範囲内にあり、ベース領域１１８の不純物濃度は、例えば５×１０１６ｃｍ－３～１×１０１８ｃｍ－３の範囲内にある。ソース領域１２０の最深部の深さ位置は、例えば０．１μｍ～０．４μｍの範囲内にあり、ソース領域１２０の不純物濃度は、例えば５×１０１９ｃｍ－３～２×１０２０ｃｍ－３の範囲内にある。
　トレンチ１２２は、平面的に見てｎ型コラム領域１１４が位置する領域内に、ベース領域１１８の最深部よりも深い深さ位置まで形成され、かつ、ソース領域１２０の一部が内周面に露出するように(露出する位置に）形成されている。トレンチ１２２の深さは、例えば３μｍである。
　ゲート電極１２６は、トレンチ１２２の内周面に形成されたゲート絶縁膜１２４を介してトレンチ１２２の内部に埋め込まれてなる。ゲート絶縁膜１２４は、熱酸化法により形成された厚さが例えば１００ｎｍの二酸化珪素膜からなる。ゲート電極１２６は、ＣＶＤ法及びイオン注入法により形成された低抵抗ポリシリコンからなる。
　層間絶縁膜１２８は、ソース領域１２０の一部、ゲート絶縁膜１２４及びゲート電極１２６を覆うように形成されている。層間絶縁膜１２８は、ＣＶＤ法により形成された厚さが例えば１０００ｎｍのＰＳＧ膜からなる。
　ソース電極１３０は、ベース領域１１８、ソース領域１２０の一部、及び、層間絶縁膜１２８を覆うように形成され、ソース領域１２０と電気的に接続されている。ドレイン電極１３２は、低抵抗半導体層１１２の表面上に形成されている。ソース電極１３０は、スパッタ法により形成された厚さが例えば４μｍのアルミニウム系の金属（例えば、Ａｌ－Ｃｕ系の合金）からなる。ドレイン電極１３２は、Ｔｉ－Ｎｉ－Ａｕなどの多層金属膜により形成されている。多層金属膜全体の厚さは、例えば０．５μｍである。
３．実施形態１におけるフリーホイールダイオード２００の構成について
　実施形態１に係るフリーホイールダイオード２００は、図３に示すように、半導体基体２１０と、層間絶縁膜２２０と、アノード電極２３０と、カソード電極２４０とを備える、ライフタイムコントロールされたＳｉ－ＦＲＤ（シリコン－ファスト・リカバリ・ダイオード）である。
　アノード電極２３０は、半導体基体２１０の第１主面（図３の上方の主面）上に形成されており、活性領域ＡＲにおいて、半導体基体２１０（ｐ型高濃度領域２１８及びｐ型半導体層２１６）と接している。周辺領域においては、半導体基体２１０の表面上に層間絶縁膜２２０が形成されている。カソード電極２４０は、半導体基体２１０の第２主面（図３の下方の主面）上に形成されている。
　半導体基体２１０は、低抵抗半導体層２１２と、低抵抗半導体層２１２上に形成され低抵抗半導体層２１２よりも不純物濃度が低いｎ型半導体層２１４と、ｎ型半導体層２１４の表面に形成されたｐ型半導体層２１６と、ｐ型半導体層２１６の表面に選択的に形成され、かつ、ｐ型半導体層２１６を貫通してｎ型半導体層２１４に達する深さで形成されたｐ型高濃度領域２１８とを有し、ｎ型半導体層２１４とｐ型半導体層２１６の間、及び、ｎ型半導体層２１４とｐ型高濃度領域２１８との間でＰＮ接合が形成されている。
　フリーホイールダイオード２００は、電子線照射、重金属の拡散、局所ライフタイム制御（Ｈｅやプロトン照射）等によりライフタイムコントロールされている。
　電力変換回路１の定格最大負荷で電力変換回路１を運転した場合において、フリーホイールダイオード２００の順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオード２００の活性領域ＡＲの面積（有効面積）で割った電流密度は、２００Ａ／ｃｍ２～４００Ａ／ｃｍ２の範囲内にある。
　なお、フリーホイールダイオード２００の活性領域ＡＲは、平面的に見て実質的にダイオードとして有効な領域（アノード電極と半導体基体とが接している領域）のことをいう。また、定格最大負荷とは、電力変換回路が外部に電力を供給できるときの最大の負荷のことをいう。
　なお、電力変換回路が、回生運転を行う回路の場合には、電力変換回路の定格最大負荷又は定格最大回生電流で電力変換回路を運転した場合において、フリーホイールダイオードの順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオードの活性領域ＡＲの面積で割った電流密度は、２００Ａ／ｃｍ２～４００Ａ／ｃｍ２の範囲内にある。
　なお、定格最大回生電流とは、回生運転（負荷がブレーキをかけるなどした場合において、負荷で発電し、発電された電力を電源側に逆潮流として戻す運転）をしたときに、負荷から電源に向かって電力が供給できるときの最大の電流のことをいう。
　上記したような回生運転を行う電力変換回路の場合において、同一の電力変換回路を用いて通常運転から回生運転に入る場合、（降圧チョッパ又は昇圧チョッパとなるように）結線を変更して使用する（例えば、従来の電力変換回路９００において、通常運転時においては、図１２の左から右に向かって電力が供給され、回生運転時においては、図１２の右から左に向かって電力が供給される。）。
　この場合であっても、ＭＯＳＦＥＴとフリーホイールダイオードの役割は、通常運転の場合とほとんど変わらないため、ＭＯＳＦＥＴのターンオフ時に、電流波形にコブ波形が出現することや、そのコブ波形の大きさがフリーホイールダイオードの接合容量によって影響を受ける点も、通常運転の場合とほとんど同様である。また、ダイオードの面積が大きければ、リカバリ電流も大きくなることも通常運転の場合と同様である。
　従って、回生運転を行うことを前提にした回路においては、回生運転時の定格最大電流におけるフリーホイールダイオードの電流密度の条件は、通常運転時における電流密度の条件と同じになる。
４．実施形態１に係る電力変換回路１の動作について
（１）オン状態（図４の時刻ｔ１～ｔ２、ｔ５～ｔ６参照）
　電力変換回路１（図１参照。）のＭＯＳＦＥＴ１００がオン状態のとき、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路が形成され、当該電流経路に電流が流れる。ＭＯＳＦＥＴ１００においては、ベース領域１１８にチャネルが形成され、ドレイン電極１３２とソース電極１３０とが導通し、ドレイン電流Ｉｄは徐々に大きくなっていく（図４（ａ）参照。）。一方、ドレイン・ソース間電圧Ｖｄｓは０のままである。
　フリーホイールダイオード２００においては、アノード電極側のｐ型領域とカソード電極側のｎ型領域とのｐｎ接合面から生じる空乏層が広がっている。従って、順方向電流Ｉｆは流れておらず（０になっている）、順方向電圧－Ｖｆが所定の電圧値となっている（図４（ｂ）参照。）。このとき、誘導性負荷３００には電源４００の電気エネルギーが蓄積される。
（２）ターンオフ期間（図４の時刻ｔ２～ｔ３参照）
　電力変換回路１（図１参照。）のＭＯＳＦＥＴ１００をターンオフしたとき、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路を流れる電流が減少し、やがて０になる。一方、誘導性負荷３００は、自己を流れる電流を維持するために起電力を発生する。発生した起電力はフリーホイールダイオード２００に印加している逆バイアスを順バイアスに変化させるため、順方向電圧－Ｖｆが低下し、フリーホイールダイオード２００に順方向電流が流れる。詳細は以下のとおりである。
（２－１）第１期間
　ＭＯＳＦＥＴ１００においては、ゲート電位が大きく低下し、ベース領域１１８に形成されていたチャネルが狭くなる。従って、ソース電極１３０から半導体基体１１０中に電子が流入し難くなりドレイン電流Ｉｄが低下する（図４（ａ）の第１期間参照。）。一方、ドレイン・ソース間電圧Ｖｄｓは急激に大きくなる。
　フリーホイールダイオード２００においては、逆バイアスが減少し、ｐｎ接合面から広がっていた空乏層に向かってキャリアが移動する（アノード電極側のホールが空乏層に向かい、カソード電極側の電子が空乏層に向かう）。これにより、空乏層が徐々に狭くなっていくことから、フリーホイールダイオード２００に変位電流が流れ、順方向電流Ｉｆが増加する（図４（ｂ）参照。）。
　第１期間においては、ＭＯＳＦＥＴ１００のドレイン電位が時間経過とともに高くなっており、ゲート周辺のｎ型コラム領域１１４の電位（静電ポテンシャル）も時間経過とともに高くなる。そして、低下したゲート電極１２６の電位がゲート・ドレイン間容量Ｃｇｄを介して高くなり、チャネルが広くなるとドレイン電流Ｉｄが増加し、第２期間に移行する。
（２－２）第２期間
　電力変換回路１においては、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路を流れる電流が一時的に大きくなる。一方、誘導性負荷３００からフリーホイールダイオード２００へ流れる電流成分が一時的に小さくなる。
　ＭＯＳＦＥＴ１００においては、ゲート電極の電位が高くなり、ひいては、ゲート・ソース間電圧Ｖｇｓが高くなることにより、ベース領域１１８のチャネルが一時的に広くなる。これにより、ソース電極１３０から電子が流入し、一時的にドレイン電極１３２からソース電極１３０へと流れる電流が増加する（図４（ａ）の第２期間参照。）。一方、ドレイン・ソース間電圧Ｖｄｓは増加する割合が減少し、緩やかに増加する。
　フリーホイールダイオード２００においては、アノード電極から空乏層に向けて流入し、 空乏層の縮小に寄与していたホールの移動が一時的に止まるとともに、 カソード電極から空乏層に向けて流入し、空乏層の縮小に寄与していた電子の移動が一時的に止まる。 従って、フリーホイールダイオード２００の内部（空乏層中）を、変位電流が流れなくなり、 フリーホイールダイオード２００を通過する電流量が減少する（順方向電流Ｉｆが減少する（図４（ｂ）参照。））。
（２－３）第３期間
　電力変換回路１（図１参照。）においては、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路に流れる電流が小さくなる。一方、誘導性負荷３００は、自己を流れる電流を維持するために起電力を発生する。発生した起電力はフリーホイールダイオード２００に印加している逆バイアスを減少させる。
　ＭＯＳＦＥＴ１００においては、ゲート・ソース間電圧Ｖｇｓが再び低下し始め、第１期間の場合と同様に、ベース領域１１８に形成されていたチャネルが狭くなり、ドレイン電流Ｉｄが減少する（図４（ａ）の第３期間参照。）。このため、第２期間と第３期間とが切り替わる時点をピークとしたコブ波形が形成される。一方、ドレイン・ソース間電圧Ｖｄｓは再び増加する割合（傾き）が増加し、定格電圧を超える電圧になった後に定格電圧へと減少する。
　フリーホイールダイオード２００においては、空乏層が再び狭くなっていき変位電流が流れるため、順方向電流Ｉｆが再び増加する（図４（ｂ）参照。）。
　そして、ゲート・ソース間電圧Ｖｇｓがゲート閾値電圧未満になるとチャネルが消滅しドレイン電流Ｉｄが０になる（オフ状態へ移行）。
　なお、ＭＯＳＦＥＴ１００において、第３期間における単位時間当たりのドレイン電流Ｉｄの減少量は、第１期間における単位時間当たりのドレイン電流の減少量よりも小さい（図４、図５及び図９参照。）。また、ＭＯＳＦＥＴ１００は、ＭＯＳＦＥＴをターンオフしたとき、ミラー期間終了後にゲート・ソース間電圧が一時的に上昇する期間が出現するように動作する（図５及び図９参照。）。
（３）オフ状態（図４の時刻ｔ３～ｔ４参照）
　電力変換回路１（図１参照。）においては、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路に流れる電流が０になる。
　ＭＯＳＦＥＴ１００においては、ゲート・ソース間電圧Ｖｇｓがゲート閾値電圧未満になるため、チャネルが消滅しておりドレイン電流Ｉｄが０になる。一方、ドレイン・ソース間電圧Ｖｄｓは定格電圧を超える電圧になった後に定格電圧へと減少し、定格電圧が維持される（図４（ａ）参照。）。
　フリーホイールダイオード２００においては、ｐｎ接合面から広がる空乏層がなくなり、電子及びホールがそれぞれ直接流れるため、順方向電流Ｉｆが流れ、時間が経過するに従って徐々に減少する（図４（ｂ）参照。）。また、順方向電圧－Ｖｆが、負値になり（逆方向電圧が発生する）、導通損失が発生する。
（４）ターンオン期間（図４の時刻ｔ４～ｔ５参照）
　ＭＯＳＦＥＴをターンオンすると、電力変換回路１においては、電源４００の正極（＋）から誘導性負荷３００及びＭＯＳＦＥＴ１００を経由して負極（－）に至る電流経路が形成され、当該電流経路に電流が流れ始める。このとき、フリーホイールダイオード２００に流れる順方向電流が減少し始める。
　ＭＯＳＦＥＴ１００においては、電子がソース電極１３０からソース領域１２０を経由してｎ型コラム領域１１４へと流入するため、ドレイン電流Ｉｄが一時的に急激に増加した後、急速に減少する（図４（ａ）参照。）。また、ドレイン・ソース間電圧Ｖｇｓは急激に減少する。
　フリーホイールダイオード２００においては、ｐｎ接合を介して順方向に電流が流れていたが、アノード電極からカソード電極に拡散したホールの一部が、アノード電極に戻りはじめる。一方、カソード電極からアノード電極に拡散した電子の一部が、カソード電極に戻りはじめる。これらのキャリア(電子およびホール)の動きにより、順方向電流が減少し、やがて、ｐｎ接合面から空乏層が広がり始め、ホールがアノード電極からカソード電極へ移動できなくなるとともに電子がカソード電極からアノード電極へ移動できなくなる。このとき、ホールがアノード電極側に移動するとともに電子がカソード電極側に移動し、逆回復電流が発生する（順方向電流Ｉｆが負値になっている）が、これらのホール・電子の回収が終わると順方向電流Ｉｆが０になる（図４（ｂ）参照。）。また、順方向電圧－Ｖｆは急激に上昇し、定格電圧を超える値（サージ電圧）まで増加した後、定格電圧まで減少する。
５．実施形態１に係る電力変換回路１の波形について
　実施形態１に係る電力変換回路１を説明するために、まず比較例に係る電力変換回路を説明する。
　比較例に係る電力変換回路は、基本的には実施形態１に係る電力変換回路１と同様の構成を有するが、フリーホイールダイオードとして、活性領域の面積が実施形態１におけるフリーホイールダイオードの活性領域の面積の４倍の面積であるフリーホイールダイオードを用いた電力変換回路である。比較例に係る電力変換回路において、ＭＯＳＦＥＴは、ＭＯＳＦＥＴをターンオフしたときに、ドレイン電流Ｉｄが減少する第１期間と、ドレイン電流Ｉｄが増加する第２期間と、ドレイン電流Ｉｄが再び減少する第３期間とがこの順番に出現するように動作する（図５（ｂ）参照。）。比較例に係る電力変換回路においては、ＭＯＳＦＥＴをターンオフしたときにドレイン電流Ｉｄが急激に低下した後に、ドレイン電流の低下前の１／２程度まで急激に増加している。その後上下に振動を繰り返した後０になっている。
　これに対して、実施例に係る電力変換回路（実施形態１に係る電力変換回路１）において、ＭＯＳＦＥＴ１００は、比較例に係る電力変換回路と同様に、ＭＯＳＦＥＴをターンオフしたときに、ドレイン電流Ｉｄが減少し始めてからドレイン電流Ｉｄが最初に０となるまでの間に、ドレイン電流Ｉｄが減少する第１期間と、ドレイン電流Ｉｄが増加する第２期間と、ドレイン電流Ｉｄが再び減少する第３期間とがこの順番に出現するように動作するが、ＭＯＳＦＥＴをターンオフしたときにドレイン電流Ｉｄが低下した後に、ドレイン電流の低下前の１／３程度まで増加し、その後上下に振動を繰り返したのち０になっている（図５（ａ）参照。）。すなわち、比較例に係る電力変換回路の場合よりもコブ波形が小さくなっている。従って、比較例の場合よりもターンオフ損失が小さくなっている。
　次に、実施形態１に係る電力変換回路１におけるターンオン損失について説明する。
　比較例に係る電力変換回路において、ＭＯＳＦＥＴは、ＭＯＳＦＥＴをターンオンしたときに、ドレイン電流Ｉｄは、定常電流を超える値となるまで増加した後（ピーク電流）、リンギングをしながら定常値に近づいていく（図６の細実線参照。）。
　また、ドレイン・ソース間電圧Ｖｄｓは、単調に、かつ急激に減少する（図６の細破線参照。）。
　これに対して、実施例に係る電力変換回路１において、ＭＯＳＦＥＴ１００は、ＭＯＳＦＥＴをターンオンしたときに、比較例に係る電力変換回路の場合よりもピーク電流が小さく、かつ、リンギングも小さく、かつ、早くリンギングが終了する（図６の太実線参照。）。従って、実施例に係る電力変換回路は、比較例に係る電力変換回路よりもターンオン損失が小さくなっている。
　次に、実施形態１に係る電力変換回路１におけるリカバリ損失について説明する。
　比較例に係る電力変換回路において、フリーホイールダイオードは、ＭＯＳＦＥＴをターンオンしたときに、順方向電流Ｉｆが急減に負値になるまで低下した後、リンギングをしながら０に回復する（図７の細実線参照。）。
　また、順方向電圧－Ｖｆは、定常値を超える電圧まで上昇した後、リンギングしながら定常値に収束していく（図７の細破線参照。）。
　これに対して、実施例に係る電力変換回路において、フリーホイールダイオードは、逆回復電流（ピーク）値Ｉｒｐが比較例の場合よりも小さく、逆回復時間ｔｒｒも比較例の場合よりも短く、逆回復容量Ｑｒｒが小さくなっている（図７の太実線参照。）従って、実施例に係る電力変換回路は、比較例に係る電力変換回路よりもリカバリ損失が小さくなっている。
　また、順方向電圧－Ｖｆは、定常値に達する前に一度急激に減少し、再び定常値付近まで増加する。このとき、比較例の場合よりもリンギングの振幅が小さくなっている（図７の太破線参照。）。
６．実施形態１に係る電力変換回路１の効果について
　実施形態１に係る電力変換回路１によれば、電力変換回路１の定格最大負荷又は定格最大回生電流で運転した場合において、フリーホイールダイオード２００の順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオード２００の活性面積で割った電流密度は、Ｓｉ－ＦＲＤの場合には２００Ａ／ｃｍ２以上であり、流れる電流に対してフリーホイールダイオード２００の活性領域ＡＲの面積が比較的小さいことから、フリーホイールダイオード２００の接合容量Ｃｊが小さくなる。従って、ＭＯＳＦＥＴをターンオフしたとき（ターンオフしたときの第２期間）にフリーホイールダイオード２００からＭＯＳＦＥＴ１００に向かって流れる電流成分が小さくなるため、ＭＯＳＦＥＴ１００のドレイン電流Ｉｄのコブ波形を比較的小さくすることができ（図５（ａ）参照。）、その結果、ターンオフ損失を小さくすることができる。
　なお、フリーホイールダイオード２００の順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオード２００の活性面積で割った電流密度を２００Ａ／ｃｍ２以上としたのは、当該電流密度が２００Ａ／ｃｍ２未満である場合には、フリーホイールダイオード２００の活性領域ＡＲの面積が比較的大きくなり、フリーホイールダイオード２００の接合容量Ｃｊが大きくなり、ＭＯＳＦＥＴをターンオフしたとき（ターンオフしたときの第２期間）にフリーホイールダイオード２００からＭＯＳＦＥＴ１００に向かって流れる電流成分が小さくなるため、コブ波形を小さくすることが難しいからである。
　また、実施形態１に係る電力変換回路１によれば、電力変換回路１の定格最大負荷又は定格最大回生電流で運転したときに、フリーホイールダイオード２００の順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオード２００の活性面積で割った電流密度は、Ｓｉ－ＦＲＤの場合には２００Ａ／ｃｍ２以上であり、フリーホイールダイオード２００の活性領域ＡＲの面積が比較的小さいことから、フリーホイールダイオード２００の接合容量Ｃｊが小さくなる。従って、フリーホイールダイオード２００のリカバリ電流が小さくなるため（図７の破線Ｂで囲まれた領域参照。）、フリーホイールダイオード２００のリカバリ損失を小さくすることができる。また、フリーホイールダイオード２００のリカバリ電流が小さくなるため、ＭＯＳＦＥＴ１００をターンオンしたときのドレイン電流Ｉｄのピーク電流が小さくなり（図６の破線Ａで囲まれた領域参照。）、ＭＯＳＦＥＴ１００のターンオン損失を小さくすることができる。
　また、実施形態１に係る電力変換回路１によれば、上記電流密度は、Ｓｉ－ＦＲＤの場合に４００Ａ／ｃｍ２以下であることから、フリーホイールダイオード２００の活性領域の面積が小さくなりすぎることがない。このため、半導体素子等から発する熱を外部に放出し易くなるため、フリーホイールダイオード２００が高温になることを防ぐことができ、半導体素子等から発する熱を外部へ放出する際の熱抵抗を比較的小さくすることができる。その結果、スイッチング損失や導通損失によって発生する熱を効率よく外部へ排出することができる。
　また、フリーホイールダイオード２００の活性領域の面積が小さくなりすぎることがないため、電源に接続されていない状態の電力変換回路を電源に接続したときなどに流れる、ピーク値が大きい電流（ラッシュ電流。電力変換回路に内蔵された平滑コンデンサをいきなり電源電圧の最大値に対応する電荷量で充電する場合に流れる電流）が、フリーホイールダイオード２００を通過するときでも、ＩＦＳＭ破壊が起こることを防ぐことができる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴのスイッチング周波数は、１０ｋＨｚ以上であるため、総合損失（＝導通損失＋スイッチング損失）に対する導通損失の割合よりも、スイッチング損失（ターンオン損失、ターンオフ損失及びリカバリ損失を含む）の割合の方が大きくなる。このため、上記した構成にしてターンオン損失、ターンオフ損失及びリカバリ損失を小さくすることにより、総合損失を小さくすることができる。
　また、実施形態１に係る電力変換回路１によれば、フリーホイールダイオード２００は、ライフタイムコントロールされたＳｉ－ＦＲＤであるため、順方向電圧－Ｖｆが大きくなり難くなる。このため、Ｓｉ－ＳＢＤを用いた場合よりも導通損失が大きくなり難くなる。
　また、実施形態１に係る電力変換回路１によれば、電力変換回路における総合損失のうち、ＭＯＳＦＥＴをターンオフしたときのターンオフ損失、ＭＯＳＦＥＴをターンオンしたときのターンオン損失及びフリーホイールダイオード２００のリカバリ損失の３つの損失の和が占める割合が、フリーホイールダイオード２００の導通損失が占める割合よりも大きいため、上記した構成とすることにより、ターンオン損失、ターンオフ損失及びリカバリ損失を小さくすることができ、総合損失を小さくすることができる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴ１００において、ｎ型コラム領域１１４の不純物総量は、ｐ型コラム領域１１６よりも多いため、ＭＯＳＦＥＴ１００をターンオフしたときに、ゲート周辺のｎ型コラム領域１１４が空乏化され難くなる。従って、ドレイン・ソース間耐圧を高くすることができる。また、ターンオフ時にコブ波形が発生することとなり、ドレイン電流Ｉｄの電流値が０になるまでの時間を長くすることができる。従って、ＭＯＳＦＥＴのサージ電圧が大きくなり難くなる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴ１００において、ｎ型コラム領域１１４の不純物総量は、ｐ型コラム領域１１６の不純物総量よりも多いため、ドレイン・ソース間電圧Ｖｄｓが最大になるまでの時間を長くでき、かつ、ドレイン・ソース間電圧Ｖｄｓが最大になるまでのドレイン・ソース間電圧Ｖｄｓの単位時間当たりの増加量を小さくすることができるため、発振が起こり難くなる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴにおいて、第３期間における単位時間当たりのドレイン電流の減少量は、第１期間における単位時間当たりのドレイン電流の減少量よりも小さいため、ＭＯＳＦＥＴ１００をターンオフしたとき、ＭＯＳＦＥＴ１００のサージ電圧をより一層小さくすることができる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴをターンオフしたとき、ミラー期間終了後にゲート・ソース間電圧が一時的に上昇する期間が出現するように動作するため、ドレイン電流Ｉｄの電流値が０になるまでの時間を確実に長くでき、かつ、第３期間における単位時間当たりのドレイン電流Ｉｄの減少量を確実に小さくすることができる。従って、ＭＯＳＦＥＴ１００のサージ電圧を確実に小さくすることができる。
　また、実施形態１に係る電力変換回路１によれば、ＭＯＳＦＥＴ１００においては、ソース電極１３０側におけるｐ型コラム領域の幅は、ドレイン電極１３２側におけるｐ型コラム領域１１６の幅よりも広く、ソース電極１３０側におけるｎ型コラム領域１１４の幅は、ドレイン電極１３２側におけるｎ型コラム領域１１４の幅よりも狭いため、ゲート周辺がｐ過多になるため、ターンオフ時に空乏層を広げやすく、Ｌ負荷アバランシェ破壊耐量を大きくすることができる
［実施形態２］
　実施形態２に係る電力変換回路（図示せず。）は、基本的には実施形態１に係る電力変換回路１と同様の構成を有するが、フリーホイールダイオードがＳｉＣ－ＳＢＤ（シリコンカーバイド－ショットキー・バリア・ダイオード）である点で実施形態１に係る電力変換回路１の場合とは異なる。すなわち、実施形態２に係る電力変換回路において、図８に示すように、フリーホイールダイオード２０２は、半導体基体２１０ａがＳｉＣ（シリコンカーバイド）からなり、かつ、アノード電極２３２における少なくとも半導体基体２１０ａと接する位置にはショットキーバリアメタルが配置されており、当該ショットキーバリアメタルと半導体基体２１０ａとがショットキー接合されたショットキー・バリア・ダイオードである。
　フリーホイールダイオード２０２は、ショットキー接合とｐｎ接合とを組み合わせたＪＢＳ構造（又はＭＰＳ構造）を有する。すなわち、半導体基体２１０ａには、実施形態１におけるフリーホイールダイオード２００の場合のようなｐ型半導体層２１６は形成されていない。
　ＪＢＳ構造（又はＭＰＳ構造）は、順方向にラッシュ電流が突入した時、ショットキー接合だけでなく、ＰＮ接合を使って電流を流すことで、ショットキー接合が破壊しにくく、ＩＦＳＭ破壊を回避する構造となっている（ＩＦＳＭ耐量が大きい）。
　フリーホイールダイオード２０２の電流密度は、４００Ａ／ｃｍ２～１５００Ａ／ｃｍ２の範囲内にある。フリーホイールダイオード２０２の電流密度が、Ｓｉ－ＦＲＤ構造を有するフリーホイールダイオード２００の電流密度の場合のように２００Ａ／ｃｍ２以上ではなく、４００Ａ／ｃｍ２以上となっているのは、以下の理由による。すなわち、ＳｉＣの場合には一般的に絶縁破壊電界強度が高く、高耐圧のＳＢＤ（ショットキーバリアダイオード）を、耐圧層（ドリフト層）の厚さが薄く、かつ、不純物濃度が濃い状態で作製することができる（一般的である）ため、順方向電圧降下をＳｉの場合よりも小さくすることができ、その結果、活性面積をＳｉ－ＦＲＤの場合よりも小さくすることが可能（すなわち、電流密度をＳｉ－ＦＲＤの場合よりも高くすることが可能）だからである。
　また、フリーホイールダイオード２０２の電流密度が、Ｓｉ－ＦＲＤ構造を有するフリーホイールダイオード２００の電流密度の場合のように４００Ａ／ｃｍ２以下ではなく、１５００Ａ／ｃｍ２以下となっているのは、順方向にラッシュ電流が突入した時でもショットキー接合が破壊しにくく、ＩＦＳＭ耐量が大きいからである。
　なお、電流密度が高い場合、ＳｉＣ半導体は破壊され難いが、電極で使用されるメタルや半田、ボンディングワイヤ等が発熱して溶断するおそれがあり、周辺の部材の物性限界により、許容電流密度が制限されてしまう。従って、フリーホイールダイオード２０２の電流密度は、４００Ａ／ｃｍ２～１０００Ａ／ｃｍ２の範囲内にあることがより一層好ましい。
　このように、実施形態２に係る電力変換回路は、フリーホイールダイオードがＳｉＣ－ＳＢＤである点で実施形態１に係る電力変換回路１の場合とは異なるが、実施形態１に係る電力変換回路１の場合と同様に、電力変換回路１の定格最大負荷又は定格最大回生電流で運転した場合において、フリーホイールダイオード２０２の順方向電流のピーク時に、順方向電流の電流値をフリーホイールダイオード２０２の活性面積で割った電流密度は、ＳｉＣ－ＳＢＤの場合に４００Ａ／ｃｍ２以上であり、流れる電流に対してフリーホイールダイオード２０２の活性領域ＡＲの面積が比較的小さいことから、フリーホイールダイオード２０２の接合容量Ｃｊが小さくなる。従って、ＭＯＳＦＥＴをターンオフしたとき（ターンオフしたときの第２期間）にフリーホイールダイオード２０２からＭＯＳＦＥＴに向かって流れる電流成分が小さくなるため、ＭＯＳＦＥＴのドレイン電流Ｉｄのコブ波形を比較的小さくすることができ、その結果、ターンオフ損失を小さくすることができる。
　また、実施形態２に係る電力変換回路によれば、電力変換回路の定格最大負荷又は定格最大回生電流で運転したときに、フリーホイールダイオード２００の順方向電流のピーク時において、順方向電流の電流値をフリーホイールダイオード２００の活性面積で割った電流密度は、ＳｉＣ－ＳＢＤの場合には４００Ａ／ｃｍ２以上であることから、流れる電流に対してフリーホイールダイオード２０２の活性領域ＡＲの面積が比較的小さくなり、フリーホイールダイオード２００の接合容量Ｃｊが小さくなる。従って、フリーホイールダイオード２０２のリカバリ電流が小さくなるため（図７の破線Ｂで囲まれた領域参照。）、フリーホイールダイオード２０２のリカバリ損失を小さくすることができる。また、フリーホイールダイオード２０２のリカバリ電流が小さくなるため、ＭＯＳＦＥＴをターンオンしたときのドレイン電流Ｉｄのピーク電流が小さくなり（図６の破線Ａで囲まれた領域参照。）、ＭＯＳＦＥＴのターンオン損失を小さくすることができる。
　また、実施形態２に係る電力変換回路によれば、電流密度は、ＳｉＣ－ＳＢＤの場合に１５００Ａ／ｃｍ２以下であることから、フリーホイールダイオード２０２の活性領域の面積が小さくなりすぎることがない。このため、半導体素子等から発する熱を外部に放出し易くなるため、フリーホイールダイオード２００が高温になることを防ぐことができ、半導体素子等から発する熱を外部へ放出する際の熱抵抗を比較的小さくすることができる。その結果、スイッチング損失や導通損失によって発生する熱を効率よく外部へ排出することができる。
　また、フリーホイールダイオード２０２の活性領域の面積が小さくなりすぎることがないため、電源に接続されていない状態の電力変換回路を電源に接続したときなどに流れる、ピーク値が大きい電流（ラッシュ電流）が、フリーホイールダイオード２００を通過するときでも、ＩＦＳＭ破壊が起こることを防ぐことができる。
　また、実施形態２に係る電力変換回路によれば、フリーホイールダイオード２０２は、ＳｉＣ－ＳＢＤであるため、高速スイッチングが可能となり、スイッチング損失を低減することができる。
　また、実施形態２に係る電力変換回路によれば、フリーホイールダイオード２０２は、ショットキー接合とｐｎ接合とを組み合わせたＪＢＳ構造を有するため、低導通損失であるとともに漏れ電流の少ないダイオードとなり、総合損失の少ない電力変換回路とすることができる。
　また、フリーホイールダイオード２０２は、ＪＢＳ構造を有するため、ラッシュ電流がフリーホイールダイオードを通過するときにｐ型高濃度領域２１８から電流を流すことができ、ＩＦＳＭ破壊が起こることを確実に防ぐことができる。
　なお、実施形態２に係る電力変換回路は、フリーホイールダイオードがＳｉＣ－ＳＢＤである点以外の点においては実施形態１に係る電力変換回路１と同様の構成を有するため、実施形態１に係る電力変換回路１が有する効果のうち該当する効果を有する。
　以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記実施形態において記載した構成要素の数、材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記各実施形態においては、ＭＯＳＦＥＴにおいて、ｎ型コラム領域の不純物総量をｐ型コラム領域の不純物総量よりも多く（ｎ過多）したが、本発明はこれに限定されるものではない。ｎ型コラム領域の不純物総量をｐ型コラム領域の不純物総量と等しくてもよいし（Ｊｕｓｔ）、ｐ型コラム領域の不純物総量をｎ型コラム領域の不純物総量よりもわずかに多い（ｐ過多。例えば、ｐ型コラム領域の不純物総量をｎ型コラム領域の不純物総量の１．００倍よりも多く、１．０３倍と等しいかそれよりも少ない）こととしてもよい。この場合においても、ＭＯＳＦＥＴのドレイン電流Ｉｄには（ｎ過多の場合よりも小さいものの）コブ波形が出現するように動作する(図９及び図１０参照。)。
（３）上記実施形態２においては、フリーホイールダイオードとして、ＪＢＳ構造（又はＭＰＳ構造）を有するＳｉＣ－ＳＢＤを用いたが、本発明はこれに限定されるものではない。ＪＢＳ構造又はＭＰＳ構造以外の構造を有するＳｉＣ－ＳＢＤを用いてもよい。この場合には、ＪＢＳ構造（又はＭＰＳ構造）の場合と比べるとＩＦＳＭ耐量がやや小さいため、フリーホイールダイオードの電流密度は、４００Ａ／ｃｍ２～１０００Ａ／ｃｍ２の範囲内にあることが好ましく、電極で使用されるメタルや半田、ボンディングワイヤ等が発熱して溶断することを防ぐ観点からは、上限は１０００Ａ／ｃｍ２よりも小さくすることがさらに好ましい。
（４）上記各実施形態においては、電力変換回路として、昇圧チョッパ回路を用いたが、本発明はこれに限定されるものではない。電力変換回路として、降圧チョッパ回路（図１１参照。）、フルブリッジ回路、ハーフブリッジ回路、三相交流コンバータ、非絶縁型フルブリッジ回路、非絶縁型ハーフブリッジ回路、プッシュプル回路、ＲＣＣ回路、フォワードコンバータ、フライバックコンバータその他の回路を用いてもよい。
（５）上記各実施形態においては、ＭＯＳＦＥＴとして、トレンチゲート型のＭＯＳＦＥＴを用いたが、本発明はこれに限定されるものではない。ＭＯＳＦＥＴとして、半導体基体１１０が、ｎ型コラム領域１１４の一部及びｐ型コラム領域１１６の全部の表面に形成されたｐ型のベース領域１１８と、ベース領域１１８の表面に形成されたｎ型のソース領域１２０と、ｎ型コラム領域１１４の表面のうちベース領域１１８が形成されていない部分に形成されたｎ型の表面高濃度拡散領域１１９とを有し、ＭＯＳＦＥＴの第１主面側(ソース電極側）には、ソース領域１２０とｎ型コラム領域１１４（ｎ型の表面高濃度拡散領域１１９）とに挟まれたベース領域１１８上にゲート絶縁膜１３４を介して形成されたゲート電極１３６をさらに有するプレーナーゲート型のＭＯＳＦＥＴを用いてもよい（変形例２におけるＭＯＳＦＥＴ１０２、図１２参照。）。
（６）上記各実施形態においては、ソース電極側におけるｐ型コラム領域の幅をドレイン電極側におけるｐ型コラム領域の幅よりも広くし、かつ、ソース電極側におけるｎ型コラム領域の幅をドレイン電極側におけるｎ型コラム領域の幅よりも狭くしたが、本発明はこれに限定されるものではない。ｐ型コラム領域１１６の深さ方向に沿って、ｐ型コラム領域１１６の幅を一定にしてもよい。
（７）上記各実施形態においては、ｐ型コラム領域１１６の不純物濃度を深さによらず一定としたが、本発明はこれに限定されるものではない。ソース電極側において、ｐ型コラム領域の不純物濃度をｎ型コラム領域の不純物濃度よりも高くし、ドレイン電極側において、ｐ型コラム領域の不純物濃度をｎ型コラム領域の不純物濃度よりも低くしてもよい(変形例３におけるＭＯＳＦＥＴ１０４、図１３参照。）。この場合、ｐ型コラム領域の深さ方向に沿って、ｐ型コラム領域及びｎ型コラム領域の幅を一定にしてもよいし(図１３参照。）、ソース電極側におけるｐ型コラム領域の幅をドレイン電極側におけるｐ型コラム領域の幅よりも広くし、かつ、ソース電極側におけるｎ型コラム領域の幅をドレイン電極側におけるｎ型コラム領域の幅よりも狭くしてもよい。このような構成とすることにより、Ｌ負荷アバランシェ破壊耐量をより一層大きくすることができる、という効果を得ることができる。
（８）上記各実施形態においては、ｎ型コラム領域１１４、ｐ型コラム領域１１６、トレンチ１２２、ゲート電極１２６を平面的に見てストライプ状に形成したが、本発明はこれに限定されるものではない。ｎ型コラム領域１１４、ｐ型コラム領域１１６、トレンチ１２２、ゲート電極１２６を平面的に見て、円状（立体的に見て柱状）、四角形の枠状、円形の枠状又は格子状等に形成してもよい。
（９）上記各実施形態においては、電源として、直流電源を用いたが、本発明はこれに限定されるものではない。電源として、交流電源を用いてもよい。
　１，２，９００…電力変換回路、１００，１０２，１０４…ＭＯＳＦＥＴ、１１０，２１０，２１０ａ…半導体基体、１１２，２１２…低抵抗半導体層、１１３…バッファ層、１１４…ｎ型コラム領域、１１５…ｎ型半導体層、１１６…ｐ型コラム領域、１１７…スーパージャンクション構造、１１８…ベース領域、１１９…表面高濃度拡散領域、１２０…ソース領域、１２２…トレンチ、１２４，１３４…ゲート絶縁膜、１２６，１３６…ゲート電極、１２８，１３８…層間絶縁膜、１３０…ソース領域、１３２…ドレイン電極、２００…フリーホイールダイオード、２１４、２１４ａ…ｎ型半導体層、２１６…ｐ型半導体層、２１８、２１８ａ…ｐ型高濃度領域、２２０…層間絶縁膜、２３０，２３２…アノード電極、２４０…カソード電極、３００，９３０…誘導性負荷、４００…電源、５００…平滑コンデンサ、６００…負荷、９２０…逆流阻止ダイオード

Claims (14)

  1. 　ｎ型コラム領域及びｐ型コラム領域を有し、前記ｎ型コラム領域及び前記ｐ型コラム領域でスーパージャンクション構造が構成された半導体基体を有するＭＯＳＦＥＴと、
    　フリーホイールダイオードと、
    　誘導性負荷とを備え、
    　前記ＭＯＳＦＥＴのスイッチング周波数は、１０ｋＨｚ以上であり、
    　前記ＭＯＳＦＥＴは、ターンオフしたときに、ドレイン電流の波形が、前記ドレイン電流が減少し始めてから前記ドレイン電流が最初に０となるまでの間に、前記ドレイン電流が減少する第１期間と、前記ドレイン電流が増加する第２期間と、前記ドレイン電流が再び減少する第３期間とがこの順番に出現するように動作し、
    　前記フリーホイールダイオードは、ライフタイムコントロールされたＳｉ－ＦＲＤ、又は、ＳｉＣ－ＳＢＤであり、
    　前記電力変換回路の定格最大負荷又は定格最大回生電流で前記電力変換回路を運転した場合において、前記フリーホイールダイオードの順方向電流のピーク時に、前記順方向電流の電流値を前記フリーホイールダイオードの活性領域の面積で割った電流密度は、
    　前記フリーホイールダイオードが前記Ｓｉ－ＦＲＤの場合には、２００Ａ／ｃｍ２～４００Ａ／ｃｍ２の範囲内にあり、
    　前記フリーホイールダイオードが前記ＳｉＣ－ＳＢＤの場合には、４００Ａ／ｃｍ２～１５００Ａ／ｃｍ２の範囲内にあることを特徴とする電力変換回路。
  2. 　前記フリーホイールダイオードは、ライフタイムコントロールされたＳｉ－ＦＲＤであることを特徴とする請求項１に記載の電力変換回路。
  3. 　前記フリーホイールダイオードは、ＳｉＣ－ＳＢＤであることを特徴とする請求項１に記載の電力変換回路。
  4. 　前記フリーホイールダイオードは、ＭＰＳ構造又はＪＢＳ構造を有することを特徴とする請求項３に記載の電力変換回路。
  5. 　前記電力変換回路における総合損失のうち、前記ＭＯＳＦＥＴをターンオフしたときのターンオフ損失、前記ＭＯＳＦＥＴをターンオンしたときのターンオン損失及び前記フリーホイールダイオードのリカバリ損失の３つの損失の和が占める割合が、前記フリーホイールダイオードの導通損失が占める割合よりも大きいことを特徴とする請求項１～４のいずれかに記載の電力変換回路。
  6. 　前記ＭＯＳＦＥＴにおいて、前記ｎ型コラム領域の不純物総量は、前記ｐ型コラム領域の不純物総量よりも多いことを特徴とする請求項１～５のいずれかに記載の電力変換回路。
  7. 　前記ＭＯＳＦＥＴにおいて、前記ｎ型コラム領域の不純物総量は、前記ｐ型コラム領域の不純物総量と等しいことを特徴とする請求項１～５のいずれかに記載の電力変換回路。
  8. 　前記ＭＯＳＦＥＴにおいて、前記ｐ型コラム領域の不純物総量は、前記ｎ型コラム領域の不純物総量の１．００倍よりも多く、１．０３倍と等しいかそれよりも少ないことを特徴とする請求項１～５のいずれかに記載の電力変換回路。
  9. 　前記ＭＯＳＦＥＴにおいて、前記第３期間における単位時間当たりの前記ドレイン電流の減少量は、前記第１期間における単位時間当たりの前記ドレイン電流の減少量よりも小さいことを特徴とする請求項１～８のいずれかに記載の電力変換回路。
  10. 　前記ＭＯＳＦＥＴにおいて、前記ＭＯＳＦＥＴをターンオフしたとき、ミラー期間終了後にゲート・ソース間電圧が一時的に上昇する期間が出現するように動作することを特徴とする請求項１～９のいずれかに記載の電力変換回路。
  11. 　前記ＭＯＳＦＥＴにおける前記半導体基体は、前記ｎ型コラム領域及び前記ｐ型コラム領域の表面に形成されたｐ型のベース領域と、前記ベース領域の表面に形成されたｎ型のソース領域とをさらに有し、
    　前記ＭＯＳＦＥＴは、
    　平面的に見て前記ｎ型コラム領域が位置する領域内に、前記ベース領域の最深部よりも深い深さ位置まで形成され、かつ、前記ソース領域の一部が内周面に露出するように形成されたトレンチと、
    　前記トレンチの内周面に形成されたゲート絶縁膜を介して前記トレンチの内部に埋め込まれてなるゲート電極とをさらに有するトレンチゲート型のＭＯＳＦＥＴであることを特徴とする請求項１～１０のいずれかに記載の電力変換回路。
  12. 　前記ＭＯＳＦＥＴにおける前記半導体基体は、前記ｎ型コラム領域の一部及び前記ｐ型コラム領域の全部の表面に形成されたｐ型のベース領域と、前記ベース領域の表面に形成されたｎ型のソース領域と、前記ｎ型コラム領域の表面のうち前記ベース領域が形成されていない部分に形成されたｎ型の表面高濃度拡散領域とを有し、
    　前記ＭＯＳＦＥＴは、
    　前記ＭＯＳＦＥＴの第１主面側に、前記ソース領域と前記ｎ型コラム領域とに挟まれた前記ベース領域上にゲート絶縁膜を介して形成されたゲート電極をさらに有するプレーナーゲート型のＭＯＳＦＥＴであることを特徴とする請求項１～１０のいずれかに記載の電力変換回路。
  13. 　前記ＭＯＳＦＥＴにおいては、前記半導体基体の一方面にソース電極が形成されており、かつ、前記半導体基体の他方面にドレイン電極が形成されており、
    　前記ソース電極側における前記ｐ型コラム領域の幅は、前記ドレイン電極側における前記ｐ型コラム領域の幅よりも広く、
    　前記ソース電極側における前記ｎ型コラム領域の幅は、前記ドレイン電極側における前記ｎ型コラム領域の幅よりも狭いことを特徴とする請求項１～１２のいずれかに記載の電力変換回路。
  14. 　前記ＭＯＳＦＥＴにおいては、前記半導体基体の一方面にソース電極が形成され、かつ、前記半導体基体の他方面にドレイン電極が形成されており、
    　前記ソース電極側においては、前記ｐ型コラム領域の不純物濃度が、前記ｎ型コラム領域の不純物濃度よりも高く、
    　前記ドレイン電極側においては、前記ｐ型コラム領域の不純物濃度が、前記ｎ型コラム領域の不純物濃度よりも低いことを特徴とする請求項１～１２のいずれかに記載の電力変換回路。
PCT/JP2017/041402 2017-11-17 2017-11-17 電力変換回路 WO2019097662A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2017/041402 WO2019097662A1 (ja) 2017-11-17 2017-11-17 電力変換回路
US16/490,558 US11005354B2 (en) 2017-11-17 2017-11-17 Power conversion circuit
JP2018519988A JP6556948B1 (ja) 2017-11-17 2017-11-17 電力変換回路
TW107115481A TWI692924B (zh) 2017-11-17 2018-05-07 電力轉換電路
NL2021932A NL2021932B1 (en) 2017-11-17 2018-11-05 Power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/041402 WO2019097662A1 (ja) 2017-11-17 2017-11-17 電力変換回路

Publications (1)

Publication Number Publication Date
WO2019097662A1 true WO2019097662A1 (ja) 2019-05-23

Family

ID=66538730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/041402 WO2019097662A1 (ja) 2017-11-17 2017-11-17 電力変換回路

Country Status (5)

Country Link
US (1) US11005354B2 (ja)
JP (1) JP6556948B1 (ja)
NL (1) NL2021932B1 (ja)
TW (1) TWI692924B (ja)
WO (1) WO2019097662A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法
US20230008858A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage
CN117040514A (zh) * 2023-07-03 2023-11-10 上海格州微电子技术有限公司 一种mosfet管开关电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
JP2014530484A (ja) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキー・ダイオード
JP6215510B1 (ja) * 2016-11-11 2017-10-18 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1189634A (en) * 1981-09-11 1985-06-25 Yoshihito Amemiya Low-loss and high-speed diodes
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
US7915879B2 (en) * 2008-06-30 2011-03-29 Infineon Technologies Austria Ag Switching converter including a rectifier element with nonlinear capacitance
JP5484741B2 (ja) * 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP5557581B2 (ja) * 2010-04-08 2014-07-23 株式会社日立製作所 半導体装置および電力変換装置
JP2012120362A (ja) * 2010-12-02 2012-06-21 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP5701595B2 (ja) 2010-12-28 2015-04-15 三洋電機株式会社 系統連係装置
JP2012234848A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP2013093444A (ja) * 2011-10-26 2013-05-16 Rohm Co Ltd 高速スイッチング動作回路
DE102013204701A1 (de) * 2013-03-18 2014-10-02 Robert Bosch Gmbh Pseudo-Schottky-Diode
JP5719407B2 (ja) * 2013-05-31 2015-05-20 ローム株式会社 半導体装置
JP6033199B2 (ja) * 2013-10-16 2016-11-30 三菱電機株式会社 降圧チョッパ回路
JP6237902B2 (ja) * 2014-07-17 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
JP2014530484A (ja) * 2011-09-11 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキー・ダイオード
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6215510B1 (ja) * 2016-11-11 2017-10-18 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ARAI, DAISUKE ET AL.: "Dependence of Switching Waveform on Charge Imbalance in Superjunction MOSFET used in Inductive Load Circuit", PROCEEDINGS OF THE 29TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS(ISPSD 2017, 28 May 2017 (2017-05-28), pages 487 - 490, XP033128595, DOI: doi:10.23919/ISPSD.2017.7988885 *

Also Published As

Publication number Publication date
TWI692924B (zh) 2020-05-01
JP6556948B1 (ja) 2019-08-07
JPWO2019097662A1 (ja) 2019-11-21
TW201924204A (zh) 2019-06-16
NL2021932B1 (en) 2019-10-04
NL2021932A (en) 2019-05-20
US11005354B2 (en) 2021-05-11
US20200076290A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5044065B2 (ja) コンバータ
JP4843253B2 (ja) 電力用半導体装置
JP6215510B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
KR100726901B1 (ko) 반도체 장치
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
JP3616258B2 (ja) ショットキーダイオードおよびそれを用いた電力変換器
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
WO2019097662A1 (ja) 電力変換回路
JP5135666B2 (ja) 電力変換装置
JP6601086B2 (ja) 半導体装置及びその製造方法
US10475917B2 (en) Mosfet
JP6254301B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
JP6246979B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
JP6002387B2 (ja) ダイオードおよびそれを用いた電力変換システム
JP2000349304A (ja) ショットキーダイオード
JPH06140642A (ja) 電力用ダイオード

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018519988

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17932027

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17932027

Country of ref document: EP

Kind code of ref document: A1