TW201924204A - 電力轉換電路 - Google Patents

電力轉換電路 Download PDF

Info

Publication number
TW201924204A
TW201924204A TW107115481A TW107115481A TW201924204A TW 201924204 A TW201924204 A TW 201924204A TW 107115481 A TW107115481 A TW 107115481A TW 107115481 A TW107115481 A TW 107115481A TW 201924204 A TW201924204 A TW 201924204A
Authority
TW
Taiwan
Prior art keywords
mosfet
region
conversion circuit
power conversion
type
Prior art date
Application number
TW107115481A
Other languages
English (en)
Other versions
TWI692924B (zh
Inventor
新井大輔
久田茂
北田瑞枝
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201924204A publication Critical patent/TW201924204A/zh
Application granted granted Critical
Publication of TWI692924B publication Critical patent/TWI692924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明的電力轉換電路包括：MOSFET，具有超級接面結構；續流二極體；以及電感負載，其中，MOSFET的開關頻率大於等於10kHz，MOSFET運作為在關斷時，依次出現汲極電流減少的第一期間、汲極電流增加的第二期間、以及汲極電流再次減少的第三期間，續流二極體為Si-FRD或SiC-SBD，當正向電流的電流值除以續流二極體的主動區面積後的電流密度為：當續流二極體為Si-FRD時，在200A/cm2～400A/cm2範圍內，當續流二極體為SiC-SBD時，在400A/cm2～1500A/cm2範圍內。通過本發明的電力轉換電路，就能夠相對減小關斷時汲極電流波形中的隆起波形，因此關斷損耗就不易變大。

Description

電力轉換電路
本發明涉及電力轉換電路。
以往，具備超級接面（Super junction）結構的MOSFET的電力轉換電路已被普遍認知（例如，參照專利文獻1）。
以往的電力轉換電路900為升壓斬波電路（參照第14圖），包括：超級接面結構的MOSFET 910；防逆流二極體920；以及電感負載（電抗器（Reactor））930。
根據以往的電力轉換電路900，由於具備超級接面結構的MOSFET 910，因此MOSFET 910不僅高耐壓，而且由於其導通（ON）電阻低，因此即便提高開關（Switching）頻率也能夠抑制導通損耗的增加。
[先行技術文獻]
[專利文獻1]特開2012-143060號公報
然而，本發明的發明人們發現：一旦電力轉換電路中MOSFET的超級接面結構的電荷平衡出現不均衡，那麼在關斷（Turn off）時MOSFET的汲極電流的波形中可能會出現較大的隆起波形（在從汲極電流開始減少直至汲極電流首次變為零的期間內，會依次出現汲極電流減少的第一期間、汲極電流增加的第二期間、以及汲極電流再次減少的第三期間的波形，參照第4圖、第5a圖及第5b圖），這樣的隆起波形（雖然會帶來汲極・源極間的突波電壓變小的好處）可能會導致關斷損耗變大。
因此，本發明鑒於上述問題的解決，目的是提供一種：能夠使關斷時汲極電流的隆起波形變得較小，從而使關斷損耗不易變大的電力轉換電路。
本發明的電力轉換電路，其包括：
MOSFET，具有半導體基體，所述半導體基體具有n型柱形區域以及p型柱形區域，並由所述n型柱形區域以及所述p型柱形區域構成超級接面結構；續流二極體（Free wheel diode）；以及電感負載，其中，所述MOSFET的開關頻率大於等於10kHz，所述MOSFET運作為在關斷時，汲極電流的波形在從汲極電流開始減少直至所述汲極電流首次變為零的期間內，依次出現所述汲極電流減少的第一期間、所述汲極電流增加的第二期間、以及所述汲極電流再次減少的第三期間，所述續流二極體為被進行壽命控制的Si-FRD、或SiC-SBD，在以所述電力轉換電路的額定最大負荷或額定最大再生電流來運行所述電力轉換電路的情況下，在所述續流二極體的正向電流為峰值時，當所述正向電流的電流值除以所述續流二極體的主動區（Active Region）面積後的電流密度為：當所述續流二極體為所述Si-FRD時，在200A/cm2 ～400A/cm2 範圍內，當所述續流二極體為所述SiC-SBD時，在400A/cm2 ～1500A/cm2 範圍內。
在本發明的電力轉換電路中，理想的情況為：所述續流二極體為被進行壽命控制的Si-FRD。
在本發明的電力轉換電路中，理想的情況為：所述續流二極體為SiC-SBD。
在本發明的電力轉換電路中，理想的情況為：所述續流二極體具有MPS（Merged Pin Schottky）結構或JBS（Junction Barrier SBD）結構。
在本發明的電力轉換電路中，理想的情況為：在所述電力轉換電路的綜合損耗中，所述MOSFET開啟時的關斷損耗、所述MOSFET關斷時的開啟損耗、以及所述續流二極體的恢復損耗（Recovery loss）這三者之和所占的比例比所述續流二極體的導通損耗所占的比例更大。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述n型柱形區域的摻雜物總量比所述p型柱形區域的摻雜物總量更多。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述n型柱形區域的摻雜物總量與所述p型柱形區域的摻雜物總量相等。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述p型柱形區域的摻雜物總量多於所述n型柱形區域的摻雜物總量的1.00倍，等於或少於1.03倍。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述第三期間內每個單位時間的所述汲極電流的減少量比所述第一期間內每個單位時間的所述汲極電流的減少量更小。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，在關斷所述MOSFET時，出現鏡像週期（Mirror period）結束後閘極・源極間電壓暫時上升的期間。
在本發明的電力轉換電路中，理想的情況為：所述MOSFET中的所述半導體基體進一步具有：被形成在所述n型柱形區域以及所述p型柱形區域表面的p型基極區域、以及被形成在所述基極區域表面的n型源極區域，
所述MOSFET為溝槽閘極型MOSFET，其進一步包括：從平面上看在所述n型柱形區域所在的區域內，被形成至比所述基極區域的最深部更深的位置上的，並且被形成為使所述源極區域的一部分外露在內周面上的溝槽；以及經由形成在所述溝槽的內周面上的閘極絕緣膜被埋設在所述溝槽的內部後形成的閘電極。
在本發明的電力轉換電路中，理想的情況為：所述MOSFET中的所述半導體基體具有：形成在所述n型柱形區域的一部分以及所述p型柱形區域的全部表面上的p型基極區域、形成在所述基極區域表面上的n型源極區域、以及形成在所述n型柱形區域表面中未形成有所述基極區域的部分上的n型表面高濃度擴散區域，所述MOSFET為平面閘極型MOSFET,其進一步具有：在所述MOSFET的第一主面側，經由閘極絕緣膜形成在被夾在所述源極區域與所述n型柱形區域之間的所述基極區域上的閘電極。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述半導體基體的一個面上形成有源電極，並且所述半導體基體的另一個面上形成有汲電極，所述源電極一側的所述p型柱形區域的寬度寬於所述汲電極一側的所述p型柱形區域的寬度，所述源電極一側的所述n型柱形區域的寬度窄於所述汲電極一側的所述n型柱形區域的寬度。
在本發明的電力轉換電路中，理想的情況為：在所述MOSFET中，所述半導體基體的一個面上形成有源電極，並且所述半導體基體的另一個面上形成有汲電極，在所述源電極一側，所述p型柱形區域的摻雜物濃度高於所述n型柱形區域的摻雜物濃度，在所述汲電極一側，所述p型柱形區域的摻雜物濃度低於所述n型柱形區域的摻雜物濃度。
發明效果
根據本發明的電力轉換電路，由於在以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路的情況下，在續流二極體的正向電流為峰值時，正向電流的電流值除以續流二極體的主動區面積後的電流密度為：Si-FRD時在200A/cm2 以上，SiC-SBD時在400A/cm2 以上，並且續流二極體的主動區面積相對於流通的電流而言相對較小，因此續流二極體的接面電容Cj就會變小。這樣一來，由於在關斷MOSFET時的第二期間內從續流二極體流向MOSFET的電流成分會變小，因此就能夠使MOSFET的汲極電流的隆起波形變得較小（參照第5a圖），其結果就是，能夠減小關斷損耗。
根據本發明的電力轉換電路，如上述般，由於續流二極體的主動區的面積較小，因此續流二極體的接面電容Cj就會變小。這樣一來，由於續流二極體的恢復電流會變小（參照第7圖中被虛線B包圍的區域），因此能夠減小續流二極體的恢復損耗。另外，由於由於續流二極體的恢復電流會變小，因此在開啟MOSFET時的汲極電流的峰值電流就會變小（參照第6圖中被虛線A包圍的區域），從而能夠減小MOSFET的開啟損耗。
根據本發明的電力轉換電路，由於上述電流密度為：在Si-FRD時在400A/cm2 以下，在SiC-SBD時在1500A/cm2 以下，並且續流二極體的主動區面積不會變得過小，因此就容易將由半導體元件等所產生的熱量釋放至外部，從而能夠防止續流二極體的溫度變高，還能夠相對較小將由半導體元件等所產生的熱量釋放至外部時的熱阻。其結果就是，能夠將因開關損耗和導通損耗所產生的熱量有效地排放至外部。
另外，由於續流二極體的主動區面積不會變得過小，因此，即便是在將未連接電源的電力轉換電路與電源相連接時所產生的峰值較大的電流（衝擊電流）通過續流二極體時，也能夠防止引發IFSM（峰值突波正向電流）擊穿。
根據本發明的電力轉換電路，由於MOSFET的開關頻率大於等於10kHz，因此綜合損耗（=導通損耗+開關損耗）中，相比導通損耗所占的比例，開關損耗（包括開啟損耗、關斷損耗、以及恢復損耗）所占的比例就會更大。所以，如上述結構般，通過減小開啟損耗、關斷損耗、以及恢復損耗，就能夠減小綜合損耗。
以下，將依據圖式中所示的實施方式，對本發明的電力轉換電路進行說明。另外，各圖式僅為簡圖，並不一定嚴謹地反映實際的電路結構和曲線。
[實施方式一]
1.實施方式一涉及的電力轉換電路1的構成
實施方式一涉及的電力轉換電路1為作為DC-DC變頻器或反變器等構成要素的斬波電路（升壓斬波電路）。實施方式一涉及的電力轉換電路1如第1圖所示，包括：MOSFET 100、續流二極體200、電感負載（電抗器）300、電源400、以及平滑電容器500。實施方式一涉及的電力轉換電路1的外部端子處連接有負載600。
MOSFET 100對從電源400提供至電感負載300的電流以及從電源400提供的電流進行控制。具體來說，MOSFET 100在響應到從驅動電路（未圖示）施加至MOSFET 100的閘電極的時鐘信號後進行開關轉換，一旦變為開啟狀態，則使電感負載300與電源400的負極之間導通。MOSFET 100的具體結構將後述。
續流二極體200從電源400提供至電感負載300的電流進行整流運作。續流二極體200的具體結構將後述。
電感負載300是能夠在通過流通的電流形成的磁場中積蓄電能的被動元件。
電源400的陽極（+）與電感負載300的一端電氣連接，電源400的負極（-）與MOSFET 100的源電極電氣連接。MOSFET 100的汲電極與電感負載300的另一端以及續流二極體200的陽電極電氣連接。
2.實施方式一中MOSFET 100的構成
實施方式一中的MOSFET 100如第2圖所示，為溝槽閘極型MOSFET，其包括：半導體基體110、閘極絕緣膜124、閘電極126、層間絕緣膜128、源電極130、以及汲電極132。MOSFET 100的漏極・源極間電壓大於等於300V，例如為600V。MOSFET 100的開關頻率大於等於10kHz。
半導體基體110具有：低電阻半導體層112、形成在低電阻半導體層112上的比低電阻半導體層112摻雜物濃度更低的n型緩衝層113、在緩衝層113上沿水平方向交互地排列的n型柱形區域114以及p型柱形區域116、形成在n型柱形區域114的一部分以及p型柱形區域116的表面（表面上）的p型基極區域118、以及選擇性地形成在基極區域118的表面的n型源極區域120，並且由n型柱形區域114以及p型柱形區域116構成超級接面結構。另外，緩衝層113以及n型柱形區域114被形成為一體，緩衝層113與n型柱形區域114構成n型半導體層115。
在半導體基體110中，n型柱形區域114的摻雜物總量比p型柱形區域116的摻雜物總量更多。具體來說，n型柱形區域114的摻雜物總量在p型柱形區域116的摻雜物總量的1.05倍～1.15倍的範圍內，例如為1.10倍。另外，為了使n型柱形區域114的摻雜物總量比p型柱形區域116的摻雜物總量更多，可以使n型柱形區域114的摻雜物濃度比p型柱形區域116的摻雜物濃度更高，也可以使n型柱形區域114的寬度比p型柱形區域116的寬度更寬。
「摻雜物總量」是指：作為MOSFET內的構成要素（n型柱形區域或p型柱形區域）的摻雜物（n型摻雜物或p型摻雜物）的總量。
源電極130側的p型柱形區域116的寬度比汲電極132側的p型柱形區域116的寬度更寬，源電極130側的n型柱形區域114的寬度比汲電極132側的n型柱形區域114的寬度更窄。另外，也可以將p型柱形區域的寬度（截面積）設置為隨著向汲電極一側靠近呈非線性地變大，並且n型柱形區域的寬度（截面積）設置為隨著向源電極一側靠近呈非線性地變小。此情況下，就能夠獲得如下效果：（1）由於閘極周圍容易變為p過多，且n型柱形區域114容易被耗盡，因此即便汲極電壓上升閘極周圍的n型柱形區域114的電位也很難變高。（2）由於n型柱形區域114中未被耗盡的區域與閘電極之間的間隔變得較長，反饋電容Crss（與閘極・汲極間電容Cgd相等）變得相對較小，因此即便關斷MOSFET時n型柱形區域114（n型柱形區域中為被耗盡的區域）的電位伴隨汲極電壓的上升而上升，閘電極也不易受n型柱形區域電位變化的影響。其結果就是，即便閘極周圍的電荷平衡存在不均衡，也能夠將關斷時開關特性的不均衡減小至比以往更小的程度。
n型柱形區域114以及p型柱形區域116的摻雜物濃度各自不受深度的影響而保持固定。
n型柱形區域114、p型柱形區域116、源極區域120、以及閘電極126中的任意一個均被形成為從平面上看呈條紋（Stripe）狀。
低電阻半導體層112的厚度例如在100μm～400μm範圍內，低電阻半導體層112的摻雜物濃度例如在1×1019 cm-3 ～1×1020 cm-3 範圍內。n型半導體層115的厚度例如在5μm～120μm範圍內，n型半導體層115的摻雜物濃度例如在5×1013 cm-3 ～1×1016 cm-3 範圍內。p型柱形區域116的摻雜物濃度例如在5×1013 cm-3 ～1×1016 cm-3 範圍內。基極區域118的最深部的深度位置例如在0.5μm～4.0μm範圍內，基極區域118的摻雜物濃度例如在5×1016 cm-3 ～1×1018 cm-3 範圍內。源極區域120的最深部的深度位置例如在0.1μm～0.4μm範圍內，源極區域120的摻雜物濃度例如在5×1019 cm-3 ～2×1020 cm-3 範圍內。
溝槽122被形成至從平面看n型柱形區域114所在的區域內比基極區域118的最深部更深的深度位置上，並且，使源極區域120的一部分露出於內周面（形成在露出位置上）。溝槽122的深度例如為3μm。
閘電極126是經由形成在溝槽122的內周面上的閘極絕緣膜124被埋入溝槽122的內部後形成的。閘極絕緣膜124由通過熱氧化法形成的厚度例如為100nm的二氧化矽膜所構成。閘電極126由通過CVD法以及離子注入法形成的低電阻多晶矽所構成。
層間絕緣膜128被形成為覆蓋源極區域120的一部分、閘極絕緣膜124以及閘電極126。層間絕緣膜128由通過CVD法形成的厚度例如為1000nm的PSG膜所構成。
源電極130被形成為覆蓋基極區域118、源極區域120的一部分、以及層間絕緣膜128，並且與源極區域120電氣連接。汲電極132被形成在低電阻半導體層112的表面上。源電極130由通過濺射法形成的厚度例如為4μm的鋁系金屬（例如Al-Cu系合金）所構成。汲電極132通過Ti-Ni-Au等多層金屬膜形成。多層金屬膜整體的厚度例如為0.5μm。
3.實施方式一中續流二極體200的構成
實施方式一涉及的續流二極體200如第3圖所示，為被壽命控制的Si-FRD（矽材料快速恢復二極體），其包括：半導體基體210、層間絕緣膜220、陽電極230、以及陰電極240。
陽電極230形成在半導體基體210的第一主面（第3圖中上方的主面）上，並且在主動區AR上與半導體基體210（p型高濃度區域218以及p型半導體層216）相連接。而在周邊區域上，半導體基體210的表面上則形成有層間絕緣膜220。陰電極240形成在半導體基體210的第二主面（第3圖中下方的主面）上。
半導體基體210具有：低電阻半導體層212；形成在低電阻半導體層212上且摻雜物濃度比低電阻半導體層212更低的n型半導體層214；形成在n型半導體層214表面的p型半導體層216；以及選擇性地形成在p型半導體層216表面，並且在貫穿p型半導體層216後到達n型半導體層214的深度的p型高濃度區域218，其中，在n型半導體層214與p型半導體層216之間，以及n型半導體層214與p型高濃度區域218之間形成有pn接面。
續流二極體200通過電子束照射、重金屬擴散、局部壽命控制（He和質子照射）等方式被進行壽命控制。
在以電力轉換電路1的額定最大負荷來運行電力轉換電路1的情況下，當續流二極體200的正向電流處於峰值時，正向電流的電流值除以續流二極體200的主動區AR面積（有效面積）後的電流密度，在200A/cm2 ～400A/cm2 範圍內。
另外，續流二極體200的主動區AR是指：從平面看作為二極體實際有效的區域（陽電極與半導體基體相接觸的區域）。額定最大負荷是指：電力轉換電路能夠向外部提供電力時的最大負荷。
當電力轉換電路為進行再生運行的電路的情況下，當以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路時，當續流二極體200的正向電流處於峰值時，正向電流的電流值除以續流二極體200的主動區AR面積（有效面積）後的電流密度，在200A/cm2 ～400A/cm2 範圍內。
額定最大再生電流是指：在進行再生運行（在負載進行制動（Brake）等的情況下，將由負載發電後的電力逆流至電源一側）時，電力能夠從負載提供至電源時的最大電流。
如上述般，在進行再生運行的電力轉換電路中，當使用同一電力轉換電路從通常運行轉為再生運行時，通常是通過變更接線後使其變成降壓斬波電路會升壓斬波電路的方式（例如，在以往的電力轉換電路900中，在通常運行時，電力是被從第12圖的左側向右側提供，而在再生運行時，電力是被從第12圖的右側向左側提供）。
此情況下，由於MOSFET與續流二極體各自的功能與通常運行時幾乎沒有變化，因此對於在關斷MOSFET時，電流波形中會出現隆起波形，以及該隆起波形的大小會受到續流二極體的接面電容的影響這兩點來說，其與通常運行時幾乎是相同的。另外，二極體的面積越大則恢復電流也越大這一點也與通常運行時一樣。
因此，在以進行再生運行為前提的電路中，再生運行時的額定最大電流下的續流二極體的電流密度的條件與通常運行時電流密度的條件相同。
4. 實施方式一涉及的電力轉換電路1的運作
（1）導通狀態（參照第4圖中時刻t1～t2、t5～t6）
當電力轉換電路1（參照第1圖）的MOSFET處於導通狀態時，會形成從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路，並在該電流流路上流通電流。MOSFET 100的基極區域118上形成有溝道（Channel），汲電極132與源電極130相互導通，汲極電流Id逐漸變大（參照第4圖(a)）。另一方面，汲極・源極間電壓Vds保持零的狀態。
從續流二極體200的陽電極側的p型區域與陰電極側的n型區域之間的pn接面表面產生的耗盡層會擴展。因此，不會流通正向電流If（電流為零）正向電壓-Vf則為規定電壓值（參照第4圖(b)）。此時，電感負載300處會積蓄電源400的電能。
（2）關斷期間（參照第4圖中時刻t2～t3）
在關斷電力轉換電路1（參照第1圖）的MOSFET 100時，在從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路上流通的電流會減少，並最終變為零。另一方面，電感負載300會為了維持流通自身的電流而產生電動勢。由於產生的電動勢會將施加於續流二極體200的反向偏置變化為正向偏置，因此正向電壓-Vf會下降，續流二極體200處就會流通正向電流。具體情況如下。
（2-1）第一期間
在MOSFET 100處，閘極電位大幅下降，形成在基極區域118上的溝道變窄。因此，電子就難以從源電極130流入半導體基體110中，這樣，汲極電流Id就會下降（參照第4圖(a)中的第一期間）。另一方面，汲極・源極間電壓Vds則會急劇增大。
續流二極體200中的反向偏置減少，載流子向從pn接面表面擴展的耗盡層移動（陽電極側的空穴向耗盡層移動，陰電極側的電子向耗盡層移動）。通過這樣，耗盡層就會逐漸變窄，所以續流二極體200處就會流通位移電流，從而方向電流If就會增加（參照第4圖(b)）。
在第一期間內，MOSFET 100的漏極電位會隨著時間經過而變高，閘極周圍的n型柱形區域114的電位（靜電勢）也會隨著時間經過而變高。並且，降低後的閘電極126的電位會通過閘極・汲極間電容Cgd變高，一旦溝道變快則汲極電流Id就會增加，並進入到第二期間。
（2-2）第二期間
在電力轉換電路1中，在從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路上流通的電流會暫時變大。另一方面， 從電感負載300流向續流二極體200的電流分量會暫時變小 。
在MOSFET 100中，閘電極的電位會變高，進而閘極・源極間電壓Vgs就會變高，從而基極區域118上的溝道就會暫時變寬。通過這樣，電子就會從源電極130流入，並且從汲電極132流向源電極130的電流就會增加（參照第4圖(a)中的第二期間）。另一方面，汲極・源極間電壓Vds增加的幅度會減少，並緩慢地增加。
在續流二極體200中，從陽電極流入耗盡層並參與縮小耗盡層的空穴移動會暫時停止，同時從陰電極流入耗盡層並參與縮小耗盡層的電子移動也會暫時停止。因此，就會使續流二極體200的內部（耗盡層中）不再流通位移電流，從而使通過續流二極體200的電流量減少（正向電流If減少）（參照第4圖(b)）。
（2-3）第三期間
在電力轉換電路1（參照第1圖）中，在從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路上流通的電流再次變小。另一方面，電感負載300為了維持自身流通的電流從而產生電動勢。所產生的電動勢使施加於續流二極體200的方向偏置減少。
在MOSFET 100中，閘極・源極間電壓Vgs再次開始下降，與第一期間一樣，基極區域118上形成的溝道變窄，汲極電流Id減少（參照第4圖(a)中的第三期間）。因此，在第二期間轉換為第三期間時就會形成作為峰值的隆起波形。另一方面，汲極・源極間電壓Vds則會再次加大增加的幅度（斜率），並在超過額定電壓後減少至額定電壓。
在續流二極體200中，由於耗盡層再次變窄並且流通位移電流，因此正向電流If就會再次增加（參照第4圖(b)）。
並且，一旦閘極・源極間電壓Vgs低於閘極閾值電壓，則溝道消失，汲極電流Id變為零（進入關斷狀態）。
另外，在MOSFET 100中，第三期間內每單位時間的汲極電流Id減少量比第一期間內每單位時間的汲極電流Id減少量更小（參照第4圖、第5a圖、第5b圖以及第9圖）。另外，在關斷MOSFET 100時，會出現在鏡像週期結束後閘極・源極間電壓暫時上升的期間（參照第5a圖、第5b圖以及第9圖）。
（3）關斷期間（參照第4圖中時刻t3～t4）
在電力轉換電路1（參照第1圖）中，在從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路上流通的電流變為零。
在MOSFET 100中，由於閘極・源極間電壓Vgs低於閘極閾值電壓，因此溝道消失並且汲極電流Id變為零。另一方面，汲極・源極間電壓Vds會在超過額定電壓後減少至額定電壓，並且保持在額定電壓（參照第4圖(a)）。
在續流二極體200中，從pn接面表面擴展的耗盡層消失，由於電子以及空穴會各自直接流動，因此就會流通正向電流If，並隨時間經過而逐漸減少（第4圖(b)）。另外，正向電壓-Vf變為負值（產生反向電壓），從而產生導通損耗。
（4）開啟期間（參照第4圖中時刻t4～t5）
一旦開啟MOSFET，在電力轉換電路中就會形成從電源400的正極（+）經由電感負載300以及MOSFET 100至負極（-）的電流流路，並在該電流流路上流通電流。此時，續流二極體200處流通的正向電流就會開始減少。
在MOSFET 100中，由於電子從源電極130經由源極區域120流入n型柱形區域114，因此汲極電流Id會在暫時急劇增加後急劇減少（參照第4圖(a)）。另外，閘極・源極間電壓Vgs則會急劇減少。
在續流二極體200中，雖然電流會經由pn接面正向流通，但從陽電極向陰電極擴散後的一部分空穴會開始返回至陽電極。另一方面，從陰電極向陽電極擴散後的一部分電子會開始返回至陰電極。由於這些載流子（電子以及空穴）的運動，正向電流就會減少，最終耗盡層會從pn接面表面開始擴展，空穴無法再從陽電極向陰電極移動，同時電子也無法在從陰電極向陽電極移動。此時，雖然空穴會向陽電極側移動，同時電子會向陰電極側移動，並產生反向恢復電流（正向電流If變為負值），但一旦這些空穴・電子回收結束後則正向電流If就會變為零（參照第4圖(b)）。另外，正向電壓-Vf會急劇上升，並且在上升至超過額定電壓的值（突波電壓）後減少至額定電壓。
5. 實施方式一涉及的電力轉換電路1的波形
為了對實施方式一涉及的電力轉換電路1進行說明，首先對比較例涉及的電力轉換電路進行說明。
比較例涉及的電力轉換電路1基本上與實施方式一涉及的電力轉換電路1具有同樣的構成，但是其所使用的續流二極體的主動區面積為實施方式一中的續流二極體的主動區面積的四倍。在比較例涉及的電力轉換電路中，在關斷MOSFET時，會依次出現：汲極電流Id減少的第一期間、汲極電流Id增加的第二期間、以及汲極電流Id再次減少的第三期間（參照第5b圖）。在比較例涉及的電力轉換電路中，在關斷MOSFET時汲極電流Id會在急劇降低後，急劇增加至降低前的1/2程度。然後，在反復上下震盪後變為零。
相對於此，在實施例涉及的電力轉換電路（實施方式一涉及的電力轉換電路1）中，雖然MOSFET 100與比較例涉及的電力轉換電路一樣，在關斷MOSFET時，從汲極電流Id開始減少直至汲極電流Id首次變為零的期間內，會依次出現汲極電流Id減少的第一期間、汲極電流Id增加的第二期間、以及汲極電流Id再次減少的第三期間，但是在關斷MOSFET時汲極電流Id下降後，會增加至汲極電流下降前的1/3程度，然後在反復上升震盪後變為零（參照第5a圖）。即，與比較例涉及的電力轉換電路相比隆起波形變小了。因此，其與比較例相比關斷損耗也變小了。
接著，將對實施方式一涉及的電力轉換電路1中的關斷損耗進行說明。
在比較例涉及的電力轉換電路中，在開啟MOSFET時，汲極電流Id在增加至超過靜態電流的值後（峰值電流），振鈴（Linging）著接近靜態值。
另外，汲極・源極間電壓Vds則會單調地急劇減少（參照第6圖中的細虛線）。
相對於此，在實施例涉及的電力轉換電路中，在開啟MOSFET時，與比較例涉及的電力轉換電路相比峰值電流更小，而且，振鈴也更小且更早地結束振鈴（參照第6圖中的粗實線）。因此，實施例涉及的電力轉換電路與比較例涉及的電力轉換電路相比開啟損耗更小。
接下來，對實施方式一涉及的電力轉換電路1中的恢復損耗進行說明。
在比較例涉及的電力轉換電路中，續流二極體的正向電流If會在開啟MOSFET時急劇下降為負值後，振鈴著恢復為零（參照第7圖中的細實線）。
另外，正向電壓-Vf會在上升至超過靜態值後，振鈴著恢復為靜態值（參照第7圖中的細虛線）。
相對於此，在實施例涉及的電力轉換電路中，續流二極體的反向恢復電流值（峰值）Irp小於比較例，反向恢復時間trr也短於比較例，反向恢復電容Qrr變小（參照第7圖中的粗實線）。因此，在施例涉及的電力轉換電路與在較例涉及的電力轉換電路相比，恢復損耗更小。
另外，正向電壓-Vf在達到靜態值前一度急劇減少，並再次增加至靜態值附近。此時，其振鈴的振幅小於比較例（參照第7圖中的粗虛線）。
6.實施方式一涉及的電力轉換電路1的效果
根據實施方式一涉及的電力轉換電路1，由於在以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路的情況下，在續流二極體200的正向電流為峰值時，正向電流的電流值除以續流二極體200的主動區面積後的電流密度為：Si-FRD時在200A/cm2 以上，並且續流二極體200的主動區面積相對於流通的電流而言相對較小，因此續流二極體200的接面電容Cj就會變小。這樣一來，由於在關斷MOSFET時（關斷時的第二期間）從續流二極體200流向MOSFET 100的電流成分會變小，因此就能夠使MOSFET 100的汲極電流Id的隆起波形變得較小（參照第5a圖），其結果就是，能夠減小關斷損耗。
另外，當續流二極體200處於正向電流峰值時，之所以將正向電流的電流值除以續流二極體200的主動區面積後的電流密度設置在200A/cm2 以上，是因為：當該電流密度低於200A/cm2 時，續流二極體200的主動區AR的面積就會變得較大，並且續流二極體200的接面電容Cj也會變得較大，這樣，在關斷MOSFET時（關斷時的第二期間）由於從續流二極體200流向MOSFET 100的電流分量就會變小，所以會導致難以減小隆起波形。
另外，根據實施方式一涉及的電力轉換電路1，由於在以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路的情況下，在續流二極體200的正向電流為峰值時，正向電流的電流值除以續流二極體200的主動區面積後的電流密度為：Si-FRD時在200A/cm2 以上，並且續流二極體200的主動區面積相對於流通的電流而言相對較小，因此續流二極體200的接面電容Cj就會變小。這樣一來，由於續流二極體200的恢復電流會變小（參照第7圖中被虛線B包圍的區域），因此能夠減小續流二極體200的恢復損耗。另外，由於由於續流二極體200的恢復電流會變小，因此在開啟MOSFET 100時的汲極電流Id的峰值電流就會變小（參照第6圖中被虛線A包圍的區域），從而能夠減小MOSFET 100的開啟損耗。
另外，根據實施方式一涉及的電力轉換電路1，由於上述電流密度為：在Si-FRD時在400A/cm2 以下，並且續流二極體200的主動區面積不會變得過小，因此就容易將由半導體元件等所產生的熱量釋放至外部，從而能夠防止續流二極體200的溫度變高，還能夠相對較小將由半導體元件等所產生的熱量釋放至外部時的熱阻。其結果就是，能夠將因開關損耗和導通損耗所產生的熱量有效地排放至外部。
另外，由於續流二極體200的主動區面積不會變得過小，因此，即便是在將未連接電源的電力轉換電路與電源相連接時所產生的峰值較大的電流（衝擊電流；突然以對應電源電壓最大值的電荷量對內置在電力轉換電路中的平滑電容器進行充電時所流通的電流）通過續流二極體200時，也能夠防止引發IFSM擊穿。
另外，根據實施方式一涉及的電力轉換電路1，由於MOSFET的開關頻率大於等於10kHz，因此綜合損耗（=導通損耗+開關損耗）中，相比導通損耗所占的比例，開關損耗（包括開啟損耗、關斷損耗、以及恢復損耗）所占的比例就會更大。所以，如上述結構般，通過減小開啟損耗、關斷損耗以及恢復損耗，就能夠減小綜合損耗。
另外，根據實施方式一涉及的電力轉換電路1，由於續流二極體200為被進行壽命控制的Si-FRD，因此正向電壓-Vf不易變大。這樣一來，與使用Si-SBD時相比，導通損耗就不易變大。
另外，根據實施方式一涉及的電力轉換電路1，由於電力轉換電路的綜合損耗中，關斷MOSFET時的關斷損耗、開啟MOSFET時的開啟損耗、以及續流二極體200的恢復損耗這三者之和所占的比例，比續流二極體200的導通損耗所占的比例更大，因此通過上述結構，就能夠減小開啟損耗、關斷損耗以及恢復損耗，從而減小綜合損耗。
另外，根據實施方式一涉及的電力轉換電路1，由於在MOSFET 100中，n型柱形區域114的摻雜物總量多於p型柱形區域116，因此在關斷MOSFET 100時，閘極周圍的n型柱形區域114就不易被耗盡。這樣，就能夠提高汲極・源極間的耐壓。另外，在關斷時會產生隆起波形，因而能夠延長汲極電流Id的電流值變為零為止的時間，從而MOSFET的突波電壓就不易變大。
另外，根據實施方式一涉及的電力轉換電路1，由於在MOSFET 100中，n型柱形區域114的摻雜物總量多於p型柱形區域116，因此就能夠延長汲極・源極間電壓Vds變為最大為止的時間，並且，由於能夠減小汲極・源極間電壓Vds變為最大為止的汲極・源極間電壓Vds的每單位時間的增加量，因此就不易產生振盪。
另外，根據實施方式一涉及的電力轉換電路1，由於在MOSFET中，第三期間內的每單位時間的汲極電流減少量小於第一期間內的每單位時間的汲極電流Id的減少量，因此在關斷MOSFET 100時，就能夠進一步減小MOSFET 100的突波電壓。
另外，根據實施方式一涉及的電力轉換電路1，由於在關斷MOSFET時，會出現在鏡像週期結束後閘極・源極間電壓暫時上升的期間，因此就能夠切實延長汲極電流Id的電流值變為零為止的時間，並且，切實減小第三期間內的每單位時間的汲極電流減少量小於第一期間內的每單位時間的汲極電流Id的減少量，從而切實減小MOSFET 100的突波電壓。
另外，根據實施方式一涉及的電力轉換電路1，由於在MOSFET 100中，源電極130側的p型柱形區域116的寬度大於汲電極132側的p型柱形區域116的寬度，並且源電極130側的n型柱形區域114的寬度小於汲電極132側的n型柱形區域114的寬度，因此閘極周圍就會變得p過多，這樣一來，由於關斷時耗盡層就容易擴展，因此就能夠增大L（感性）負載雪崩擊穿耐量。
[實施方式二]
實施方式二涉及的電力轉換電路（未圖示）基本上與實施方式一涉及的電力轉換電路1具有同樣的構成，但是其與實施方式一涉及的MOSFET 100之間的不同點在於，實施方式二中的續流二極體為SiC-SBD（碳化矽蕭特基勢壘二極體）。即，在實施方式二涉及的電力轉換電路中，如第8圖所示，續流二極體202為蕭特基勢壘二極體，其半導體基體210a由SiC（碳化矽）構成，並且，其陽電極232中的至少與半導體基體210a相接觸的位置上配置有蕭特基勢壘金屬，該蕭特基勢壘金屬與半導體基體210a形成蕭特基接面。
續流二極體202具有蕭特基接面與pn接面相結合的JBS結構（或MPS結構）。即，半導體基體210a中未形成有實施方式一的續流二極體200中的p型半導體層216。
在JBS結構（或MPS結構）的情況下，當衝擊電流以正方向流入時，通過除了使用蕭特基接面外，還使用pn接面來流通電流，就能夠使蕭特基接面不易被擊穿，從而避免IFSM擊穿（IFSM耐量大）。
續流二極體202的電流密度在400A/cm2 ～1500A/cm2 範圍內。之所以續流二極體202的電流密度與續流二極體200的電流密度不同，並非在200A/cm2 以上，而是400A/cm2 以上，是基於以下理由：即，由於為SiC時通常擊穿電場強度較高，因此通常能夠在耐壓層（漂移層）厚度較薄，且摻雜物濃度較濃的狀態下來製作高耐壓SBD（蕭特基勢壘二極體），這樣，就能夠將正向電壓降減小至比Si時更小的程度，其結果就是，能夠將主動區面積減小至比Si-FRD時更小的程度（即，能夠將電流密度提高至比Si-FRD時更高的程度）。
另外，之所以續流二極體202的電流密度與續流二極體200的電流密度不同，並非在400A/cm2 以下，而是1500A/cm2 以下，是因為即便衝擊電流以正方向流入，蕭特基接面也不易被擊穿，因而IFSM耐量較大。
另外，當電流密度較高時，雖然SiC半導體不易被擊穿，但電極處使用的金屬、焊料、焊線等因發熱可能會導致熔斷，因此根據周圍部件的物理性能極限不同，不得不對容許電流密度進行限制。因此續流二極體202的電流密度在400A/cm2 ～1000A/cm2 範圍內則更加理想。
像這樣，實施方式二涉及的電力轉換電路雖然在續流二極體為SiC-SBD這一點上不同於實施方式一涉及的電力轉換電路1，但是其與實施方式一涉及的電力轉換電路1一樣，由於在以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路的情況下，在續流二極體202的正向電流為峰值時，正向電流的電流值除以續流二極體202的主動區面積後的電流密度為：SiC-SBD時在400A/cm2 以上，並且續流二極體202的主動區面積相對於流通的電流而言相對較小，因此續流二極體202的接面電容Cj就會變小。這樣一來，由於在關斷MOSFET時（關斷時的第二期間）從續流二極體202流向MOSFET的電流成分會變小，因此就能夠使MOSFET的汲極電流Id的隆起波形變得較小，其結果就是，能夠減小關斷損耗。
另外，根據實施方式二涉及的電力轉換電路，由於在以電力轉換電路的額定最大負荷或額定最大再生電流來運行電力轉換電路的情況下，在續流二極體202的正向電流為峰值時，正向電流的電流值除以續流二極體202的主動區面積後的電流密度為：SiC-SBD時在400A/cm2 以上，並且續流二極體202的主動區面積相對於流通的電流而言相對較小，因此續流二極體202的接面電容Cj就會變小。這樣一來，由於續流二極體202的恢復電流會變小（參照第7圖中被虛線B包圍的區域），因此能夠減小續流二極體202的恢復損耗。另外，由於由於續流二極體202的恢復電流會變小，因此在開啟MOSFET 100時的汲極電流Id的峰值電流就會變小（參照第6圖中被虛線A包圍的區域），從而能夠減小MOSFET 100的開啟損耗。
另外，根據實施方式二涉及的電力轉換電路，由於上述電流密度為：在SiC-SBD時在1500A/cm2 以下，並且續流二極體202的主動區面積不會變得過小，因此就容易將由半導體元件等所產生的熱量釋放至外部，從而能夠防止續流二極體202的溫度變高，還能夠相對較小將由半導體元件等所產生的熱量釋放至外部時的熱阻。其結果就是，能夠將因開關損耗和導通損耗所產生的熱量有效地排放至外部。
另外，由於續流二極體202的主動區面積不會變得過小，因此，即便是在將未連接電源的電力轉換電路與電源相連接時所產生的峰值較大的電流（衝擊電流）通過續流二極體202時，也能夠防止引發IFSM擊穿。
另外，根據實施方式二涉及的電力轉換電路，由於續流二極體202為SiC-SBD，因此能夠實現高速開關轉換，從而降低開關損耗。
另外，根據實施方式二涉及的電力轉換電路，由於續流二極體202具有蕭特基接面與pn接面相結合的JBS結構（或MPS結構），因此能夠其作為二極體來說不僅導通損耗低同時漏電流較少，因此能夠成為一種綜合損耗較少的電力轉換電路。
另外，由於續流二極體202具有JBS結構，因此當衝擊電流通過續流二極體時能夠從p型高濃度區域來流通電流，從而切實防止IFSM擊穿。
另外，實施方式二涉及的電力轉換電路除了在續流二極體為SiC-SBD以外，其與實施方式一涉及的電力轉換電路1具有同樣的構成，因此也同樣具有實施方式一涉及的電力轉換電路1所具有的相關效果。
以上，基於上述實施方式對本發明進行了說明，本發明並不僅限於上述實施方式。本發明能夠在不脫離本發明主旨的範圍內在各種各樣的形態下實施，例如，可以為如下的變形。
（1）上述實施方式中記載的構成要素的數量、材質、形狀、位置、大小等僅為示例，因此能夠在不有損本發明效果的範圍內進行變更。
（2）在上述各實施方式中，雖然在MOSFET中n型柱形區域的摻雜物總量多於p型柱形區域的摻雜物總量（n過多），但本發明並不限於此。也可以使n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等（Just），或使p型柱形區域的摻雜物總量略多於n型柱形區域的摻雜物總量（p過多，例如，p型柱形區域的摻雜物總量多於n型柱形區域的摻雜物總量的1.00倍，或少於等於1.03倍）。此情況下，MOSFET的汲極電流Id（雖然比n過多時小，但是）同樣會出現隆起波形（參照第9圖以及第10圖）。
（3）在上述實施方式二中，雖然使用了具有JBS結構（或MPS結構）的SiC-SBD來作為續流二極體，但本發明並不僅限於此。此情況下，由於相比JBS結構（或MPS結構）來說IFSM耐量會稍稍變小，因此續流二極體的電流密度保持在400A/cm2 ～1000A/cm2 是比較理想的，考慮到電極處所使用的金屬、焊料、焊線等因發熱可能或導致熔斷，因此將密度上限設置為小於1000A/cm2 則更加理想。
（4）在上述各實施方式中，雖然是使用升壓斬波電路來作為電力轉換電路，但本發明不限於此。也可以是使用降壓斬波電路（參照第1圖）、全橋電路、半橋電路、三相交流變換器、非絕緣全橋電路、非絕緣半橋電路、推挽電路（Push-pull circuit）、RCC電路、正向變換器（Forward Converter）、或逆向變換器（Flyback converter）等其他類型的電路。
（5）在上述各實施方式中，雖然使用了溝槽閘極型MOSFET，但本發明並不僅限於此。也可以使用平面閘極型MOSFET（變形例二中的MOSFET 102，參照第12圖）。此情況下，半導體基體110具有：形成在n型柱形區域114的一部分以及p型柱形區域116的全部表面上的p型基極區域118、形成在基極區域118表面上的n型源極區域120、以及形成在n型柱形區域114表面中未形成有基極區域118的部分上的n型表面高濃度擴散區域119，MOSFET進一步具有在MOSFET的第一主面側（源電極側），經由閘極絕緣膜134形成在被夾在源極區域120與n型柱形區域114（n型表面高濃度擴散區域119）之間的基極區域118上的閘電極136。
（6）在上述各實施方式中，雖然是將源電極一側的p型柱形區域的寬度設置地比汲電極一側的p型柱形區域的寬度更寬，並且，將源電極一側的n型柱形區域的寬度設置地比汲電極一側的n型柱形區域的寬度更窄，但本發明並不僅限於此。也可以將p型柱形區域116的寬度設置為沿p型柱形區域116的深度方向保持固定。
（7）在上述各實施方式中，雖然p型柱形區域116的摻雜物濃度不受深度的影響而保持固定，但本發明並不僅限於此。也可以將源電極一側的p型柱形區域的的摻雜物濃度設置地比n型柱形區域的摻雜物濃度更高，並且將汲電極一側的p型柱形區域的的摻雜物濃度設置地比n型柱形區域的摻雜物濃度更低（參照變形例三中的MOSFET 104，第13圖）。此情況下，可以將p型柱形區域以及n型柱形區域的寬度設置為沿p型柱形區域的深度方向而保持固定（參照第13圖），也可以將源電極一側的p型柱形區域的寬度設置地比汲電極一側的p型柱形區域的寬度更寬，並且，將源電極一側的n型柱形區域的寬度設置地比汲電極一側的n型柱形區域的寬度更窄。通過設置為這樣的結構，就能夠獲得進一步加大L負載的雪崩擊穿耐量的效果。
（8）在上述各實施方式中，雖然n型柱形區域114、p型柱形區域116、溝槽122、以及閘電極126從平面上看形成為條紋狀，但本發明不限於此。也可以是：型柱形區域114、p型柱形區域116、溝槽122、以及閘電極126從平面上看形成為圓形（立體地看為柱形）、四角形的框狀、圓形的框狀或格子狀等形狀。
（9）在上述各實施方式中，雖然使用的是直流電源來作為電源，但本發明不限於此。也可以是使用交流電源來作為電源。
1、2、900‧‧‧電力轉換電路
100、102、104‧‧‧MOSFET
110、210、210a‧‧‧半導體基體
112、212‧‧‧低電阻半導體層
113‧‧‧緩衝層
114‧‧‧n型柱形區域
115‧‧‧n型半導體層
116‧‧‧p型柱形區域
117‧‧‧超級接面結構
118‧‧‧基極區域
119‧‧‧表面高濃度擴散區域
120‧‧‧源極區域
122‧‧‧溝槽
124、134‧‧‧閘極絕緣膜
126、136‧‧‧閘電極
128、138‧‧‧層間絕緣膜
130‧‧‧源電極
132‧‧‧汲電極
200‧‧‧續流二極體
214、214a‧‧‧n型半導體層
216‧‧‧p型半導體層
218、218a‧‧‧p型高濃度區域
220‧‧‧層間絕緣膜
230、232‧‧‧陽電極
240‧‧‧陰電極
300、930‧‧‧電感負載
400‧‧‧電源
500‧‧‧平滑電容器
600‧‧‧負載
901‧‧‧DC/AC轉換部
902‧‧‧濾波器
903‧‧‧示噪聲濾波器
904‧‧‧系統
920‧‧‧防逆流二極體
940‧‧‧電源
950‧‧‧平滑電容器
第1圖是實施方式一涉及的電力轉換電路1的電路圖。
第2圖是實施方式一中MOSFET 100的截面圖。
第3圖是實施方式一中續流二極體200的截面圖。
第4圖是展示實施方式一中MOSFET的汲極・源極間電壓Vds和汲極電流Id、以及續流二極體200的正向電壓-Vf和反向電流If的時間變化的曲線圖。其中，第4圖(a)是展示MOSFET 100的汲極・源極間電壓Vds以及汲極電流Id的時間變化的曲線圖，第4圖(b)是展示MOSFET 100的正向電壓-Vf以及反向電流If的時間變化的曲線圖。另外，第4圖(a)中汲極電流Id的曲線中時刻t3旁以及時刻t5旁的虛線代表續流二極體的主動區面積為實施方式一中的續流二極體的主動區面積的四倍時的汲極電流Id曲線，第4圖(b)中反向電流If的曲線中時刻t5旁的虛線則代表續流二極體主動區的有效面積為實施方式一中的續流二極體的主動區面積的四倍時的反向電流If曲線。另外，在第4圖中，為了方便說明，著重記載了關斷期間（時刻t2～時刻t3之間）以及開啟期間（時刻t4～時刻t5之間）的變化，因此在尺寸、形狀、以及有無振鈴（Ringing）等方面並不一定與實際波形相一致。在第4圖(b)中，作為電壓軸的設置方法，之所以使用-Vf來表示向上方向，是考慮到以下因素下後決定的。即，對於電流而言，以正向電流為正，反向電流為負，而對於電壓而言，將相對於結的正向電壓設為負，將反偏壓（Bias）設為正，並且在二極管流通正向電流時，正向電壓降在曲線圖表現為負值。另外，當電源電壓以反偏壓施加於二極管時，反向擊穿電壓Vr變現為正值。因此，考慮到上述這些因素，作為電壓軸的設置方法，使用-Vf來表示向上方向。
第5a及5b圖展示的是在改變了續流二極體的主動區面積的情況下，在關斷MOSFET時汲極・源極間電壓Vds、閘極・源極間電壓Vgs以及汲極電流Id的時間變化實測波形曲線圖。第5a圖展示的是實施例涉及的電力轉換電路中MOSFET的汲極・源極間電壓Vds、閘極・源極間電壓Vgs以及汲極電流Id的時間變化曲線圖，第5b圖展示的是比較例涉及的電力轉換電路中MOSFET的汲極・源極間電壓Vds、閘極・源極間電壓Vgs以及汲極電流Id的時間變化曲線圖。在比較例涉及的電力轉換電路中，使用的是主動區面積為實施方式一中的續流二極體的四倍面積的續流二極體（在第6圖以及第7圖中同樣如此）。另外，經過時間的單位「20nsec/div」表示每刻度為20nsec，汲極・源極間電壓Vds的單位「100V/div」表示每刻度為100V，閘極・源極間電壓Vgs的單位「2V/div」表示每刻度為2V，汲極電流Id的單位「1A/div」表示每刻度為1A。
第6圖展示的是在改變了續流二極體的主動區面積的情況下，在開啟MOSFET時汲極・源極間電壓Vds的時間變化模擬結果曲線圖。
第7圖展示的是在改變了續流二極體的主動區面積的情況下，在開啟MOSFET時續流二極體200的正向電壓-Vf以及反向電流If的時間變化模擬結果曲線圖（恢復波形）。
第8圖是實施方式二中續流二極體202的截面圖。
第9圖展示的是在關斷MOSFET時汲極・源極間電壓Vds、汲極・源極間電壓Vds以及汲極電流Id的時間變化曲線圖。第9圖中，「n過多」表示n型柱形區域的摻雜物總量比p型柱形區域的摻雜物總量高10%，「Just」表示n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等，「p過多」表示p型柱形區域的摻雜物總量比n型柱形區域的摻雜物總量高10%。另外，圖中電源電壓為300V。
第10圖展示的是在p型柱形區域的摻雜物總量比n型柱形區域的摻雜物總量稍多（多2%）的情況下，在關斷MOSFET時汲極・源極間電壓Vds、閘極・源極間電壓Vgs以及汲極電流Id的時間變化曲線圖。
第11圖是變形例一中電力轉換電路2的電路圖。
第12圖是變形例二中MOSFET 102的截面圖。
第13圖是變形例三中MOSFET 104的截面圖。
第14圖是用於說明以往的電力轉換電路900的示意圖。

Claims (14)

  1. 一種電力轉換電路，其包括： MOSFET，具有半導體基體，該半導體基體具有n型柱形區域以及p型柱形區域，並由該n型柱形區域以及該p型柱形區域構成超級接面結構； 續流二極體；以及 電感負載； 其中，該MOSFET的開關頻率大於等於10kHz，該MOSFET運作為在關斷時，汲極電流的波形在從該汲極電流開始減少直至該汲極電流首次變為零的期間內，依次出現該汲極電流減少的第一期間、該汲極電流增加的第二期間、以及該汲極電流再次減少的第三期間，該續流二極體為被進行壽命控制的Si-FRD或SiC-SBD，在以該電力轉換電路的額定最大負荷或額定最大再生電流來運行該電力轉換電路的情況下，在該續流二極體的正向電流為峰值時，當該正向電流的電流值除以該續流二極體的主動區面積後的電流密度為：當該續流二極體為該Si-FRD時，在200A/cm2 ～400A/cm2 範圍內，當該續流二極體為該SiC-SBD時，在400A/cm2 ～1500A/cm2 範圍內。
  2. 如申請專利範圍第1項所述的電力轉換電路，其中，該續流二極體為被進行壽命控制的Si-FRD。
  3. 如申請專利範圍第1項所述的電力轉換電路，其中，該續流二極體為SiC-SBD。
  4. 如申請專利範圍第3項所述的電力轉換電路，其中，該續流二極體具有MPS結構或JBS結構。
  5. 如申請專利範圍第1項所述的電力轉換電路，其中，在該電力轉換電路的綜合損耗中，該MOSFET開啟時的關斷損耗、該MOSFET關斷時的開啟損耗、以及該續流二極體的恢復損耗這三者之和所占的比例比該續流二極體的導通損耗所占的比例更大。
  6. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該n型柱形區域的摻雜物總量比該p型柱形區域的摻雜物總量更多。
  7. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該n型柱形區域的摻雜物總量與該p型柱形區域的摻雜物總量相等。
  8. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該p型柱形區域的摻雜物總量多於該n型柱形區域的摻雜物總量的1.00倍，等於或少於1.03倍。
  9. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該第三期間內每個單位時間的該汲極電流的減少量比該第一期間內每個單位時間的該汲極電流的減少量更小。
  10. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，在關斷該MOSFET時，出現鏡像週期結束後閘極・源極間電壓暫時上升的期間。
  11. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，該MOSFET中的該半導體基體進一步具有：被形成在該n型柱形區域以及該p型柱形區域表面的p型基極區域、以及被形成在該基極區域表面的n型源極區域，該MOSFET為溝槽閘極型MOSFET，其進一步包括：從平面上看在該n型柱形區域所在的區域內，被形成至比該基極區域的最深部更深的位置上的，並且被形成為使該源極區域的一部分外露在內周面上的溝槽；以及經由形成在該溝槽的內周面上的閘極絕緣膜被埋設在該溝槽的內部後形成的閘電極。
  12. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，該MOSFET中的該半導體基體具有：形成在該n型柱形區域的一部分以及該p型柱形區域的全部表面上的p型基極區域、形成在該基極區域表面上的n型源極區域、以及形成在該n型柱形區域表面中未形成有該基極區域的部分上的n型表面高濃度擴散區域，該MOSFET為平面閘極型MOSFET,其進一步具有：在該MOSFET的第一主面側，經由閘極絕緣膜形成在被夾在該源極區域與該n型柱形區域之間的該基極區域上的閘電極。
  13. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該半導體基體的一個面上形成有源電極，並且該半導體基體的另一個面上形成有汲電極，該源電極一側的該p型柱形區域的寬度寬於該汲電極一側的該p型柱形區域的寬度，該源電極一側的該n型柱形區域的寬度窄於該汲電極一側的該n型柱形區域的寬度。
  14. 如申請專利範圍第1項至第5項中任一項所述的電力轉換電路，其中，在該MOSFET中，該半導體基體的一個面上形成有源電極，並且該半導體基體的另一個面上形成有汲電極，在該源電極一側，該p型柱形區域的摻雜物濃度高於該n型柱形區域的摻雜物濃度，在該汲電極一側，該p型柱形區域的摻雜物濃度低於該n型柱形區域的摻雜物濃度。
TW107115481A 2017-11-17 2018-05-07 電力轉換電路 TWI692924B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2017/041402 WO2019097662A1 (ja) 2017-11-17 2017-11-17 電力変換回路
??PCT/JP2017/041402 2017-11-17
WOPCT/JP2017/041402 2017-11-17

Publications (2)

Publication Number Publication Date
TW201924204A true TW201924204A (zh) 2019-06-16
TWI692924B TWI692924B (zh) 2020-05-01

Family

ID=66538730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115481A TWI692924B (zh) 2017-11-17 2018-05-07 電力轉換電路

Country Status (5)

Country Link
US (1) US11005354B2 (zh)
JP (1) JP6556948B1 (zh)
NL (1) NL2021932B1 (zh)
TW (1) TWI692924B (zh)
WO (1) WO2019097662A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法
US20230008858A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage
CN117040514A (zh) * 2023-07-03 2023-11-10 上海格州微电子技术有限公司 一种mosfet管开关电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1189634A (en) * 1981-09-11 1985-06-25 Yoshihito Amemiya Low-loss and high-speed diodes
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
JP4470454B2 (ja) * 2003-11-04 2010-06-02 株式会社豊田中央研究所 半導体装置とその製造方法
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
US7915879B2 (en) * 2008-06-30 2011-03-29 Infineon Technologies Austria Ag Switching converter including a rectifier element with nonlinear capacitance
JP5484741B2 (ja) * 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP5557581B2 (ja) * 2010-04-08 2014-07-23 株式会社日立製作所 半導体装置および電力変換装置
JP2012120362A (ja) * 2010-12-02 2012-06-21 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP5701595B2 (ja) 2010-12-28 2015-04-15 三洋電機株式会社 系統連係装置
JP2012234848A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP2013093444A (ja) * 2011-10-26 2013-05-16 Rohm Co Ltd 高速スイッチング動作回路
DE102013204701A1 (de) * 2013-03-18 2014-10-02 Robert Bosch Gmbh Pseudo-Schottky-Diode
JP5719407B2 (ja) * 2013-05-31 2015-05-20 ローム株式会社 半導体装置
JP6033199B2 (ja) * 2013-10-16 2016-11-30 三菱電機株式会社 降圧チョッパ回路
JP6237902B2 (ja) * 2014-07-17 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
CN109643656A (zh) * 2016-09-02 2019-04-16 新电元工业株式会社 Mosfet以及电力转换电路
CN109729743B (zh) * 2016-11-11 2021-12-28 新电元工业株式会社 Mosfet以及电力转换电路

Also Published As

Publication number Publication date
WO2019097662A1 (ja) 2019-05-23
TWI692924B (zh) 2020-05-01
JP6556948B1 (ja) 2019-08-07
JPWO2019097662A1 (ja) 2019-11-21
NL2021932B1 (en) 2019-10-04
NL2021932A (en) 2019-05-20
US11005354B2 (en) 2021-05-11
US20200076290A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
JP6215510B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
JP2020096202A (ja) 炭化珪素半導体装置および電力変換装置
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
TWI692924B (zh) 電力轉換電路
JP5135666B2 (ja) 電力変換装置
JP2000077682A (ja) ショットキーダイオード
US10475917B2 (en) Mosfet
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
JP6254301B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
JP6246979B1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
JP6002387B2 (ja) ダイオードおよびそれを用いた電力変換システム
JP2011198993A (ja) 半導体装置およびｄｃ−ｄｃコンバータ
JP2007318062A (ja) 高耐圧半導体スイッチング素子