JP2010003841A - 縦型のショットキーダイオード - Google Patents

縦型のショットキーダイオード Download PDF

Info

Publication number
JP2010003841A
JP2010003841A JP2008160933A JP2008160933A JP2010003841A JP 2010003841 A JP2010003841 A JP 2010003841A JP 2008160933 A JP2008160933 A JP 2008160933A JP 2008160933 A JP2008160933 A JP 2008160933A JP 2010003841 A JP2010003841 A JP 2010003841A
Authority
JP
Japan
Prior art keywords
section
region
semiconductor substrate
schottky diode
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008160933A
Other languages
English (en)
Inventor
Masaki Konishi
正樹 小西
Hirokazu Fujiwara
広和 藤原
Yukihiko Watanabe
行彦 渡辺
Takashi Katsuno
高志 勝野
Takeo Yamamoto
武雄 山本
Takeshi Endo
剛 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2008160933A priority Critical patent/JP2010003841A/ja
Publication of JP2010003841A publication Critical patent/JP2010003841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 縦型のショットキーダイオードの局所的な過熱を抑制する技術を提供する。
【解決方法】 半導体基板８の表裏両面にカソード電極１０とアノード電極６０が分かれて形成されている縦型のショットキーダイオード１であり、アノード・カソード間抵抗が低い構造とアノード・カソード間抵抗が高い構造の両者が形成されている。半導体基板８を平面視して２区画８０，８２に分割したときに、区画によって低抵抗構造と高抵抗構造が形成されている範囲の比率が相違し、区画によって平均抵抗値が変えられている。過熱しやすい区画における平均電流密度が下がり、局所的過熱が防止され、熱暴走の発生が防止される。
【選択図】 図１

Description

本発明は、半導体基板の表裏両面にアノード電極とカソード電極が分かれて形成されている縦型のショットキーダイオードに関する。特に、縦型のショットキーダイオードの局所的な過熱を抑制する技術に関する。
半導体基板の表裏両面にアノード電極とカソード電極が分かれて形成されている縦型のショットキーダイオードが知られている。
特許文献１に、n型半導体基板の表面にアノード電極が形成されており、n型半導体基板の裏面にカソード電極が形成されているダイオードが記載されている。アノード電極とn型半導体基板はショットキー接合している。特許文献１に記載のダイオードは、ショットキーダイオードとなっている。
ショットキーダイオードは、アノード電極とカソード電極の間に、閾値以上の順方向電圧（アノード側の方が高い電圧）を印加すると、アノード電極からカソード電極に電流が流れる。ショットキーダイオードは、アノード電極からカソード電極に電流を流すことができる順方向電圧の最小値が小さい。pn接合ダイオードと比較すると、ショットキーダイオードは、順方向電圧が低い範囲で使用することができる。
特開２００１−６８６８９号公報
図１９に示すように、特許文献１に記載のショットキーダイオード１００は、ショットキー電極１６０とn型半導体基板１０８の間に、n型半導体基板１０８と反対導電型のp型領域１６４を分散して形成している。p型領域１６４を分散して形成すると、アノード電極１６０とカソード電極１１０の間に大きな逆方向電圧が印加されても、カソード電極１１０からアノード電極１６０に向けて電流が流れない。すなわち逆方向の耐圧を高めるために、p型領域１６４が分散して形成されている。
ショットキーダイオード１００の半導体基板１０８は、アノード電極１６０からカソード電極１１０に電流が流れることによって発熱する。このとき、区画によって半導体基板１０８の温度が不均一になることがある。
図示の１６２は、終端耐圧領域を一巡しているガードリングを示しており、ガードリング１６２によって取り囲まれている範囲１８０がショットキーダイオード１００の有効領域である。
有効領域１８０を中心区画１８２と周囲区画１８４に分割した考察すると、中心区画１８２で発熱すると周囲に放熱しづらいのに対し、周囲区画１８４で発熱すると周囲に放熱しやすいことから、単位体積と単位時間当たりに半導体基板１０８で発熱する熱量が同じであるとすると、図２０に示すように、周囲区画１８４よりも中心区画１８２が昇温しやすい。ショットキー接合面では温度が高いほど電流が流れやすいという現象が生じるために、昇温した中心領域１８２にさらに大電流が流れて昇温し、昇温するためにさらに大電流が流れるという循環が発生することがある。この循環を熱暴走という。熱暴走が発生すると、ショットキーダイオード１００の中心区画１８２の温度が最大保証温度を超え、最終的にはショットキーダイオード１００が破壊されてしまう場合が生じる。なお、半導体基板１０８の中心区画が局所的に過熱されるとは限られない。例えば、アノード電極１６０にワイヤボンディングすると、給電点（ボンディング点）の近傍で局所的過熱が発生することがある。あるいは、種々の要因によって種々の区画で局所的な過熱現象が発生することがある。
従来の技術では、図１９に示すように、p型領域１６４が一様に分散して形成されている。すなわち、中心区画１８２と周囲区画１８４に区別することなく、一様な密度でｐ型領域１６４が分散して配置されている。
p型領域１６４は逆方向電圧が印加されたときに空乏層を伸ばして耐圧を高めるためのものであり、その効果を得るためには、一様な密度でp型領域１６４を分散して配置することが好ましい。またp型領域１６４は、順方向電流が流れる場合には高抵抗となる領域であり、ショットキーダイオード１００に求められる耐圧が確保できる範囲において少なく形成することが好ましい。従来のp型領域１６４の形成範囲は、必要な耐圧を得られる範囲で最小の順方向電圧降下に抑えることを狙って決定されており、必然的に一様な密度で配置される。区画によってp型領域１６４の配置密度等を変えることはない。
図１９に示したように、従来のショットキーダイオードの中には、半導体基板を平面視したときに、アノード・カソード間抵抗を高める高抵抗構造が範囲を限って形成されているものがあるが、その高抵抗構造の配置密度は一様である。例えば、中心区画１８２内の単位面積当たりのアノード・カソード間抵抗の平均値と、周囲区画１８４内の単位面積当たりのアノード・カソード間抵抗の平均値は等しい。ここでいう区画内の単位面積当たりのアノード・カソード間抵抗の平均値（以下では平均抵抗値という）とは、区画を複数個の単位面積に分割し、その単位面積の範囲をアノード電極からカソード電極に伸びる単位コラムに分割したときに、その単位コラムのアノード・カソード間抵抗の測定値を区画の単位で平均化したものをいう。
従来のショットキーダイオードの中には、半導体基板を平面視したときに、アノード・カソード間抵抗を高める高抵抗構造が範囲を限って形成されているものがあるが、高抵抗構造の配置密度は一様であり、例えば、中心区画内の単位面積当たりのアノード・カソード間抵抗の平均値と周囲区画内の単位面積当たりのアノード・カソード間抵抗の平均値が等しい。そのことによって局所的過熱現象が発生しているということができる。
本発明は、上記の問題を解決する。本発明は、縦型のショットキーダイオードの局所的な過熱現象の発生を抑制する技術を提供する。
本発明で創作されたショットキーダイオードは縦型であり、半導体基板の表裏両面にアノード電極とカソード電極が分かれて形成されている。本発明のショットキーダイオードを形成している半導体基板を平面視すると、アノード・カソード間抵抗を高める高抵抗構造が範囲を限って形成されている。本発明のショットキーダイオードは終端耐圧領域を備えており、その終端耐圧領域によって取り囲まれている領域が有効領域となっている。本発明のショットキーダイオードでは、その有効領域を２区画に分割したときに、区画内の単位面積当たりのアノード・カソード間抵抗の平均値が、区画によって異なっていることを特徴とする。
有効領域を２区画に分割する態様には各種の態様があり得る。中心区画と周囲区画によって平均抵抗値が変えられていることもある。ボンディングワイヤからの給電点を含む区画と含まない区画によって平均抵抗値が変えられていることもある。冷却装置が付設されている場合は、冷却効率が高い区画と冷却効率が低い区画によって平均抵抗値が変えられていることもある。
冷却効率等によって３以上の範囲に分割し、範囲ごとに平均抵抗値が変えてもよい。その場合も、冷却効率が最も高い範囲を含む区画と、冷却効率が最も低い範囲を含む区画に分割して観測すれば、区画によって平均抵抗値が変えられていることになる。
区画によって平均抵抗値を変える構造には各種態様が含まれる。平均抵抗値を高くしたい区画内に、高抵抗構造を密に配置してもよい。あるいは有効領域に一様に高抵抗構造を配置する一方において、平均抵抗値を高くしたい区画内に配置する高抵抗構造の抵抗値を他の区画に配置する高抵抗構造の抵抗値よりも高くしてもよい。あるいは、平均抵抗値を高くしたい区画内のみに高抵抗構造を配置してもよい。
このショットキーダイオードは、冷却されにくくて昇温しやすい区画の平均抵抗値を高くする。あるいは給電点に近くて電流が流れやすい区画の平均抵抗値を高くする。しかしながら、いずれの区画の冷却効率の低いのか、あるいはいずれの区画に給電されるのは、ショットキーダイオードの出荷段階では決定されず、冷却装置に取り付けられた段階、あるいはワイヤボンディング点が決定された段階で初めて決定される。実際には、逆に、平均抵抗値が高い区画にワイヤボンディングすることによって局所的な過熱を防止するように利用される。すなわち、ショットキーダイオードの出荷段階では、昇温のしやすさと平均抵抗値の関係が確定していないことがある。平均抵抗値が高い区画と低い区画が用意されていれば、その関係を考慮した利用の仕方をすることによって局所的過熱現象の発生を防止することができる。
ショットキーダイオード自体を観測しても、平均抵抗値が高い区画と低い区画と、昇温しやすい区画と昇温しづらい区画の関係は確定していない。
平均抵抗値を高くしたい区画内に高抵抗構造を密に配置する場合、平均抵抗値を高くしたい区画内の高抵抗構造の抵抗値を他の区画の高抵抗構造の抵抗値よりも高くする場合、あるいは、平均抵抗値を高くしたい区画内のみに高抵抗構造を配置する場合のいずれによっても、その区画内の平均抵抗値を高くすることができる。その結果、その区画内を流れる電流密度の平均値を低減することができ、その区画内で発生する単位体積あたりの発熱量を減少させることができる。
平均抵抗値を等しくすると過熱してしまう区画の平均抵抗値を高くすれば、その区画内を流れる電流密度の平均値を低減することができ、その区画内で発生する単位体積あたりの発熱量を減少させることができる。それによってその区画が過熱することを防止することができる。その区画で熱暴走が発生するきっかけとなる局所的な過熱の発生を抑制することができる。
アノード・カソード間抵抗を高める高抵抗構造には、各種の構造が採用できる。例えば下記の構造を採用することができる。
（１）ショットキー電極と半導体基板の間に半導体基板と反対導電型の領域を形成した構造。この構造を区画内に密に形成すれば、その区画の平均抵抗値を上げることができる。
（２）ショットキー電極と半導体基板の間に半導体基板と反対導電型の領域を深く形成した構造。反対導電型領域の深さが深い区画と浅い区画を設ければ、区画によって平均抵抗値を変えることができる。
（３）半導体基板の不純物濃度を薄くした構造。不純物濃度が濃い区画と薄い区画を設ければ、区画によって平均抵抗値を変えることができる。
（４）半導体基板とのバリアハイトが高い金属で形成したショットキー電極を配置した構造。半導体基板とのバリアハイトが高い金属でショットキー電極を形成する区画と、導体基板とのバリアハイトが低い金属でショットキー電極を形成する区画を設ければ、区画によって平均抵抗値を変えることができる。
前記(１)から（４）の１種で高抵抗構造を実現してもよいし、２種以上を組み合わせて高抵抗構造を実現してもよい。
前記（１）の場合、すなわちショットキー電極と半導体基板の間に半導体基板と反対導電型の領域を密に配置した区画と、疎に配置した区画を設ける場合、その反対導電型の領域が、アノード・カソード間に逆方向電圧を印加したときに、半導体基板内に空乏層を広げる空乏化促進領域として機能する。すなわち、空乏化促進領域を画定するpn接合面から半導体基板内に空乏層が広がる。空乏化促進領域を備えているショットキーダイオードは、空乏化促進領域を備えていないショットキーダイオードよりも耐圧特性を向上させることができる。複数個の空乏化促進領域が半導体基板の表面近傍に分散配置されているショットキーダイオードをJBS(Junction Barrier Schottky)型のダイオードという。JBS型のダイオードは、アノード・カソード間に逆方向電圧を印加したときに半導体基板の広い範囲の空乏層を広げることができ、高い耐圧特性を得ることができる。
空乏化促進領域を備えているショットキーダイオードは、pn接合を通過する電流量が小さな電圧範囲で使用される。すなわち、pn接合が高抵抗として機能する電圧範囲で使用される。ショットキー電極と半導体基板の間に反対導電型の領域を密に配置した区画と疎に配置した区画を設けることによって、前者の区画における平均抵抗値を上げ、後者の区画における平均抵抗値を下げることができる。
また、上記（２）の場合、すなわち、反対導電型領域が深い区画と反対導電型領域が浅い区画を設ける場合、反対導電型領域が深い区画では、反対導電型領域が浅い区画と比較すると、順方向電流が流れる経路が半導体基板の深い範囲に至るまで狭い。反対導電型領域が深い区画では順方向電流が流れにくいのに対し、反対導電型領域が浅い区画では順方向電流が流れやすい。反対導電型領域が深い区画と浅い区画を設けることによって、前者の区画における平均抵抗値を上げ、後者の区画における平均抵抗値を下げることができる。
また、上記（３）の場合、すなわち、半導体基板の不純物濃度が薄い区画と濃い区画を設ける場合、不純物濃度が薄い区画では順方向電流が流れにくく、不純物濃度が濃い区画では順方向電流が流れやすい。不純物濃度が薄い区画と濃い区画を設けることによって、前者の区画における平均抵抗値を上げ、後者の区画における平均抵抗値を下げることができる。
また、上記（４）の場合、すなわち、半導体基板とのバリアハイトが高い金属でショットキー電極を形成する区画と、導体基板とのバリアハイトが低い金属でショットキー電極を形成する区画を設ければ、前者の区画では順方向電流が流れにくく、後者の区画では順方向電流が流れやすい。半導体基板とのバリアハイトが高い金属でショットキー電極を形成する区画とバリアハイトが低い金属でショットキー電極を形成する区画を設けることによって、前者の区画における平均抵抗値を上げ、後者の区画における平均抵抗値を下げることができる。
本発明を具体化する場合、有効領域を中心区画と周囲区画に分割したときに、中心区画では高抵抗構造が形成されている範囲の占める比率が高く、周囲区画では高抵抗構造が形成されている範囲の占める比率が低い態様を採用することができる。
中心区画と周囲区画における電流密度が等しければ、両区画において単位時間と単位体積あたりに発生する熱量は等しいと思われる。この場合、中心区画では放熱しづらいために昇温しやすく、過熱されやすい。高抵抗構造が形成されている範囲の占める比率を中心区画で高くしておけば、昇温しやすくて過熱されやすい中心区画での発熱量を低減することができ、放熱効率が低い中心区画で過熱する現象の発生を抑制することができる。
あるいは、有効領域を給電点を含む給電区画と給電点を含まない非給電区画に分割したときに、給電区画では高抵抗構造が形成されている範囲の占める比率が高く、非給電区画では高抵抗構造が形成されている範囲の占める比率が低い態様を採用することができる。
給電区画と非給電区画における冷却効率がほぼ等しければ、給電点に近くて大電流が流れる給電区画が昇温しやすく、過熱されやすい。高抵抗構造が形成されている範囲の占める比率を給電区画で高くしておけば、昇温しやすくて過熱されやすい給電区画での発熱量を低減することができ、給電区画で過熱する現象の発生を抑制することができる。
本発明のショットキーダイオードは、有効領域を２区画に分割したときに、区画内の平均抵抗値が区画によって異なることを特徴とする。
このことは平均抵抗値が異なる区画数が２であることを意味しない。例えば冷却効率によって３以上の範囲に分割し、範囲ごとに平均抵抗値が変えられていてもよい、その場合も、冷却効率が最も高い範囲を含む区画と、冷却効率が最も低い範囲を含む区画に分割して観測すれば、区画によって平均抵抗値が変えられていることになる。あるいは、給電点からの距離によって有効領域を３以上の範囲に分割し、範囲ごとに平均抵抗値が変えられていてもよい、その場合も、最も電流が流れやすい範囲を含む区画と、最も電流が流れにくい範囲を含む区画に分割して観測すれば、区画によって平均抵抗値が変えられていることになる。また特に工夫しなければ不均一に昇温する場合に、昇温の程度によって有効領域を３以上の範囲に分割し、範囲ごとに平均抵抗値が変えられていてもよい、その場合も、最も昇温しやすい範囲を含む区画と、最も昇温しにくい範囲を含む区画に分割して観測すれば、区画によって平均抵抗値が変えられていることになる。
本発明によると、縦型のショットキーダイオードに生じやすい局所的な過熱現象の発生を抑制することができる。
以下に説明する実施例の特徴を整理しておく。
（特徴１） 有効領域を中心区画と周囲区画に分割したときに、中心区画では半導体基板と反対導電型の領域が深く形成されており、周囲区画では半導体基板と反対導電型の領域が浅く形成されている。半導体基板を平面視した場合、中心区画と周囲区画で、反対導電型の領域の形成範囲が等しい。
（特徴２） 有効領域を給電区画と非給電区画に分割したときに、給電区画では半導体基板と反対導電型の領域が深く形成されており、非給電囲区画では半導体基板と反対導電型の領域が浅く形成されている。半導体基板を平面視した場合、給電区画と非給電区画で、反対導電型の領域の形成範囲が等しい。
（特徴３） 有効領域を中心区画と周囲区画に分割したときに、中心区画では半導体基板の不純物濃度が薄く、周囲区画では不純物濃度が薄い。
（特徴４） 有効領域を給電区画と非給電区画に分割したときに、給電区画では半導体基板の不純物濃度が薄く、非給電囲区画では不純物濃度が濃い。
（特徴５） 有効領域を中心区画と周囲区画に分割したときに、中心区画では半導体基板とのバリアハイトが高い金属でショットキー電極が形成されており、周囲区画ではバリアハイトが低い金属でショットキー電極が形成されている。
（特徴６） 有効領域を給電区画と非給電区画に分割したときに、給電区画では半導体基板とのバリアハイトが高い金属でショットキー電極が形成されており、非給電区画ではバリアハイトが低い金属でショットキー電極が形成されている。
（第１実施例）
図１に、縦型のショットキーダイオード１の要部断面図を示す。図２に、ショットキーダイオード１が形成されている半導体基板８を平面視した図を示す。半導体基板８は、ＳｉＣを半導体材料として構成されている。
図１に示すように、ショットキーダイオード１は、半導体基板８の裏面８ｂに形成されているカソード電極１０を備えている。また、ショットキーダイオード１は、半導体基板８の裏面８ｂに露出しているn+型のカソード領域２０を備えている。カソード電極１０とカソード領域２０はオーミック接合している。
ショットキーダイオード１は、カソード領域２０の上部に形成されているn-型のドリフト層３０を備えている。ショットキーダイオード１は、ドリフト層３０の表面（半導体基板８の表面８ａ）の一部に露出しているp型のガードリング４２を備えている。ガードリング４２は終端領域に形成されており、ショットキーダイオード１として機能する有効領域７９を取り囲んでいる。ショットキーダイオード１は、有効領域７９内のドリフト層３０の表面に露出している複数個のp型の空乏化促進領域４０を備えている。空乏化促進領域４０にいては、その詳細な構成を後述する。
ショットキーダイオード１は、有効領域７９内の半導体基板８の表面８ａに形成されているアノード電極６０を備えている。アノード電極６０は、ドリフト層３０とショットキー接合している。アノード電極６０の上部には、接合用の金属膜７０（例えばアルミニウム膜）が形成されている。アノード電極６０が形成されていない範囲の半導体基板８の表面８ａと、アノード電極６０と金属膜７０の端部は、絶縁保護膜５０で覆われている。絶縁保護膜５０の開口に金属膜７０が露出している。
図２に示すように、空乏化促進領域４０は、ショットキーダイオード１の有効領域７９内の中心区画８０内と、周囲区画８２内の双方に形成されている。中心区画８０内には、有効領域７９の中心近傍に位置している領域Ｐ１と、その外側を取り囲んでいる領域Ｐ２と、さらにその外側を取り囲んでいる領域Ｐ３と、さらにその外側を取り囲んでいる領域Ｐ４が形成されている。周囲区画８２内には、領域Ｐ４の外側を取り囲んでいる領域Ｐ５と、さらにその外側を取り囲んでいる領域Ｐ６を備えている。領域Ｐ１と領域Ｐ２と領域Ｐ３と領域Ｐ４と領域Ｐ５と領域Ｐ６は、互いに離間している。
半導体基板８を平面視したときの領域Ｐ２の幅は、領域Ｐ３の幅よりも広い。領域Ｐ３の幅は、領域Ｐ４の幅よりも広い。領域Ｐ４の幅は、領域Ｐ５の幅よりも広い。領域Ｐ５の幅は、領域Ｐ６の幅よりも広い。
また、領域Ｐ１と領域Ｐ２の間で表面８ａの露出しているドリフト層３０の幅（領域Ｐ１と領域Ｐ２との間隔）は、領域Ｐ２と領域Ｐ３の間で表面８ａの露出しているドリフト層３０の幅よりも狭い。領域Ｐ２と領域Ｐ３の間で表面８ａの露出しているドリフト層３０の幅は、領域Ｐ３と領域Ｐ４の間で表面８ａの露出しているドリフト層３０の幅よりも狭い。領域Ｐ３と領域Ｐ４の間で表面８ａの露出しているドリフト層３０の幅は、領域Ｐ４と領域Ｐ５の間で表面８ａの露出しているドリフト層３０の幅よりも狭い。領域Ｐ４と領域Ｐ５の間で表面８ａの露出しているドリフト層３０の幅は、領域Ｐ５と領域Ｐ６の間で表面８ａの露出しているドリフト層３０の幅よりも狭い。
以下では、カソード電極１０とカソード領域２０とドリフト層３０とアノード電極６０の積層構造を低抵抗構造という。また、カソード電極１０とカソード領域２０とドリフト層３０と空乏化促進領域４０とアノード電極６０の積層構造を高抵抗構造という。
図２に示すように、半導体基板８を中心区画８０と周囲区画８２に分割して観測する。中心区画８０と周囲区画８２は、平面視したときの面積がほぼ等しい。すなわち、中心区画８０と周囲区画８２は有効領域７９をほぼ２等分した区画に相当する。
中心区画８０には、領域Ｐ１，Ｐ２，Ｐ３，Ｐ４の空乏化促進領域４０が形成されている。周囲区画８２には、領域Ｐ５，Ｐ６の空乏化促進領域４０が形成されている。周囲区画８２と比較すると、中心区画８０では、高抵抗構造の形成範囲が占める比率が高い。
ショットキーダイオード１のカソード電極１０に、アノード電極６０よりも高い電圧（逆方向電圧）を印加すると、p型の空乏化促進領域４０とn型のドリフト層３０と間のpn接合面からn型のドリフト層３０内に空乏層が広がる。ショットキーダイオード１では、複数個の空乏化促進領域４０がドリフト層３０の表面に分散して配置されている。ショットキーダイオード１は、JBS（Junction Barrier Schottky）型ダイオードである。ショットキーダイオード１では、逆方向電圧を印加したときに空乏層が広く広がり、高い耐圧を得ることができる。
ショットキーダイオード１のアノード電極６０に、カソード電極１０よりも高い電圧（順方向電圧）を印加すると、アノード電極６０とドリフト層３０とのショットキー接合を介してアノード・カソード間に電流が流れる。
図３に、ショットキーダイオード１のショットキー接合に印加する順方向電圧VF[V]とショットキー接合を流れる電流の電流密度J[A/cm2]の関係を実線で示す。また、p型の空乏化促進領域４０とn-型のドリフト層３０のpn接合に印加する順方向電圧VF[V]と、pn接合を流れる電流の電流密度J[A/cm2]を破線で示す。例えば、JBS型ダイオードは、順方向電圧VF[V]が３Ｖ以下であるとともに、電流密度J[A/cm2]が８００[A/cm2]以下の範囲で使用する。この範囲では、上記pn接合を流れる電流よりもショットキー接合を流れる電流の方が大きい。この範囲では、上記pn接合を流れる電流は極めて小さい。したがって、空乏化促進領域４０を含まない低抵抗構造と比較すると、空乏化促進領域４０を含む高抵抗構造では、アノード・カソード間抵抗が高く、アノード・カソード間に電流が流れ難い。ショットキーダイオード１は、中心区画８０では高抵抗構造の形成範囲が占める比率が高く、周囲区画８２では高抵抗構造の形成範囲が占める比率が低い。すなわち、単位面積当たりのアノード・カソード間抵抗を区画ごとに平均すると（以下ではそれを平均抵抗値という）、中心区画８０では平均抵抗値が高く、周囲区画８２では平均抵抗値が低い。
通常のショットキーダイオードの場合、中心区画の冷却効率が低く、中心区画が過熱しやすい。本実施例のショットキーダイオード１では、中心区画８０での平均抵抗値が高いので、中心区画８０における単位体積と単位時間当たりの発熱量を低減することができる。放熱効率が低くて過熱しやすい中心区画８０での発熱量が低下することから、中心区画８０が局所的に過熱することがない。ショットキーダイオード１では、熱暴走のきっかけとなる中心区画８０での過熱を抑制することができる。
ショットキーダイオード１の場合、空乏化促進領域Ｐ１とその周囲を含む第１区画、第１区画の外側から空乏化促進領域Ｐ２とその周囲を含む第２区画、第２区画の外側から空乏化促進領域Ｐ３とその周囲を含む第３区画、第３区画の外側から空乏化促進領域Ｐ４とその周囲を含む第４区画、第４区画の外側から空乏化促進領域Ｐ５とその周囲を含む第５区画、第５区画の外側から空乏化促進領域Ｐ６とその周囲を含む第６区画に分割されているということができる。第１区画から第６区画を順に観察すると、高抵抗構造の形成範囲が占める比率が多段階に低くなっている。あるいは第１区画から第６区画を順に観察すると、各区画における平均抵抗値は多段階に低下している。
このように高抵抗構造の形成範囲が占める比率が多段階に変化する多数の区画に分割されていても、周囲区画８２と中心区画８０で比較すれば、中心区画８０では高抵抗構造の形成範囲が占める比率が高く、周囲区画８２では高抵抗構造の形成範囲が占める比率が低い。また、中心区画８０では平均抵抗値が高く、周囲区画８２では平均抵抗値が低い。本発明で平均抵抗値が区画によって異なっているという場合、各区画内でも抵抗値が変化している場合をも含む。
図４から図８を参照してショットキーダイオード１の製造方法を説明する。
図４に示すように、最初にn+型の４Ｈ−ＳｉＣ基板を準備する。n型不純物は窒素であり、その濃度は1×1019cm-3であり、膜厚は３５０μｍとする。この基板が、n+型のカソード領域２０となる。
次に、図５に示すように、カソード領域２０の上に、膜厚１３μｍのn型のドリフト層３０をエピタキシャル成長させる。n型不純物は窒素であり、濃度は5×1015cm-3とする。本明細書では、カソード領域２０とドリフト層３０を合わせて半導体基板８と称している。
次に、図６に示すように、半導体基板８の表面８ａにマスクＭ１を形成する。マスクＭ１は、空乏化促進領域４０を形成する範囲に開口を備えている。マスクＭ１の開口からp型不純物（例えばＡｌ）をイオン注入する。その後にマスクＭ１を除去する。
次に、図７に示すように、半導体基板８の表面８ａにマスクＭ２を形成する。マスクＭ２は、ガードリング４２を形成する範囲に開口を備えている。マスクＭ２の開口からp型不純物（例えばＡｌ）をイオン注入する。その後にマスクＭ２を除去する。
次に、半導体基板８を１６００℃で熱処理し、注入したp型不純物を活性化する。これにより、p型不純物濃度が1×1019cm-3であり、表面８ａからの深さが０．８μｍである空乏化促進領域４０が形成される。また、p型不純物濃度が4×1017cm-3であり、表面８ａからの深さが０．８μｍであるガードリング４２が形成される。
次に、図８に示すように、カソード領域２０の裏面（半導体基板８の裏面８ｂ）に、スパッタ装置によってニッケル膜を形成する。半導体基板８を１０００℃で熱処理し、ニッケル膜をシリサイド化する。カソード領域２０とオーミック接合するカソード電極１０が形成される。
次に、図１に示すうように、半導体基板８の表面８ａに、真空蒸着装置によって０．２μｍ程度のチタン膜を形成する。チタン膜が、ドリフト層３０とショットキー接合するアノード電極６０となる。次に、アノード電極６０の上に、真空蒸着装置によって４μｍ程度のアルミニウム膜を形成する。アルミニウム膜が接合用の金属膜７０となる。アノード電極６０が形成されていない範囲の半導体基板８の表面８ａと、アノード電極６０と金属膜７０の端部に、ポリイミドの絶縁保護膜５０を形成する。絶縁保護膜５０の開口に金属膜７０が露出している。
（第１実施例の変形例１）
第１実施例のショットキーダイオード１は、多重の空乏化促進領域４０を備えている。すなわち、中心近傍に形成されている領域Ｐ１と、その外側を互いに離間しながら多重に取り囲んでいる領域Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６を備えている（図２参照）。
空乏化促進領域４０の形状は、上記した形状に限定されるものではない。図９に示すショットキーダイオード１ａのように、半導体基板８を平面視したときに、複数個の空乏化促進領域４０が格子状に分散配置されていてもよい。各々の空乏化促進領域４０の形状は限定されず、図示のような正方形であってもよいし、円形であってもよいし、四角形以外の多角形のパターン等であってもよい。また、複数種類の形状のパターンが混在していてもよい。
周囲区画８２と中心区画８０を比較すると、中心区画８０では空乏化促進領域４０によって形成される高抵抗構造の形成範囲が占める比率が高い。すなわち、周囲区画８２と中心区画８０を比較すると、中心区画８０での平均抵抗値が高い。この実施例によっても、中心区画８０で過熱することを抑制することができる。
図９の構造は、有効領域を１２１の区画にわけ、区画によって平均抵抗値を変えているということもできる。
（第１実施例の変形例２）
図１０に示すショットキーダイオード１ｄは、半導体基板８を中心区画８０ｄと周囲区画８２ｄにほぼ２等分した場合に、中心区画８０ｄ内のみに空乏化促進領域４０を備えている。空乏化促進領域４０は１個であり、複数個に分割されていない。
周囲区画８２ｄと比較すると、中心区画８０ｄでは空乏化促進領域４０で形成される高抵抗構造の形成範囲が占める比率が高い。周囲区画８２ｄと中心区画８０ｄを比較すると、中心区画８０ｄでの平均抵抗値が高い。この実施例によっても、中心区画８０ｄで過熱することを抑制することができる。
（第１実施例の変形例３）
半導体基板８は、種々の要因によって種々の区画が局所的に過熱することがある。例えば、図１１に示すように、接合用の金属膜７０上にワイヤボンディングが施されていることがある。この場合には、ワイヤＷのボンディング点の直下の区画で電流が流れ易く、局所的に過熱し易い。
図１１と図１２に示すショットキーダイオード１ｃは、領域Ｐ３１，Ｐ３２，Ｐ３３の３個の空乏化促進領域４０を備えている。領域Ｐ３２は、半導体基板８の中央に形成されている。領域Ｐ３１，Ｐ３３のそれぞれは、上記したワイヤＷのボンディング点の直下に形成されている。
半導体基板８を給電区画８０と非給電区画８２にほぼ２等分して観測すると、給電区画８０では、空乏化促進領域４０（領域Ｐ３１，Ｐ３２，Ｐ３３）で形成される高抵抗構造の形成範囲が占める比率が高い。非給電区画８２と給電区画８０を比較すると、給電区画８０での平均抵抗値が高い。この実施例によると、給電点に近くて電流が流れやすい給電区画８０での平均抵抗値が高いことから給電区画８０での平均電流密度が減少し、給電区画８０内での平均電流密度と非給電区画８２内での平均電流密度が均質化される。これによって、過熱しやすい給電区画８０で局所的に過熱することを抑制することができる。
本実施例は、局所的に過熱されやすい中央と、２箇所の給電点に高抵抗構造を配置している。その実施例でも、給電区画８０と非給電区画８２にほぼ２等分して観測すると、給電区画８０では高抵抗構造の形成範囲が占める比率が高く、平均抵抗値が高い。
（第１実施例の変形例４）
上記した変形例３では、局所的に過熱し易い中心近傍とワイヤＷのボンディング点の直下を含む範囲に、領域Ｐ３２と領域Ｐ３１と領域Ｐ３３を形成している場合について説明した。
図１３に示すショットキーダイオード１ｂのように、局所的に過熱し易い範囲に形成されている空乏化促進領域４０が、複数個の四角形パターンに分割されていてもよい。半導体基板８を平面視した図１３で、面積の大きい四角形パターンの空乏化促進領域４０が配置されている範囲が、局所的に過熱し易い範囲である。図１３では、局所的に過熱し易い半導体基板８の中心近傍と、局所的に過熱し易い給電点の近傍範囲（左上端部領域）に、１個１個が大きい空乏化促進領域４０が配置されている。なお過熱しづらい領域には、１個１個が小さい空乏化促進領域４０が配置されている。過熱しづらい領域に配置されている空乏化促進領域４０は、電流量を抑制して過熱を防止するためのものでなく、耐圧を確保するためのものである。
この実施例でも、半導体基板８を中心区画（給電区画でもある）８０と周囲区画（非給電区画でもある）８２に分割して観測すると、冷却効率が低くて大電流が流れやすい中心・給電区画８０では、空乏化促進領域４０で形成される高抵抗構造の形成範囲が占める比率が高い。周囲・非給電区画８２と中心・給電区画８０を比較すると、中心・給電区画８０での平均抵抗値が高い。この実施例によると、給電点に近くて電流が流れやすく、しかも冷却効率が低くて過熱しやすい中心・給電区画８０での平均抵抗値が高いことから、中心・給電区画８０での平均電流密度が減少し、中心・給電区画８０内での平均電流密度と周囲・非給電区画８２内での平均電流密度が均質化され、中心・給電区画８０内での基板温度と周囲・非給電区画８２内での基板温度が均質化される。過熱しやすい中心・給電区画８０で局所的に過熱することを抑制することができる。
（第２実施例）
図１４に、JBS型のショットキーダイオード２の要部断面図を示す。図１４では、図１に示すショットキーダイオード１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。
ショットキーダイオード２に形成されている空乏化促進領域４２は、ガードリング４２に取り囲まれた有効領域７９内の半導体基板８（ショットキーダイオード２の形成領域）の中心近傍に形成されている領域Ｐ１１と、その外側を取り囲んでいる領域Ｐ１２と、その外側を取り囲んでいる領域Ｐ１３と、その外側を取り囲んでいる領域Ｐ１４と、その外側を取り囲んでいる領域Ｐ１５と、その外側を取り囲んでいる領域Ｐ１６を備えている。
半導体基板８を平面視したときの領域Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５．Ｐ１６の幅は、同じである。また、半導体基板８を平面視したときの領域Ｐ１１と領域Ｐ１２間の間隔と、領域Ｐ１２と領域Ｐ１３間の間隔と、領域Ｐ１３と領域Ｐ１４間の間隔と、領域Ｐ１４と領域Ｐ１５間の間隔と、領域Ｐ１５と領域Ｐ１６間の間隔は同じである。
ショットキーダイオード２では、領域Ｐ１１が、領域Ｐ１２よりも表面から深い範囲に至るまで形成されている。領域Ｐ１２は、領域Ｐ１３よりも表面から深い範囲に至るまで形成されている。領域Ｐ１３は、領域Ｐ１４よりも表面から深い範囲に至るまで形成されている。領域Ｐ１４は、領域Ｐ１５よりも表面から深い範囲に至るまで形成されている。領域Ｐ１５は、領域Ｐ１６よりも表面から深い範囲に至るまで形成されている。
半導体基板８を平面視したときの中心区画８０には、領域Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４の空乏化促進領域４２が形成されている。その周辺の周囲区画８２には、領域Ｐ１５，Ｐ１６の空乏化促進領域４２が形成されている。半導体基板８と反対導電型の空乏化促進領域４２が深い中心区画８０では、空乏化促進領域４２が浅い周囲区画８２と比較すると、順方向電流が流れる経路が半導体基板８の深い範囲に至るまで狭い。したがって、周囲区画８２と中心区画８０を比較すると、空乏化促進領域４２で形成される高抵抗構造の形成範囲が占める比率は変わらないが、中心区画８０に配置されている領域Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４で形成される高抵抗構造の抵抗値は、周囲区画８２に配置されている領域Ｐ１５，Ｐ１６で形成される高抵抗構造の抵抗値よりも高い。周囲区画８２と中心区画８０を比較すると、中心区画８０での平均抵抗値が高い。この実施例によっても、中心区画８０で局所的に過熱することを抑制することができる。
（第２実施例の変形例）
図１４では、領域Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６の幅が等しいとともに、隣接する領域間の間隔も等しい場合について説明した。しかしながら、図１５に示すショットキーダイオード２ａのように、領域Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５，Ｐ１６の各々の幅が等しくなくてもよい。中央の領域ほど、その幅が広くてもよい。また、領域間の間隔は等しくなくてもよい。中央の領域間の間隔ほど狭くなっていてもよい。
半導体基板８を平面視したときの中心区画８０には、領域Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４の空乏化促進領域４４が形成されている。その周辺の周囲区画８２には、領域Ｐ２５，Ｐ２６の空乏化促進領域４４が形成されている。周囲区画８２と比較すると、中心区画８０は、空乏化促進領域４１で形成される高抵抗構造の形成範囲が占める比率が高い。しかも、中心区画８０に配置されている領域Ｐ２１，Ｐ２２，Ｐ２３，Ｐ２４で形成される高抵抗構造の抵抗値は、周囲区画８２に配置されている領域Ｐ２５，Ｐ２６で形成される高抵抗構造の抵抗値よりも高い。中心区画８０には、抵抗値が高い高抵抗構造が高密度に形成されている。中心区画８０での平均抵抗値が高い。この実施例によっても、中心区画８０で局所的に過熱することを抑制することができる。
（第３実施例）
図１６に、ショットキーダイオード３の要部断面図を示す。図１６では、図１に示すショットキーダイオード１と同等の構成要素には、同一番号の符号を付して重複説明を省略する。ショットキーダイオード３は、アノード電極６０と半導体基板８の間に、p型の空乏化促進領域４０（図１参照）を備えていない。ショットキーダイオード３は、JBS型のダイオードではない。
図１６に示すように、ショットキーダイオード３は、ドリフト層３０が、低濃度ドリフト層３２を備えている。低濃度ドリフト層３２は、ドリフト層３０の他の範囲よりもn型不純物の濃度が薄い。低濃度ドリフト層３２は、ガードリング４２に取り囲まれた半導体基板８の有効領域（ショットキーダイオード３の形成領域）７９ｄの中心区画８０ｄ内に形成されている。
カソード電極１０とカソード領域２０と低濃度ドリフト層３２とアノード電極６０が積層されている範囲では、低濃度ドリフト層３２の抵抗が高いので、単位面積当たりの抵抗値が高い。高抵抗構造となっている。その一方、カソード電極１０とカソード領域２０と低濃度ドリフト層３２以外のドリフト層３０とアノード電極６０が積層されている範囲では、低濃度ドリフト層３２以外のドリフト層３０の抵抗が低いので、単位面積当たりの抵抗値が低い。低抵抗構造となっている。
図１７に示すように、半導体基板８の有効領域７９を中心区画８０ｄと周囲区画８２ｄに２分割して観測すると、冷却効率が低くて過熱しやすい中心電区画８０ｄでは、高抵抗構造の形成されている範囲が占める比率が高い。周囲区画８２ｄと中心区画８０ｄを比較すると、中心区画８０ｄでの平均抵抗値が高い。この実施例によると、冷却効率が低くて過熱しやすい中心区画８０ｄでの平均抵抗値が高いことから、中心区画８０ｄでの平均電流密度が減少し、中心区画８０ｄ内での基板温度と周囲区画８２ｄ内での基板温度が均質化される。過熱しやすい中心区画８０ｄで局所的に過熱することを抑制することができる。
上記実施例では、中心区画８０ｄで過熱しやすいことから、中心区画８０ｄ内に低濃度ドリフト層３２を設けている。他の区画が過熱しやすい場合には、過熱しやすい区画内に低濃度ドリフト層を設ければよい。
（第４実施例）
図１８に、ショットキーダイオード４の要部断面図を示す。図１８では、図１６に示す第３実施例のショットキーダイオード３と同等の構成要素には、同一番号の符号を付して重複説明を省略する。ショットキーダイオード４は、アノード電極６０が、高バリアハイト電極６２を備えている。高バリアハイト電極６２は、アノード電極６０の他の範囲と比較してドリフト層３０との間のバリアハイトが高い。高バリアハイト電極６２は、半導体基板８の有効領域７９内の中心区画８０ｄ内に形成されている。高バリアハイト電極６２の金属材料は、例えば、半導体基板８を構成するＳｉＣとのバリアハイトが高いニッケルである。高バリアハイト電極６２以外のアノード電極６０の金属材料はチタンである。
カソード電極１０とカソード領域２０とドリフト層３０と高バリアハイト電極６２が積層されている範囲では、ドリフト層３０と高バリアハイト電極６２間を電流が流れにくいので、単位面積当たりの抵抗値が高い。高抵抗構造となっている。その一方、カソード電極１０とカソード領域２０とドリフト層３０と高バリアハイト電極６２以外のアノード電極６０が積層されている範囲では、ドリフト層３０とアノード電極６０間を電流が流れやすいので、単位面積当たりの抵抗値が低い。低抵抗構造となっている。
第３実施例と同様に（併せて図１７参照）、ショットキーダイオード４が形成されている半導体基板８を中心区画８０ｄと周囲区画８２ｄに２分割して観測すると、冷却効率が低くて過熱しやすい中心電区画８０ｄでは、高抵抗構造の形成されている範囲が占める比率が高い。周囲区画８２ｄと中心区画８０ｄを比較すると、中心区画８０ｄでの平均抵抗値が高い。この実施例によると、冷却効率が低くて過熱しやすい中心区画８０ｄでの平均抵抗値が高いことから、中心区画８０ｄでの平均電流密度が減少し、中心区画８０ｄ内での基板温度と周囲区画８２ｄ内での基板温度が均質化される。過熱しやすい中心区画８０ｄで局所的に過熱することを抑制することができる。
上記実施例では、中心区画８０ｄで過熱しやすいことから、中心区画８０ｄ内に高バリアハイト電極６２を設けている。他の区画が過熱しやすい場合には、過熱しやすい区画内に高バリアハイト電極６２を設ければよい。
第１実施例では、低抵抗構造と高抵抗構造の組み合わせが、（１）アノード電極６０と半導体基板８の間に空乏化促進領域４０がない構造とある構造の組み合わせである場合について説明した。
第２実施例では、低抵抗構造と高抵抗構造の組み合わせが、（２）アノード電極６０と半導体基板８の間の一部に形成されている空乏化促進領域４２が、半導体基板８の表面８ａから浅い構造と深い構造の組み合わせである場合について説明した。
第３実施例では、低抵抗構造と高抵抗構造の組み合わせが、（３）半導体基板８のn型不純物濃度が濃い構造と薄い構造の組み合わせである場合について説明した。
第４実施例では、低抵抗構造と高抵抗構造の組み合わせが、（４）アノード電極６０と半導体基板８間のバリアハイトが低い構造と高い構造の組み合わせである場合について説明した。（１）から（４）の構造をさらに組み合わせてもよい。本発明の縦型のショットキーダイオードは、（１）から（４）の全ての組み合わせを備えていてもよい。
第１実施例から第４実施例では、半導体基板８のうちの局所的な過熱が発生し易い区画が、中心区画である場合と、給電点の近傍に位置する給電区画である場合について説明した。局所的な過熱が発生し易い区画は、上記した２つの区画に限定されるものではない。局所的な過熱が発生し易い範囲を含む区画で、アノード・カソード間抵抗が高い高抵抗構造の形成範囲が占める比率を高くすればよい。あるいは、抵抗値の高い高抵抗構造を形成してもよい。
第１実施例から第４実施例のショットキーダイオードでは、有効領域７９を２区画に分割したときに、区画内の単位面積当たりのアノード・カソード間抵抗の平均値が、過熱しやすい区画で高い。過熱しやすい区画はショットキーダイオードの利用方法によって決まり、ショットキーダイオードの出荷段階では不明なことがある。例えば、いずれの区画の冷却効率の低いのか、あるいはいずれの区画に給電されるのは、ショットキーダイオードの出荷段階では決定されず、冷却装置に取り付けられた段階、あるいは給電点（例えば、ワイヤボンディング点）が決定された段階で初めて決定される。実際には、逆に、平均抵抗値が高い区画にワイヤボンディングすることによって局所的な過熱を防止するように利用される。すなわち、ショットキーダイオードの出荷段階では、昇温のしやすさと平均抵抗値の関係が確定していないことがある。平均抵抗値が高い区画と低い区画が用意されていれば、その関係を考慮した利用の仕方をすることによって局所的過熱現象の発生を防止することができる。ショットキーダイオード自体を観測しても、平均抵抗値が高い区画と低い区画と、昇温しやすい区画と昇温しづらい区画の関係は確定していない。したがって、本発明のショットキーダイオードは、ショットキーダイオード自体を観測すると、有効領域を２区画に分割したときに、区画内の単位面積当たりのアノード・カソード間抵抗の平均値が、区画によって異なっていると言える。平均抵抗値が高い区画と低い区画を持っているショットキーダイオードであると、その利用方法を工夫することによって、ショットキーダイオードの温度分布を均質化することができる。
第１実施例から第４実施例では、半導体基板８を平面視して２個の区画に分割したときに、区画によって高抵抗構造の形成範囲が占める比率が相違する場合を説明した。
平均抵抗値が相違する区画が３以上に分割されていてもよい。平均抵抗値が３以上の区画に分割されて調整されていても、２個の区画に分割したときに区画によって平均抵抗値が相違していれば、本発明の利点を享受することができる。
第１実施例から第４実施例では、中心区画内の単位面積当たりのアノード・カソード間抵抗の平均値が高いショットキーダイオードについて説明した。しかしながら、本発明のショットキーダイオードは、必ずしも、中心区画内の単位面積当たりのアノード・カソード間抵抗の平均値が高くなくてもよい。例えば、中心区画の放熱を促進する冷却装置等の構造が取り付けらる場合には、中心区画内の単位面積当たりのアノード・カソード間抵抗の平均値を高くする必要がない。
第１実施例から第４実施例では、半導体基板８を構成する半導体材料がＳｉＣの場合について説明したが、半導体材料は、Ｓｉ等の他の半導体材料でもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
縦型のショットキーダイオード１の要部断面図である。 ショットキーダイオード１を平面視した図である。 ショットキーダイオード１の電圧・電流密度特性を示す。 ショットキーダイオード１の製造工程を示す。 ショットキーダイオード１の製造工程を示す。 ショットキーダイオード１の製造工程を示す。 ショットキーダイオード１の製造工程を示す。 ショットキーダイオード１の製造工程を示す。 ショットキーダイオード１ａを平面視した図である。 ショットキーダイオード１ｄを平面視した図である。 ショットキーダイオード１ｃの要部断面図である。 ショットキーダイオード１ｃを平面視した図である。 ショットキーダイオード１ｂを平面視した図である。 縦型のショットキーダイオード２の要部断面図である。 ショットキーダイオード２ａの要部断面図である。 ショットキーダイオード３の要部断面図である。 ショットキーダイオード３を平面視した図である。 ショットキーダイオード４の要部断面図である。 従来の縦型のショットキーダイオード１００の要部断面図である。 ショットキーダイオード１００の中央からの距離と、接合温度Ｔｊ（℃）との関係を示す。
符号の説明
１，１ａ，１ｂ，１ｃ，１ｄ，２，２ａ，３，４：ショットキーダイオード
８：半導体基板
８ａ：表面
８ｂ：裏面
１０：カソード電極
２０：カソード領域
３０：ドリフト層
３２：低濃度ドリフト層
４０，４１，４２，４４：空乏化促進領域
４２：ガードリング
５０：絶縁保護膜
６０：アノード電極
６２：高バリアハイト電極
７０：金属膜
７９：有効領域
８０，８０ｄ：中心区画
８２，８２ｄ：周囲区画
Ｍ１，Ｍ２：マスク
Ｓ：面積
Ｔｊ：接合温度
VF：順方向電圧
Ｗ：ワイヤ

Claims (4)

  1. 半導体基板の表裏両面にアノード電極とカソード電極が分かれて形成されている縦型のショットキーダイオードであり、
    半導体基板を平面視したときに、アノード・カソード間抵抗を高める高抵抗構造が範囲を限って形成されており、
    終端耐圧領域によって取り囲まれている有効領域を２区画に分割したときに、区画内の単位面積当たりのアノード・カソード間抵抗の平均値が、区画によって異なっていることを特徴とする縦型のショットキーダイオード。
  2. 前記高抵抗構造が、
    （１）ショットキー電極と半導体基板の間に半導体基板と反対導電型の領域を形成した構造、
    （２）ショットキー電極と半導体基板の間に半導体基板と反対導電型の領域を深く形成した構造、
    （３）半導体基板の不純物濃度を薄くした構造、
    （４）半導体基板とのバリアハイトが高い金属で形成したショットキー電極を配置した構造、
    のいずれか又は２以上の組み合わせであることを特徴とする請求項１に記載の縦型のショットキーダイオード。
  3. 前記有効領域を中心区画と周囲区画に分割したときに、中心区画では高抵抗構造が形成されている範囲の占める比率が高く、周囲区画では高抵抗構造が形成されている範囲の占める比率が低いことを特徴とする請求項1または２の縦型のショットキーダイオード。
  4. 前記有効領域を給電点を含む給電区画と給電点を含まない非給電区画に分割したときに、給電区画では高抵抗構造が形成されている範囲の占める比率が高く、非給電区画では高抵抗構造が形成されている範囲の占める比率が低いことを特徴とする請求項1または２の縦型のショットキーダイオード。
JP2008160933A 2008-06-19 2008-06-19 縦型のショットキーダイオード Pending JP2010003841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160933A JP2010003841A (ja) 2008-06-19 2008-06-19 縦型のショットキーダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160933A JP2010003841A (ja) 2008-06-19 2008-06-19 縦型のショットキーダイオード

Publications (1)

Publication Number Publication Date
JP2010003841A true JP2010003841A (ja) 2010-01-07

Family

ID=41585324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160933A Pending JP2010003841A (ja) 2008-06-19 2008-06-19 縦型のショットキーダイオード

Country Status (1)

Country Link
JP (1) JP2010003841A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156154A (ja) * 2011-01-21 2012-08-16 Mitsubishi Electric Corp 電力用半導体装置
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
WO2014038281A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 ワイドギャップ半導体装置およびその製造方法
US9184306B2 (en) 2012-09-14 2015-11-10 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US9219113B2 (en) 2013-06-12 2015-12-22 Mitsubishi Electric Corporation Semiconductor device having breakdown voltage enhancement structure
CN106847922A (zh) * 2017-01-24 2017-06-13 深圳基本半导体有限公司 一种宽禁带半导体器件
CN108538925A (zh) * 2018-06-15 2018-09-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管
CN109244146A (zh) * 2018-11-09 2019-01-18 无锡新洁能股份有限公司 优化热分布的碳化硅肖特基二极管及其制造方法
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
WO2019097662A1 (ja) * 2017-11-17 2019-05-23 新電元工業株式会社 電力変換回路
CN110112221A (zh) * 2019-05-29 2019-08-09 西安电子科技大学 一种能够抑制局部电迁移现象的结型势垒肖特基二极管
CN110164983A (zh) * 2019-05-29 2019-08-23 西安电子科技大学 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管
CN110164982A (zh) * 2019-05-29 2019-08-23 西安电子科技大学 一种结型势垒肖特基二极管
CN110197853A (zh) * 2019-05-29 2019-09-03 西安电子科技大学 一种结势垒肖特基二极管
CN110212023A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种能够减小反向漏电流的结型势垒肖特基二极管
CN111628008A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 碳化硅肖特基二极管
WO2020238587A1 (zh) * 2019-05-29 2020-12-03 西安电子科技大学 一种结型势垒肖特基二极管
US11125803B2 (en) 2016-09-01 2021-09-21 Mitsubishi Electric Corporation Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle
CN113937168A (zh) * 2020-07-13 2022-01-14 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法
EP4340035A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Mps diode having non-uniformly spaced wells and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JPH06151816A (ja) * 1992-11-09 1994-05-31 Fuji Electric Co Ltd ダイオード
JP2002118268A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JPH06151816A (ja) * 1992-11-09 1994-05-31 Fuji Electric Co Ltd ダイオード
JP2002118268A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156154A (ja) * 2011-01-21 2012-08-16 Mitsubishi Electric Corp 電力用半導体装置
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
US8841683B2 (en) 2011-03-03 2014-09-23 Kabushiki Kaisha Toshiba Semiconductor rectifier device
WO2014038281A1 (ja) * 2012-09-06 2014-03-13 住友電気工業株式会社 ワイドギャップ半導体装置およびその製造方法
US9184306B2 (en) 2012-09-14 2015-11-10 Mitsubishi Electric Corporation Silicon carbide semiconductor device
US9219113B2 (en) 2013-06-12 2015-12-22 Mitsubishi Electric Corporation Semiconductor device having breakdown voltage enhancement structure
US11125803B2 (en) 2016-09-01 2021-09-21 Mitsubishi Electric Corporation Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle
CN106847922A (zh) * 2017-01-24 2017-06-13 深圳基本半导体有限公司 一种宽禁带半导体器件
WO2019097662A1 (ja) * 2017-11-17 2019-05-23 新電元工業株式会社 電力変換回路
US11005354B2 (en) 2017-11-17 2021-05-11 Shindengen Electric Manufacturing Co., Ltd. Power conversion circuit
CN108538925A (zh) * 2018-06-15 2018-09-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管
CN108538925B (zh) * 2018-06-15 2024-05-14 深圳基本半导体有限公司 一种碳化硅结势垒肖特基二极管
CN109560142A (zh) * 2018-10-29 2019-04-02 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN109560142B (zh) * 2018-10-29 2021-11-30 厦门市三安集成电路有限公司 新型碳化硅结势垒肖特基二极管及其制作方法
CN109244146A (zh) * 2018-11-09 2019-01-18 无锡新洁能股份有限公司 优化热分布的碳化硅肖特基二极管及其制造方法
CN111628008A (zh) * 2019-02-27 2020-09-04 无锡华润微电子有限公司 碳化硅肖特基二极管
CN110164983A (zh) * 2019-05-29 2019-08-23 西安电子科技大学 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管
CN110212023B (zh) * 2019-05-29 2020-10-09 西安电子科技大学 一种能够减小反向漏电流的结型势垒肖特基二极管
WO2020238587A1 (zh) * 2019-05-29 2020-12-03 西安电子科技大学 一种结型势垒肖特基二极管
CN110212023A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种能够减小反向漏电流的结型势垒肖特基二极管
CN110197853A (zh) * 2019-05-29 2019-09-03 西安电子科技大学 一种结势垒肖特基二极管
CN110164982A (zh) * 2019-05-29 2019-08-23 西安电子科技大学 一种结型势垒肖特基二极管
CN110112221A (zh) * 2019-05-29 2019-08-09 西安电子科技大学 一种能够抑制局部电迁移现象的结型势垒肖特基二极管
CN113937168A (zh) * 2020-07-13 2022-01-14 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法
WO2022011983A1 (zh) * 2020-07-13 2022-01-20 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法
EP4340035A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Mps diode having non-uniformly spaced wells and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2010003841A (ja) 縦型のショットキーダイオード
US10396162B2 (en) Silicon carbide semiconductor device
US9324782B2 (en) Semiconductor device
US8227811B2 (en) Semiconductor rectifying device
US8841683B2 (en) Semiconductor rectifier device
JP5450490B2 (ja) 電力用半導体装置
JP2009267116A (ja) ダイオードとそのダイオードを備えている半導体装置
US9543305B2 (en) Reverse conducting power semiconductor device
JP5644536B2 (ja) 電力用半導体装置
JP2019050406A (ja) 半導体装置
JP2019054070A (ja) 半導体装置
JP6293688B2 (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP5827020B2 (ja) 高耐圧半導体装置
JP5104166B2 (ja) ダイオード
JP2020047680A (ja) 半導体装置
JP2012248736A (ja) 半導体装置
JP2022059487A (ja) 半導体装置
JP5872327B2 (ja) 半導体整流素子
JP3468571B2 (ja) 半導体装置
JP2016162776A (ja) 半導体装置
US20210328077A1 (en) Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof
JPWO2018139027A1 (ja) 半導体装置
JP2013074148A (ja) 半導体装置およびその製造方法
JPH10326900A (ja) 電力用ダイオード
CN112310191A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129