DE102012211221B4 - Siliciumcarbid-Halbleitervorrichtung - Google Patents

Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102012211221B4
DE102012211221B4 DE102012211221.9A DE102012211221A DE102012211221B4 DE 102012211221 B4 DE102012211221 B4 DE 102012211221B4 DE 102012211221 A DE102012211221 A DE 102012211221A DE 102012211221 B4 DE102012211221 B4 DE 102012211221B4
Authority
DE
Germany
Prior art keywords
trenches
conductivity type
side wall
plane
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012211221.9A
Other languages
English (en)
Other versions
DE102012211221A1 (de
Inventor
Shinichiro Miyahara
Masahiro Sugimoto
Hidefumi Takaya
Yukihiko Watanabe
Narumasa Soejima
Tsuyoshi Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102012211221A1 publication Critical patent/DE102012211221A1/de
Application granted granted Critical
Publication of DE102012211221B4 publication Critical patent/DE102012211221B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Siliciumcarbid-Halbleitervorrichtung mit:- einem Halbleitersubstrat (1) mit einem Siliciumcarbid-Substrat (2) und einer auf dem Siliciumcarbid-Substrat (2) angeordneten Drift-Schicht (3), wobei das Siliciumcarbid-Substrat (2) einen eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps aufweist, die Drift-Schicht (3) aus Siliciumcarbid aufgebaut ist und den ersten Leitfähigkeitstyp aufweist, und das Halbleitersubstrat (1) ein Off-Substrat ist, dessen Oberfläche einen Off-Winkel aufweist;- einem Basis-Bereich (4), der auf der Drift-Schicht (3) angeordnet ist, wobei der Basis-Bereich (4) aus Siliciumcarbid aufgebaut ist und den zweiten Leitfähigkeitstyp aufweist;- mehreren Gräben (7), welche den Basis-Bereich (4) von einer Oberfläche des Basis-Bereichs (4) in die Drift-Schicht (3) durchdringen, wobei die Gräben (7) eine Längsrichtung in einer Richtung aufweisen und in einem Streifenmuster angeordnet sind, wobei jeder der Gräben (7) eine erste und eine zweite Seitenwand aufweist, die sich in der Längsrichtung erstrecken;- einem Bereich (5) ersten Leitfähigkeitstyps in Kontakt mit nur der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben (7), wobei der Bereich (5) ersten Leitfähigkeitstyps eine höhere Störstellenkonzentration als die Drift-Schicht (3) aufweist;- einer Kontaktschicht (6), die auf einer gegenüberliegenden Seite des Bereichs (5) ersten Leitfähigkeitstyps von jedem der Gräben (7) angeordnet ist, wobei die Kontaktschicht (6) den zweiten Leitfähigkeitstyp und eine höhere Störstellenkonzentration als der Basis-Bereich (4) aufweist;- einer Gate-Isolierschicht (8), die in jedem der Gräben (7) angeordnet ist;- einer Gate-Elektrode (9), die in jedem der Gräben (7) über die Gate-Isolierschicht (8) angeordnet ist;- einer ersten Elektrode (11), die elektrisch mit dem Bereich (5) ersten Leitfähigkeitstyps und der Kontaktschicht (6) verbunden ist; und- einer zweiten Elektrode (12), die elektrisch mit dem Siliciumcarbid-Substrat (2) verbunden ist, wobei- dann, wenn eine Gate-Spannung an die Gate-Elektrode (9) gelegt wird, ein Strompfad nur auf der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben (7) gebildet wird und ein elektrischer Strom entlang des Strompfads fließt,- die Oberfläche des Halbleitersubstrats (1) den Off-Winkel bezüglich einer von einer (0001)-Ebene und einer (000-1)-Ebene aufweist,- das Halbleitersubstrat (1) eine Off-Richtung in einer <11-20>-Richtung aufweist und die Längsrichtung der Gräben (7) eine <1-100>-Richtung ist, die senkrecht zur Off-Richtung verläuft, oder das Halbleitersubstrat (1) eine Off-Richtung in einer <1-100>-Richtung aufweist und die Längsrichtung der Gräben (7) eine <11-20>-Richtung ist, die senkrecht zur Off-Richtung verläuft, und- die erste Seitenwand in einem ersten spitzen Winkel zu einer von einer (11-20)-Ebene und einer (1-100)-Ebene liegt, die zweite Seitenwand in einem zweiten spitzen Winkel zu der einen der (11-20)-Ebene und der (1-100)-Ebene liegt, und der erste spitze Winkel kleiner als der zweite spitze Winkel ist, und wobeidie Kontaktschicht (6) in Kontakt mit der zweiten Seitenwand von jedem der Gräben (7) ist.

Description

  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-(SiC)-Halbleitervorrichtung mit einem Trench-Gate.
  • Bekannt ist eine SiC-Halbleitervorrichtung mit einem Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einer Trench-Gate-Struktur, die eine Kanaldichte erhöhen kann, so dass ein hoher Strom in der SiC-Halbleitervorrichtung fließen kann. Bei dem MOSFET aus SiC ändern sich die elektrischen Eigenschaften drastisch mit einer Ebenenrichtung einer Ebene, auf der ein Strompfad gebildet wird. Insbesondere beeinflusst ein Winkel eines Grabens, der durch Ätzen gebildet wird, eine Ebenenrichtung und die elektronischen Eigenschaften. Folglich ist ein Winkel eines Grabens in einem MOSFET mit einer Trench-Gate-Struktur von Bedeutung. In gleicher Weise ist eine Graben-Seitenwand, auf der ein Strompfad gebildet wird, vorzugsweise nahe einer (11-20)-Ebene oder einer (1-100)-Ebene, d.h. einer Ebene senkrecht zu einer (0001)-Ebene oder einer (000-1)-Ebene, wodurch eine Kanalbeweglichkeit erhöht werden kann (siehe Druckschrift JP H09 - 199 724 A , welche der Druckschrift US 5 744 826 A entspricht).
  • Ein vertikales Ätzen mit hoher Genauigkeit ist erforderlich, damit die Graben-Seitenwand die (11-20)-Ebene oder die (1-100)-Ebene ist, wodurch eine Kanalbeweglichkeit erhöht werden kann. Bekannt ist, dass SiC für gewöhnlich durch reaktives Ionenätzen (RIE-Ätzen) oder induktiv gekoppeltes Plasmaätzen (ICP-Ätzen) unter Verwendung von SF6, Cl2, CF4 als ein Ätzgas trockengeätzt wird. In gleicher Weise wird ein Graben-Ätzen vorzugsweise vertikal von einer Wafer-Oberfläche ausgeführt.
  • Da SiC jedoch eine chemisch beständige Substanz ist, ist es schwierig, SiC vertikal mit hoher Genauigkeit zu ätzen. Obgleich ein Winkel einer Graben-Seitenwand idealerweise vertikal zu der (0001)-Ebene einer Wafer-Oberfläche ist, so wie es in der 6A gezeigt ist, neigt sich eine Graben-Seitenwand tatsächlich bezüglich einer Ebene senkrecht zu der (0001)-Ebene, so wie es in der 6B gezeigt ist.
  • Folglich ist die Graben-Seitenwand bezüglich der (11-20)-Ebene oder der (1-100)-Ebene, bei welcher die Kanalbeweglichkeit erhöht werden kann, geneigt und kann keine hohe Kanalbeweglichkeit erhalten werden. Wenn ein Neigungswinkel der Graben-Seitenwand bezüglich der (11-20)-Ebene oder der (1-100)-Ebene niedrig ist, ist eine Abnahme in der Kanalbeweglichkeit gering. Wenn der Neigungswinkel über einem vorbestimmten Wert liegt, nimmt die Kanalbeweglichkeit ab und kann eine gewünschte Kanalbeweglichkeit nicht erhalten werden.
  • Weiterer relevanter Stand der Technik ist bekannt aus den Druckschriften DE 10 2009 016 681 A1 , DE 10 2004 058 021 A1 und US 2011 / 0 017 998 A1 .
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine SiC-Halbleitervorrichtung bereitzustellen, bei der eine Graben-Seitenwand nahe einer (11-20)-Ebene oder einer (1-100)-Ebene ist und eine Kanalbeweglichkeit erhöht werden kann.
  • Die Lösung der Aufgabe erfolgt durch eine Siliciumcarbid-Halbleitervorrichtung mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
  • Eine SiC-Halbleitervorrichtung gemäß einer Ausgestaltung weist ein Halbleitersubstrat, einen Basis-Bereich, mehrere Gräben, einen Bereich ersten Leitfähigkeitstyps, eine Kontaktschicht, eine Gate-Isolierschicht, eine Gate-Elektrode, eine erste Elektrode und eine zweite Elektrode auf.
  • Das Halbleitersubstrat weist ein SiC-Substrat und eine auf dem SiC-Substrat angeordnete Drift-Schicht auf. Das SiC-Substrat weist einen eines ersten Leitfähigkeitstyps und eines zweiten Leitfähigkeitstyps auf. Die Drift-Schicht ist aus Siliciumcarbid aufgebaut und weist den ersten Leitfähigkeitstyp auf. Das Halbleitersubstrat ist ein Off-Substrat, dessen Oberfläche einen Off-Winkel aufweist.
  • Der Basis-Bereich ist auf der Drift-Schicht angeordnet. Der Basis-Bereich ist aus Siliciumcarbid aufgebaut und weist den zweiten Leitfähigkeitstyp auf. Die Gräben durchdringen den Basis-Bereich von einer Oberfläche des Basis-Bereichs in die Drift-Schicht. Die Gräben weisen eine Längsrichtung in einer Richtung auf und sind in einem Streifenmuster angeordnet. Jeder der Gräben weist eine erste und eine zweite Seitenwand auf, die sich in der Längsrichtung erstrecken. Der Bereich ersten Leitfähigkeitstyps ist in Kontakt mit nur der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben. Der Bereich ersten Leitfähigkeitstyps weist eine höhere Störstellenkonzentration als die Drift-Schicht auf. Die Kontaktschicht ist auf einer gegenüberliegenden Seite des Bereichs ersten Leitfähigkeitstyps von jedem der Gräben angeordnet. Die Kontaktschicht weist den zweiten Leitfähigkeitstyp und eine höhere Störstellenkonzentration als der Basis-Bereich auf. Die Gate-Isolierschicht ist in jedem der Gräben angeordnet. Die Gate-Elektrode ist in jedem der Gräben über die Gate-Isolierschicht angeordnet. Die erste Elektrode ist elektrisch mit dem Bereich ersten Leitfähigkeitstyps und der Kontaktschicht verbunden. Die zweite Elektrode ist elektrisch mit dem Siliciumcarbid-Substrat verbunden.
  • Wenn eine Gate-Spannung an die Gate-Elektrode gelegt wird, wird ein Strompfad nur auf der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben gebildet und fließt ein elektrischer Strom entlang des Strompfads.
  • Die Oberfläche des Halbleitersubstrats weist den Off-Winkel bezüglich einer von einer (0001)-Ebene und einer (000-1)-Ebene auf.
  • Das Halbleitersubstrat weist eine Off-Richtung in einer <11-20>-Richtung auf, und die Längsrichtung der Gräben ist eine <1-100>-Richtung, die senkrecht zur Off-Richtung verläuft, oder das Halbleitersubstrat weist eine Off-Richtung in einer <1-100>-Richtung auf, und die Längsrichtung der Gräben ist eine <11-20>-Richtung, die senkrecht zur Off-Richtung verläuft.
  • Die erste Seitenwand liegt in einem ersten spitzen Winkel zu einer von einer (11-20)-Ebene und einer (1-100)-Ebene, die zweite Seitenwand liegt in einem zweiten spitzen Winkel zu der einen der (11-20)-Ebene und der (1-100)-Ebene, und der erste spitze Winkel ist kleiner als der zweite spitze Winkel.
  • Bei der vorstehend beschriebenen SiC-Halbleitervorrichtung wird der Strompfad nur auf der ersten Seitenwand mit einem kleineren spitzen Winkel zu einer von einer (11-20)-Ebene und einer (1-100)-Ebene als die zweite Seitenwand gebildet. Folglich kann die SiC-Halbleitervorrichtung eine hohe Kanalbeweglichkeit aufweisen.
  • Weitere Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügten Zeichnungen gemacht wurde, näher ersichtlich sein. In den Zeichnungen zeigt:
    • Lediglich die zweite Ausführungsform nach 4 und die dritte Ausführungsform nach 5 und dazu in Bezug genommene Teile betreffen den Gegenstand der vorliegenden Erfindung. Die erste Ausführungsform hingegen betrifft nicht den Gegenstand der vorliegenden Erfindung sondern dient als Beispiel allein deren Erläuterung.
    • 1 einer Querschnittsansicht einer SiC-Halbleitervorrichtung mit einem vertikalen MOSFET mit einer Trench-Gate-Struktur gemäß einer ersten Ausführungsform;
    • 2 eine Draufsicht auf einen Wafer mit der in der 1 gezeigten SiC-Halbleitervorrichtung;
    • 3 eine Abbildung, in der Linien parallel zu einer (0001)-Ebene in einer Querschnittsansicht der SiC-Halbleitervorrichtung gezeigt sind;
    • 4 eine Querschnittsansicht einer SiC-Halbleitervorrichtung mit einem vertikalen MOSFET mit einer Trench-Gate-Struktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 5 eine Querschnittsansicht einer SiC-Halbleitervorrichtung mit einem vertikalen MOSFET mit einer Trench-Gate-Struktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und
    • 6A eine Abbildung zur Veranschaulichung eines idealen Graben-Ätzens und 6B eine Abbildung zur Veranschaulichung eines tatsächlichen Graben-Ätzens.
  • Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In jeder der folgenden Ausführungsformen sind gleiche oder äquivalente Teile in den Zeichnungen mit den gleichen Bezugszeichen versehen.
  • (Erste Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform unter Bezugnahme auf die 1 und 2 beschrieben. Die SiC-Halbleitervorrichtung weist vertikale MOSFETs mit einer Trench-Gate-Struktur auf. In der 1 sind nur zwei Zellen der vertikalen MOSFETs gezeigt. Es sind jedoch mehrere MOSFETs mit einer Struktur gleich den in der 1 gezeigten vertikalen MOSFETs angeordnet, um benachbart zueinander angeordnet zu sein. 2 zeigt eine Draufsicht eines Wafers, in dem eine Vorrichtungsstruktur der in der 1 gezeigten SiC-Halbleitervorrichtung gebildet ist, und einen Zustand vor der Vereinzelung in Chips.
  • Die in der 1 gezeigte SiC-Halbleitervorrichtung weist ein SiC-Halbleitersubstrat 1 auf. Das SiC-Halbleitersubstrat 1 ist ein Off-Substrat mit einem Off-Winkel von 4 Grad bezüglich einer (0001)-Ebene. Eine Off-Richtung des Off-Substrats verläuft, wie in 2 gezeigt, parallel zu einer <11-20>-Richtung.
  • Das SiC-Halbleitersubstrat 1 weist, wie in 1 gezeigt, auf: ein n+-leitendes SiC-Substrat 2, das ein Off-Substrat ist, und eine n--leitende Driftschicht 3, die epitaxial auf einer Oberfläche des n+-leitenden SiC-Substrats 2 gebildet ist. Das n+-leitende SiC-Substrat 2 und die n--leitende Driftschicht 3 weisen n-leitende Störstellen, wie beispielsweise Phosphor, auf, und eine n-leitende Störstellenkonzentration der n--leitenden Driftschicht 3 ist geringer als eine n-leitende Störstellenkonzentration des n+-leitenden SiC-Substrats 2.
  • Das n+-leitende SiC-Substrat 2 kann eine n-leitende Störstellenkonzentration von beispielsweise 1,0 × 1019 /cm3 und eine Dicke von ungefähr 300 µm aufweisen. Die n--leitende Driftschicht 3 kann eine n-leitende Störstellenkonzentration von 3,0 × 1015 /cm3 bis 7,0 × 1015 /cm3 und eine Dicke von ungefähr 10 bis 15 µm aufweisen. Obgleich die Störstellenkonzentration der n--leitenden Driftschicht 3 in einer Tiefenrichtung konstant sein kann, ändert sich die Konzentration vorzugsweise derart, dass ein Abschnitt der n--leitenden Driftschicht 3 benachbart zum n+-leitenden SiC-Substrat 2 eine höhere Konzentration als ein Abschnitt der n--leitenden Driftschicht 3 entfernt von dem n+-leitenden SiC-Substrat 2 aufweist. Die Störstellenkonzentration eines Abschnitts der n--leitenden Driftschicht 3 in einem Abstand zwischen ungefähr 3 µm und ungefähr 5 µm von der Oberfläche des n+-leitenden SiC-Substrats 2 kann beispielsweise um ungefähr 2,0 × 1015 /cm-3 höher als die Störstellenkonzentration des anderen Abschnitts der n--leitenden Driftschicht 3 sein. Folglich können ein interner Widerstand der n--leitenden Driftschicht 3 und ein Durchlasswiderstand verringert werden.
  • In einem Oberflächenabschnitt der n--leitenden Driftschicht 3 ist ein p-leitender Basis-Bereich 4 gebildet. In einem oberen Abschnitt des p-leitenden Basis-Bereichs 4 sind ein n+-leitender Source-Bereich 5 und eine p+-leitende Körperschicht 6 angeordnet. Der n+-leitende Source-Bereich 5 kann als ein Bereich ersten Leitfähigkeitstyps dienen. Die p+-leitende Körperschicht 6 kann als eine Kontaktschicht dienen.
  • Der p-leitende Basis-Bereich 4 und die p+-leitende Körperschicht 6 weisen p-leitende Störstellen, wie beispielsweise Bor und Aluminium, auf. Der n+-leitende Source-Bereich 5 weist n-leitende Störstellen, wie beispielsweise Phosphor, auf. Der p-leitende Basis-Bereich 4 kann eine p-leitende Störstellenkonzentration von beispielsweise 5,0 × 1016 /cm3 bis 2,0 × 1019 /cm3 und eine Dicke von ungefähr 2,0 µm aufweisen. Der n+-leitende Source-Bereich 5 kann eine n-leitende Störstellenkonzentration (Oberflächenkonzentration) von beispielsweise 1,0 × 1021 /cm3 und eine Dicke von ungefähr 0,3 µm aufweisen. Die p+-leitende Körperschicht 6 kann eine p-leitende Störstellenkonzentration von beispielsweise 1,0 × 1021 /cm3 und eine Dicke von ungefähr 0,3 µm aufweisen. Der n+-leitende Source-Bereich 5 ist nur auf einer Seite einer Trench-Gate-Struktur angeordnet. Die p+-leitende Körperschicht 6 ist auf einer gegenüberliegenden Seite des n+-leitenden Source-Bereichs 5 von der Trench-Gate-Struktur angeordnet. Auf einer Seite der Trench-Gate-Struktur, die sich von der Seite unterscheidet, auf welcher der n+-leitende Source-Bereich 5 angeordnet ist, ist die p+-leitende Körperschicht 6 getrennt von der Trench-Gate-Struktur angeordnet.
  • Mehrere Gräben 7 dringen durch den p-leitenden Basis-Bereich 4 und den n+-leitenden Source-Bereich 5 in die n--leitende Driftschicht 3. Jeder Graben 7 kann eine Breite von beispielsweise 1,4 µm bis 2,0 µm und eine Tiefe von größer oder gleich 2,0 µm (wie beispielsweise 2,5 µm) aufweisen. Die Gräben 7 erstrecken sich in einer <1-100>-Richtung, die senkrecht zur Off-Richtung verläuft, und sind zu regelmäßigen Intervallen in einem Streifenmuster angeordnet. Nachstehend wird die Richtung, in der sich die Gräben 7 erstrecken, als Längsrichtung der Trench-Gate-Struktur bezeichnet. Jeder Graben 7 weist eine erste Seitenwand und eine zweite Seitenwand auf, die sich in der Längsrichtung erstrecken. Bei dem in der 1 gezeigten Beispiel entspricht die erste Seitenwand einer linken Seitenwand und die zweite Seitenwand einer rechten Seitenwand.
  • Der p-leitende Basis-Bereich 4 ist in Kontakt mit der ersten Seitenwand und der zweiten Seitenwand jedes Grabens 7. Der n+-leitende Source-Bereich 5 ist in Kontakt nur mit der ersten Seitenwand von der ersten und der zweiten Seitenwand jedes Grabens 7, und der n+-leitende Source-Bereich 5 ist nicht auf der zweiten Seitenwand jedes Grabens 7 vorgesehen. Idealerweise sind die Seitenwände jedes Grabens 7 vertikal zur Oberfläche des SiC-Halbleitersubstrats 1. Es ist jedoch schwierig, jeden Graben 7 vertikal zu bilden, und tatsächlich sind die Seitenwände der Gräben 7 geneigt. In der vorliegenden Ausführungsform liegt ein Winkel zwischen der ersten Seitenwand jedes Grabens 7 und einer Ebene parallel zur Oberfläche des SiC-Halbleitersubstrats 1 innerhalb eines Bereichs von 82 bis 90 Grad.
  • Eine Oberfläche jedes Grabens 7 ist von einer Gate-Oxidschicht 8 bedeckt, und jeder Graben 7 ist mit einer Gate-Elektrode 9 gefüllt, die auf einer Oberfläche der Gate-Oxidschicht 8 gebildet und aus einem dotierten polykristallinen Silizium aufgebaut ist. Genauer gesagt, die Gate-Oxidschicht 8 ist in jedem Graben 7 angeordnet, und die Gate-Elektrode 9 ist über die Gate-Oxidschicht 8 in jedem Graben 7 angeordnet. Die Gate-Oxidschicht 8 wird gebildet, indem die Oberflächen der Gräben 7 thermisch oxidiert werden. Eine Dicke der Gate-Oxidschicht 8 beträgt ungefähr 10 nm sowohl auf den Seitenwänden als auch den Böden jedes Grabens 7. Die Trench-Gate-Struktur weist den vorstehend beschriebenen Aufbau auf. Der n+-leitende Source-Bereich 5 und die p+-leitende Körperschicht 6 erstrecken sich entlang der Längsrichtung der Trench-Gate-Struktur, die in einem Streifenmuster angeordnet ist. Ein Strompfad wird auf der ersten Seitenwand jedes Grabens 7 gebildet, mit welcher der n+-leitende Source-Bereich 5 in Kontakt ist, und ein Strompfad wird nicht auf der zweiten Seitenwand jedes Grabens 7 gebildet.
  • Auf Oberflächen des n+-leitende n Source-Bereichs 5 und der p+-leitenden Körperschicht 6 und einer Oberfläche der Gate-Elektrode 9 sind eine Source-Elektrode (erste Elektrode) 11 und eine Gate-Verdrahtung (nicht gezeigt) über eine Zwischenschicht-Isolierschicht 10 angeordnet. Die Source-Elektrode 11 und die Gate-Verdrahtung sind aus mehreren Metallen aufgebaut, wie beispielsweise einer Doppelschicht aus Nickel und Aluminium. Wenigstens Abschnitte der Source-Elektrode 11 und der Gate-Verdrahtung, die in Kontakt mit einem n-leitenden SiC sind, sind aus einem Metall aufgebaut, das einen ohmschen Kontakt zwischen sowohl der Source-Elektrode 11 als auch der Gate-Verdrahtung als auch dem n-leitenden SiC herstellen kann. Das n-leitende SiC weist den n+-leitenden Source-Bereich 5 und die Gate-Elektrode 9 auf, wenn die Gate-Elektrode 9 n-leitende Störstellen aufweist. Wenigstens Abschnitte der Source-Elektrode 11 und der Gate-Verdrahtung, die in Kontakt mit einem p-leitenden SiC sind, sind aus einem Metall aufgebaut, das einen ohmschen Kontakt zwischen sowohl der Source-Elektrode 11 als auch der Gate-Verdrahtung als auch dem p-leitenden SiC herstellen kann. Das p-leitende SiC weist die p+-leitende Körperschicht 6 und die Gate-Elektrode 9 auf, wenn die Gate-Elektrode 9 p-leitende Störstellen aufweist. Die Source-Elektrode 11 und die Gate-Verdrahtung sind elektrisch isoliert, indem sie auf einer Zwischenschicht-Isolierschicht 10 gebildet sind. Durch Kontaktlöcher, die in der Zwischenschicht-Isolierschicht 10 vorgesehen sind, ist die Source-Elektrode 11 elektrisch mit dem n+-leitenden Source-Bereich 5 und der p+-leitenden Körperschicht 6 verbunden und ist die Gate-Verdrahtung elektrisch mit der Gate-Elektrode 9 verbunden.
  • Auf einer Rückoberflächenseite des n+-leitenden SiC-Substrats 2 ist eine Drain-Elektrode 12 angeordnet, die elektrisch mit dem n+-leitenden SiC-Substrat 2 verbunden ist. Die Drain-Elektrode 12 kann als eine zweite Elektrode dienen. Auf diese Weise ist die SiC-Halbleitervorrichtung mit dem MOSFET mit der n-Kanal-Trench-Gate-Struktur des Inversionstyps gebildet.
  • Bei der SiC-Halbleitervorrichtung mit dem vorstehend beschriebenen Aufbau wird dann, wenn eine Gate-Spannung an die Gate-Elektrode 9 gelegt wird, der Strompfad auf den beiden Seitenwänden jedes Grabens 7 gebildet, kontaktiert jedoch ein Strompfad, der auf einer Seitenwand gebildet ist, nicht den Source-Bereich 5, so dass ein elektrischer Strom in einem anderen Strompfad fließt. Auf diese Weise wird nur die erste Seitenwand der ersten und der zweiten Seitenwand jedes Grabens 7 zu einem Strompfad. Dies liegt daran, dass das SiC-Halbleitersubstrat 1 das Off-Substrat ist und Ebenenrichtungen der ersten Seitenwand und der zweiten Seitenwand jedes Grabens 7 voneinander verschieden sind. Hierauf wird nachstehend unter Bezugnahme auf die 3 näher eingegangen.
  • In der 3 sind Linien parallel zur (0001)-Ebene in einem Querschnitt der SiC-Halbleitervorrichtung gezeigt. Das SiC-Halbleitersubstrat 1 ist, wie in 2 gezeigt, das Off-Substrat mit dem Off-Winkel. Da die erste Seitenwand und die zweite Seitenwand jedes Grabens 7 bezüglich der Oberfläche des SiC-Halbleitersubstrats 1 geneigt sind, unterscheidet sich ein Winkel zwischen der ersten Seitenwand und der (0001)-Ebene von einem Winkel zwischen der zweiten Seitenwand und der (0001)-Ebene.
  • Insbesondere ist der Winkel zwischen der ersten Seitenwand jedes Grabens 7 und der (0001)-Ebene 90 Grad oder ein Winkel nahe 90 Grad, da der Off-Winkel vorhanden ist, und ist der Winkel zwischen der zweiten Seitenwand jedes Grabens 7 und der (0001)-Ebene, aufgrund des Off-Winkels, ein Winkel weit entfernt von 90 Grad. Die Ebene, die senkrecht zur (0001)-Ebene verläuft, ist eine (11-20)-Ebene, auf welcher die Kanalbeweglichkeit am höchsten ist, wobei die Kanalbeweglichkeit zunimmt, wenn sich die Ebene der (11-20)-Ebene nähert. Folglich kann, auf der ersten Seitenwand jedes Grabens 7 mit dem Winkel von 90 Grad oder dem Winkel nahe 90 Grad bezüglich der (0001)-Ebene, eine hohe Kanalbeweglichkeit erhalten werden. Demgegenüber kann, auf der zweiten Seitenwand jedes Grabens 7 mit dem Winkel weit entfernt von 90 Grad bezüglich der (0001)-Ebene, gegebenenfalls keine hohe Kanalbeweglichkeit erhalten werden.
  • Folglich ist, in der vorliegenden Ausführungsform, der n+-leitende Source-Bereich 5 derart auf der ersten Seitenwand jedes Grabens 7 gebildet, dass der Strompfad nur auf der ersten Seitenwand jedes Grabens 7 gebildet wird. Die erste Seitenwand liegt in einem spitzen Winkel zu der (11-20)-Ebene, und die zweite Seitenwand liegt in einem zweiten spitzen Winkel zu der (11-20)-Ebene, wobei der erste spitze Winkel kleiner als der zweite spitzen Winkel ist. Genauer gesagt, die erste Seitenwand jedes Grabens 7, deren spitzer Winkel bezüglich der (11-20)-Ebene kleiner als derjenige der zweiten Seitenwand ist, wird als Strompfad festgelegt. Folglich wird der Strompfad nur auf der Seitenwand mit einer hohen Kanalbeweglichkeit gebildet und kann die hohe Kanalbeweglichkeit erhalten werden.
  • In Fällen, in denen der Strompfad sowohl auf der ersten Seitenwand als auch der zweiten Seitenwand jedes Grabens 7 gebildet wird, ist die Kanalbeweglichkeit zwischen der ersten Seitenwand und der zweiten Seitenwand verschieden und wird ein elektrischer Strom, der auf der ersten Seitenwand und der zweiten Seitenwand fließt, ungleichmäßig bzw. unausgewogen. In Fällen, in denen der Strompfad jedoch nur auf der ersten Seitenwand jedes Grabens 7 gebildet ist, fließen kein ungleichmäßiger elektrischer Strom auf den beiden Seitenwänden jedes Grabens 7 und kann die SiC-Halbleitervorrichtung stabil arbeiten.
  • Bei einem Fertigungsverfahren der SiC-Halbleitervorrichtung der vorliegenden Ausführungsform wird das Off-Substrat mit der Off-Richtung in der <11-20>-Richtung als das Halbleitersubstrat 1 verwendet, wird die Längsrichtung der Gräben 7 als die <1-100>-Richtung festgelegt, die senkrecht zur Off-Richtung verläuft, und werden Masken zur Ionenimplantation, um den n+-leitenden Source-Bereich 5 und die p+-leitende Körperschicht 6 zu bilden, von den herkömmlichen Masken geändert. Der andere Teil des Fertigungsverfahrens der SiC-Halbleitervorrichtung kann einem Fertigungsverfahren einer herkömmlichen SiC-Halbleitervorrichtung gleichen.
  • Bei dem Fertigungsverfahren der SiC-Halbleitervorrichtung der vorliegenden Ausführungsform können die folgenden Effekte erzielt werden, da der Strompfad nur auf der ersten Seitenwand jedes Grabens 7 gebildet wird. Jeder Graben 7 wird durch Trockenätzen, wie beispielsweise RIE und CIP, unter Verwendung von SF5, Cl2 und CF4 als Ätzgas gebildet, wobei es schwierig ist, jeden Graben 7 durch Ätzen derart zu bilden, dass die Seitenwände jedes Grabens 7 vertikal zur Oberfläche des SiC-Halbleitersubstrats 1 verlaufen. In Fällen, in denen der Strompfad jedoch nur auf einer Seitenwand jedes Grabens 7 gebildet wird, so wie es in der vorliegenden Ausführungsform erfolgt, muss nur die Seitenwand, auf welcher der Strompfad gebildet wird, nahezu vertikal bezüglich der (0001)-Ebene sein. Selbst wenn die Seitenwand bezüglich einer Ebene geneigt ist, die vertikal zur Oberfläche des SiC-Halbleitersubstrats 1 verläuft, kann die Seitenwand nahezu vertikal bezüglich der (0001)-Ebene sein.
  • Folglich kann, ohne dass die Ätzbedingungen streng festgelegt werden, die eine Seitenwand jedes Grabens 7, auf welcher der Strompfad gebildet wird, nahezu vertikal bezüglich der (0001)-Ebene sein, auch wenn die eine Seitenwand jedes Grabens 7 nicht vertikal bezüglich der Oberfläche des SiC-Halbleitersubstrats 1 ist. Gemäß einer Untersuchung nimmt die Kanalbeweglichkeit auf der (1-100)-Ebene und der (11-20)-Ebene vertikal zur (1-100)-Ebene den höchsten Wert an, wobei die Kanalbeweglichkeit ebenso hoch ist, wenn die Seitenwand leicht geneigt ist, und eine hohe Kanalbeweglichkeit erhalten werden kann, wenn der Winkel bezüglich der (0001)-Ebene größer oder gleich 86 Grad ist. Ferner kann auch dann, wenn der Winkel der Seitenwand jedes Grabens 7 bezüglich der (0001)-Ebene größer als 90 Grad ist, eine hohe Kanalbeweglichkeit erhalten werden. Da die hohe Kanalbeweglichkeit über einen breiten Winkelbereich erhalten werden kann, kann eine Prozesstoleranz beim Ätzen zum Bilden der Gräben 7 erweitert werden.
  • Wenn der Winkel bezüglich der (0001)-Ebene, wie vorstehend beschrieben, größer oder gleich 86 Grad ist, kann eine hohe Kanalbeweglichkeit erzielt werden. In Fällen, in denen das SiC-Halbleitersubstrat 1 als das Off-Substrat verwendet wird, können die Seitenwände jedes Grabens 7 ferner um den Off-Winkel bezüglich der Oberfläche des SiC-Halbleitersubstrats 1 geneigt sein. Das SiC-Halbleitersubstrat 1 weist den Off-Winkel von 4 Grad bezüglich der (0001)-Ebene auf. Folglich kann, in der vorliegenden Ausführungsform, der Winkel zwischen der ersten Seitenwand jedes Grabens 7 und einer Ebene parallel zur Oberfläche des SiC-Halbleitersubstrats 1 innerhalb eines Bereichs von 82 bis 90 Grad liegen.
  • (Zweite Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 4 beschrieben. Bei der SiC-Halbleitervorrichtung der vorliegenden Ausführungsform wird eine Verkleinerung in einer Off-Richtung bezüglich der SiC-Halbleitervorrichtung der ersten Ausführungsform ausgeführt und ist der andere Teil gleich der ersten Ausführungsform. Dementsprechend wird nur der Teil beschrieben, der sich von der ersten Ausführungsform unterscheidet.
  • Die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform weist, wie in 4 gezeigt, einen vertikalen MOSFET mit einer Trench-Gate-Struktur auf. Bei der SiC-Halbleitervorrichtung ist die p+-leitende Körperschicht 6 in Kontakt mit der zweiten Seitenwand jedes Grabens 7, auf der kein Strompfad gebildet wird. In Fällen, in denen ein Strompfad nur auf einer Seitenwand jedes Grabens 7 gebildet wird, nimmt ein Durchlasswiderstand zu, da die Anzahl von Strompfaden pro Einheitsbereich gering ist, verglichen mit Fällen, in denen Strompfade auf beiden Seitenwänden gebildet werden. Die Zunahme des Durchlasswiderstands kann beschränkt werden, indem ein Abstand zwischen benachbarten Graben 7 verringert wird. In Fällen, in denen die p+-leitende Körperschicht 6 in Kontakt mit der zweiten Seitenwand jedes Grabens 7 ist, auf welcher der Strompfad nicht gebildet wird, kann der Durchlasswiderstand weiter beschränkt werden.
  • In Fällen, in denen die p+-leitende Körperschicht 6 gebildet ist, um die zweite Seitenwand jedes Grabens 7 zu kontaktieren, fließt ein elektrischer Strom durch die p+-leitende Körperschicht 6, wenn ein Avalanche-Durchbruch stattfindet, und kann die Gate-Oxidschicht 8 an einem Kontaktabschnitt beschädigt werden. Folglich wird, um die Avalanche-Durchbruchspannung zu verbessern, die p+-leitende Körperschicht 6 vorzugsweise getrennt von dem Graben 7 angeordnet.
  • (Dritte Ausführungsform)
  • Nachstehend wird eine SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 5 beschrieben. In der vorliegenden Ausführungsform wird eine Durchbruchspannung bezüglich der SiC-Halbleitervorrichtung der zweiten Ausführungsform verbessert und ist der andere Teil gleich der zweiten Ausführungsform. Folglich wird nur der Teil beschrieben, der sich von der zweiten Ausführungsform unterscheidet.
  • Die SiC-Halbleitervorrichtung der vorliegenden Ausführungsform weist, wie in 5 gezeigt, einen vertikalen MOSFET mit einer Trench-Gate-Struktur auf. Auch in der vorliegenden Ausführungsform ist die p+-leitende Körperschicht 6 in Kontakt mit der zweiten Seitenwand jedes Grabens 7, auf der kein Strompfad gebildet wird. Die p+-leitende Körperschicht 6 erstreckt sich zu einer Position tiefer als der Boden jedes Grabens 7. Die p+-leitende Körperschicht 6 weist eine Störstellenkonzentration größer der Störstellenkonzentration des p-leitenden Basis-Bereichs 4 auf. In Fällen, in denen sich die p+-leitende Körperschicht 6 zu der Position tiefer als der Boden jedes Grabens 7 erstreckt, wird eine hohe Spannung weniger wahrscheinlich in die Gate-Oxidschicht 8 eintreten, da eine Sperrschicht vorhanden ist, die sich von der p+-leitenden Körperschicht 6 zu der n--leitenden Driftschicht 3 erstreckt, bei einer Sperrvorspannung. Folglich kann die Konzentration des elektrischen Feldes in der Gate-Oxidschicht 8 abgeschwächt und eine Beschädigung der Gate-Oxidschicht 8 beschränkt werden. Dementsprechend kann die Durchbruchspannung verbessert werden.
  • Die SiC-Halbleitervorrichtung mit dem vertikalen MOSFET mit der vorstehend beschriebenen Struktur kann im Wesentlichen mit einem Fertigungsverfahren gleich dem Fertigungsverfahren der SiC-Halbleitervorrichtung der ersten Ausführungsform gefertigt werden. Die p+-leitende Körperschicht 6 muss jedoch bis zu einer tiefen Position gebildet werden. Da SiC sehr fest ist, ist es schwierig, die p+-leitende Körperschicht 6 bis zu der tiefen Position zu bilden. Die p+-leitende Körperschicht 6 kann beispielsweise wie folgt gebildet werden. Nachdem der p-leitende Basis-Bereich 4 gebildet wurde und bevor die Gräben 7 gebildet werden, werden Vertiefungen in Bereichen gebildet, in denen die p+-leitende Körperschicht 6 zu bilden ist, und wird eine p+-leitende Schicht epitaxial gebildet, um die Vertiefungen zu füllen. Anschließend wird die p+-leitende Schicht entfernt, indem beispielsweise ein chemisch mechanisches Polieren (CMP) angewandt wird, bis der p-leitende Basis-Bereich 4 freiliegt. Folglich kann die p+-leitende Körperschicht 6 bis zu der tiefen Position gebildet werden. In Fällen, in denen der p-leitende Basis-Bereich 4 durch Epitaxialwachstum gebildet wird, kann ein Prozess zum Implantieren von p-leitenden Störstellen in Bereichen, in denen die p+-leitende Körperschicht 6 zu bilden ist, während eines Prozesses zum Bilden des p-leitenden Basis-Bereichs 4 wiederholt werden, um so die p+-leitende Körperschicht 6 Schritt für Schritt zu bilden.
  • (Weitere Ausführungsformen)
  • In jeder der vorstehend beschriebenen Ausführungsformen ist das SiC-Halbleitersubstrat 1 das Off-Substrat mit dem Off-Winkel bezüglich der (0001)-Ebene. Das SiC-Halbleitersubstrat 1 kann ebenso ein Off-Substrat mit einem Off-Winkel bezüglich einer (000-1)-Ebene sein.
  • In jeder der vorstehend beschriebenen Ausführungsformen ist die Off-Richtung des SiC-Halbleitersubstrats 1 die <11-20>-Richtung. Die Off-Richtung des SiC-Halbleitersubstrats 1 kann ebenso eine <1-100>-Richtung sein. In diesem Fall ist die Längsrichtung der Gräben 7 die <11-20>-Richtung, die senkrecht zur Off-Richtung verläuft, und wird eine Ebenenrichtung einer Seitenwand jedes Grabens 7, auf welcher der Strompfad gebildet wird, so festgelegt, dass sie nahe der (1-100)-Ebene ist.
  • In jeder der vorstehend beschriebenen Ausführungsformen weist der Off-Winkel des SiC-Halbleitersubstrats 1 einen Wert von 4 Grad auf. Der Off-Winkel des SiC-Halbleitersubstrats 1 kann innerhalb eines Bereichs von 2 bis 8 Grad geändert werden. In diesem Fall ändert sich ein Winkelbereich des Neigungswinkels der Seitenwände der Gräben 7, innerhalb dem eine hohe Kanalbeweglichkeit erzielt werden kann, mit dem Off-Winkel. Die Prozesstoleranz des Ätzens zum Bilden der Gräben 7 kann jedoch auf jeden Fall erweitert werden.
  • In jeder der vorstehend beschriebenen Ausführungsformen wird der n-Kanal-MOSFET, in dem ein erster Leitfähigkeitstyp der n-Leitfähigkeitstyp und ein zweiter Leitfähigkeitstyp der p-Leitfähigkeitstyp ist, als Beispiel beschrieben. Die vorliegende Erfindung kann jedoch ebenso auf einen p-Kanal-MOSFET angewandt werden, bei dem ein Leitfähigkeitstyp jeder Komponente invertiert ist. Ferner wird, in der obigen Beschreibung, der MOSFET mit der Trench-Gate-Struktur als ein Beispiel beschrieben. Die vorliegende Erfindung kann ebenso auf einen IGBT mit einer Trench-Gate-Struktur angewandt werden. In Fällen, in denen die SiC-Halbleitervorrichtung den IGBT aufweist, wird der Leitfähigkeitstyp des n+-leitenden SiC-Substrats 2 von dem n-Leitfähigkeitstyp zu dem p-Leitfähigkeitstyp geändert. Der weitere Aufbau und ein Fertigungsverfahren gleichen denjenigen der vorstehend beschriebenen Ausführungsform.
  • Obgleich die Gate-Oxidschicht 8, die durch thermische Oxidation gebildet wird, als ein Beispiel für eine Gate-Isolierschicht aufgezeigt wird, kann die Gate-Isolierschicht ebenso eine Isolierschicht sein, die sich von einer Oxidschicht unterscheidet, wie beispielsweise eine Nitridschicht.
  • Wenn eine Ausrichtung einer Kristallfläche beschrieben wird, muss ursprünglich ein Balken oberhalb einer gewünschten Ziffer beigefügt sein. Der Balken wird in der vorliegenden Anmeldung jedoch vor der gewünschten Ziffer beigefügt, da die elektronische Einreichung der Beschreibung Beschränkungen auferlegt.
  • Vorstehend wurde eine Siliciumcarbid-Halbleitervorrichtung offenbart.
  • In einer Siliciumcarbid-Halbleitervorrichtung weisen mehrere Gräben 7 eine Längsrichtung in einer Richtung auf und sind die mehreren Gräben 7 in einem Streifenmuster angeordnet. Jeder der Gräben 7 weist eine erste und eine zweite Seitenwand auf, die sich in der Längsrichtung erstrecken. Die erste Seitenwand liegt in einem ersten spitzen Winkel zu einer von einer (11-20)-Ebene und einer (1-100)-Ebene, und die zweite Seitenwand liegt in einem zweiten spitzen Winkel zu der einen von der (11-20)-Ebene und der (1-100)-Ebene, wobei der erste spitze Winkel kleiner als der zweite spitze Winkel ist. Ein Bereich 5 ersten Leitfähigkeitstyps ist in Kontakt mit nur der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben 7, und ein Strompfad wird nur auf der ersten Seitenwand der ersten und der zweiten Seitenwand gebildet.

Claims (3)

  1. Siliciumcarbid-Halbleitervorrichtung mit: - einem Halbleitersubstrat (1) mit einem Siliciumcarbid-Substrat (2) und einer auf dem Siliciumcarbid-Substrat (2) angeordneten Drift-Schicht (3), wobei das Siliciumcarbid-Substrat (2) einen eines ersten Leitfähigkeitstyps oder eines zweiten Leitfähigkeitstyps aufweist, die Drift-Schicht (3) aus Siliciumcarbid aufgebaut ist und den ersten Leitfähigkeitstyp aufweist, und das Halbleitersubstrat (1) ein Off-Substrat ist, dessen Oberfläche einen Off-Winkel aufweist; - einem Basis-Bereich (4), der auf der Drift-Schicht (3) angeordnet ist, wobei der Basis-Bereich (4) aus Siliciumcarbid aufgebaut ist und den zweiten Leitfähigkeitstyp aufweist; - mehreren Gräben (7), welche den Basis-Bereich (4) von einer Oberfläche des Basis-Bereichs (4) in die Drift-Schicht (3) durchdringen, wobei die Gräben (7) eine Längsrichtung in einer Richtung aufweisen und in einem Streifenmuster angeordnet sind, wobei jeder der Gräben (7) eine erste und eine zweite Seitenwand aufweist, die sich in der Längsrichtung erstrecken; - einem Bereich (5) ersten Leitfähigkeitstyps in Kontakt mit nur der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben (7), wobei der Bereich (5) ersten Leitfähigkeitstyps eine höhere Störstellenkonzentration als die Drift-Schicht (3) aufweist; - einer Kontaktschicht (6), die auf einer gegenüberliegenden Seite des Bereichs (5) ersten Leitfähigkeitstyps von jedem der Gräben (7) angeordnet ist, wobei die Kontaktschicht (6) den zweiten Leitfähigkeitstyp und eine höhere Störstellenkonzentration als der Basis-Bereich (4) aufweist; - einer Gate-Isolierschicht (8), die in jedem der Gräben (7) angeordnet ist; - einer Gate-Elektrode (9), die in jedem der Gräben (7) über die Gate-Isolierschicht (8) angeordnet ist; - einer ersten Elektrode (11), die elektrisch mit dem Bereich (5) ersten Leitfähigkeitstyps und der Kontaktschicht (6) verbunden ist; und - einer zweiten Elektrode (12), die elektrisch mit dem Siliciumcarbid-Substrat (2) verbunden ist, wobei - dann, wenn eine Gate-Spannung an die Gate-Elektrode (9) gelegt wird, ein Strompfad nur auf der ersten Seitenwand der ersten und der zweiten Seitenwand von jedem der Gräben (7) gebildet wird und ein elektrischer Strom entlang des Strompfads fließt, - die Oberfläche des Halbleitersubstrats (1) den Off-Winkel bezüglich einer von einer (0001)-Ebene und einer (000-1)-Ebene aufweist, - das Halbleitersubstrat (1) eine Off-Richtung in einer <11-20>-Richtung aufweist und die Längsrichtung der Gräben (7) eine <1-100>-Richtung ist, die senkrecht zur Off-Richtung verläuft, oder das Halbleitersubstrat (1) eine Off-Richtung in einer <1-100>-Richtung aufweist und die Längsrichtung der Gräben (7) eine <11-20>-Richtung ist, die senkrecht zur Off-Richtung verläuft, und - die erste Seitenwand in einem ersten spitzen Winkel zu einer von einer (11-20)-Ebene und einer (1-100)-Ebene liegt, die zweite Seitenwand in einem zweiten spitzen Winkel zu der einen der (11-20)-Ebene und der (1-100)-Ebene liegt, und der erste spitze Winkel kleiner als der zweite spitze Winkel ist, und wobei die Kontaktschicht (6) in Kontakt mit der zweiten Seitenwand von jedem der Gräben (7) ist.
  2. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei die erste Seitenwand von jedem der Gräben (7) in einem Winkel innerhalb eines Bereichs von 82 Grad bis 90 Grad bezüglich der Oberfläche des Halbleitersubstrats (1) liegt.
  3. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Kontaktschicht (6) eine Körperschicht ist, die sich zu einer Position tiefer als ein Boden von jedem der Gräben (7) erstreckt.
DE102012211221.9A 2011-06-29 2012-06-28 Siliciumcarbid-Halbleitervorrichtung Expired - Fee Related DE102012211221B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011144320A JP5673393B2 (ja) 2011-06-29 2011-06-29 炭化珪素半導体装置
JP2011-144320 2011-06-29

Publications (2)

Publication Number Publication Date
DE102012211221A1 DE102012211221A1 (de) 2013-01-03
DE102012211221B4 true DE102012211221B4 (de) 2020-07-02

Family

ID=47355378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012211221.9A Expired - Fee Related DE102012211221B4 (de) 2011-06-29 2012-06-28 Siliciumcarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9136372B2 (de)
JP (1) JP5673393B2 (de)
CN (1) CN102856382B (de)
DE (1) DE102012211221B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005558B4 (de) 2015-12-03 2023-01-12 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131512A (ja) 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP6047297B2 (ja) * 2012-04-09 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
US9425261B2 (en) * 2012-12-28 2016-08-23 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and method for manufacturing the same
WO2014122919A1 (ja) * 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9082790B2 (en) * 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
US20150179794A1 (en) * 2013-12-24 2015-06-25 Hyundai Motor Company Semiconductor device and method of manufacturing the same
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014019903B3 (de) 2014-12-03 2022-09-22 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode
US9577073B2 (en) * 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
JP6509673B2 (ja) * 2015-08-10 2019-05-08 株式会社東芝 半導体装置
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
JP6472776B2 (ja) 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
EP3264470A1 (de) * 2016-06-29 2018-01-03 ABB Schweiz AG Graben-leistungs-mosfet mit kurzem kanal
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018056380A (ja) * 2016-09-29 2018-04-05 トヨタ自動車株式会社 スイッチング素子
US9887287B1 (en) 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
DE102018104581B4 (de) 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102017110508B4 (de) 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
JP6871058B2 (ja) * 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN110709997B (zh) 2017-06-06 2023-02-28 三菱电机株式会社 半导体装置以及电力变换装置
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
JP6494733B2 (ja) * 2017-12-06 2019-04-03 ローム株式会社 半導体装置
JP7151076B2 (ja) * 2017-12-11 2022-10-12 富士電機株式会社 絶縁ゲート型半導体装置
JP7331914B2 (ja) * 2017-12-11 2023-08-23 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7166053B2 (ja) * 2017-12-21 2022-11-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP7259215B2 (ja) 2018-06-01 2023-04-18 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7210182B2 (ja) * 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
US10580878B1 (en) * 2018-08-20 2020-03-03 Infineon Technologies Ag SiC device with buried doped region
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
CN109390336B (zh) * 2018-12-10 2024-03-26 西安电子科技大学 一种新型宽禁带功率半导体器件及其制作方法
CN111370486A (zh) * 2018-12-25 2020-07-03 深圳比亚迪微电子有限公司 沟槽型mos场效应晶体管及方法、电子设备
DE102019121859B3 (de) * 2019-08-14 2020-11-26 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gate
JP7359012B2 (ja) 2020-02-06 2023-10-11 株式会社デンソー スイッチング素子
CN114122122B (zh) * 2020-08-26 2023-09-12 比亚迪半导体股份有限公司 一种沟槽型半导体器件及其制造方法
US11355630B2 (en) * 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures
DE102023003690A1 (de) 2022-04-29 2024-01-18 Infineon Technologies Ag Halbleitervorrichtung mit breiter bandlücke
WO2024060259A1 (zh) * 2022-09-23 2024-03-28 华为数字能源技术有限公司 半导体器件、其制备方法、功率转换电路及车辆
CN117558761B (zh) * 2024-01-10 2024-04-05 湖北九峰山实验室 一种宽禁带半导体沟槽mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
DE102004058021A1 (de) 2003-12-25 2005-07-28 Nec Electronics Corp., Kawasaki Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009016681A1 (de) 2008-04-14 2009-11-05 DENSO CORPORATION, Kariya-shi Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
US20110017998A1 (en) 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置
JP5309587B2 (ja) * 2008-02-07 2013-10-09 富士電機株式会社 炭化珪素半導体基板のトレンチエッチング方法
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199724A (ja) 1996-01-23 1997-07-31 Denso Corp 炭化珪素半導体装置
US5744826A (en) 1996-01-23 1998-04-28 Denso Corporation Silicon carbide semiconductor device and process for its production
DE102004058021A1 (de) 2003-12-25 2005-07-28 Nec Electronics Corp., Kawasaki Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009016681A1 (de) 2008-04-14 2009-11-05 DENSO CORPORATION, Kariya-shi Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
US20110017998A1 (en) 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005558B4 (de) 2015-12-03 2023-01-12 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit

Also Published As

Publication number Publication date
CN102856382A (zh) 2013-01-02
JP5673393B2 (ja) 2015-02-18
CN102856382B (zh) 2016-01-20
US9136372B2 (en) 2015-09-15
US20130001592A1 (en) 2013-01-03
JP2013012590A (ja) 2013-01-17
DE102012211221A1 (de) 2013-01-03

Similar Documents

Publication Publication Date Title
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102007001643B4 (de) Halbleitervorrichtung
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE112016000210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE112006003451T5 (de) Grabenfeldplattenabschluss für Leistungsvorrichtungen
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102012205879B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102006060374B4 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141023

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R081 Change of applicant/patentee

Owner name: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, JP

Free format text: FORMER OWNER: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP

Effective date: 20120709

Owner name: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, JP

Free format text: FORMER OWNER: DENSO CORPORATION, TOYOTA JIDOSHA KABUSHIKI KAISHA, , JP

Effective date: 20150511

Owner name: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-CITY, AICHI-PREF., JP

Effective date: 20150511

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Effective date: 20120709

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Effective date: 20150511

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee