DE102004058021A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102004058021A1
DE102004058021A1 DE102004058021A DE102004058021A DE102004058021A1 DE 102004058021 A1 DE102004058021 A1 DE 102004058021A1 DE 102004058021 A DE102004058021 A DE 102004058021A DE 102004058021 A DE102004058021 A DE 102004058021A DE 102004058021 A1 DE102004058021 A1 DE 102004058021A1
Authority
DE
Germany
Prior art keywords
semiconductor device
area
region
impurity concentration
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004058021A
Other languages
English (en)
Inventor
Yoshinao Kawasaki Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of DE102004058021A1 publication Critical patent/DE102004058021A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung enthält eine Gate-Elektrode, eine Gate-Isolierschicht, einen Driftbereich von einem ersten Leifähigkeitstyp, der über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp ausgebildet ist, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp, der über dem Driftbereich ausgebildet ist, einen Source-Bereich von dem ersten Leitfähigkeitstyp, der auf dem Basis-Bereich ausgebildet ist, und einen Säulenbereich, der in dem Driftbereich unter dem Basis-Bereich ausgebildet ist, wobei der Säulenbereich in Tiefenrichtung in mehrere Teilabschnitte geteilt ist.

Description

  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung.
  • 2. Beschreibung des Standes der Technik
  • Ein vertikaler Leistungs-MOSFET (Feldeffekttransistor) ist als MOSFET für Betrieb mit hoher Spannung bekannt. Der Leistungs-MOSFET hat zwei wichtige Kennwerte. Einer ist der Einschaltwiderstand, und der andere ist die Durchschlagspannung (Überschlagspannung). Zwischen dem Einschaltwiderstand und der Durchschlagspannung besteht ein Kompromiss. Es ist schwer für den Leistungs-MOSFET, eine hohe Durchschlagspannung und einen verminderten Einschaltwiderstand zu haben.
  • Man hat Superübergangseinrichtungen vorgeschlagen, um einen Leistungs-MOSFET mit hoher Durchschlagspannung und vermindertem Einschaltwiderstand zu Stande zu bringen.
  • 17 ist eine Querschnittsansicht der Halbleitervorrichtung 100 mit einer Superübergangsstruktur (SJ-Struktur). Wie in 17 gezeigt, enthält die Halbleitervorrichtung 100 ein Halbleitersubstrat 101, einen Driftbereich 102, einen Basis-Bereich 108, einen Source-Bereich 109, eine Gate-Oxidschicht 106A, eine Gate-Elektrode 107A, eine Zwischenisolierschicht 110, ein Kontaktloch 110a, eine Source-Elektrode 111, einen Säulenbereich 204 und eine Drain-Elektrode 112.
  • Der Driftbereich 102 ist auf dem Halbleitersubstrat 101 ausgebildet und arbeitet als eine Feldrelaxationsschicht. Der Basis-Bereich 108 ist auf dem Driftbereich 102 ausgebildet. Der Source-Bereich 109 ist selektiv im Oberflächenabschnitt des Basis-Bereichs 108 ausgebildet. Die Gate-Oxidschicht 106A ist auf einer Oberfläche eines im Basis-Bereich 108 ausgebildeten Grabens ausgebildet. Die Gate-Elektrode 107A ist auf der Gate- Oxidschicht 106A ausgebildet. Die Zwischenisolierschicht 110 ist über der Gate-Elektrode 107A und dem Source-Bereich 109 ausgebildet. Das Kontaktloch 110a ist in der Zwischenisolierschicht 110 ausgebildet. Die Source-Elektrode 111 ist über der Zwischenisolierschicht 110 ausgebildet, und die Source-Elektrode 111 ist über das Kontaktloch 110a elektrisch mit dem Source-Bereich 109 verbunden. Der Säulenbereich 204 ist im Driftbereich 102 unter dem Basis-Bereich 108 ausgebildet. Die Drain-Elektrode 112 ist auf der Unterseite des Halbleitersubstrats 101 ausgebildet.
  • Der Driftbereich 102 und der Source-Bereich 109 sind vom selben Leitfähigkeitstyp wie das Halbleitersubstrat 101 (zum Beispiel n- oder n+-leitend). Der Basis-Bereich 108 und der Säulenbereich 204 sind vom entgegengesetzten Leitfähigkeitstyp wie das Halbleitersubstrat 101 (zum Beispiel p-leitend). Die Fremdatomkonzentration des Säulenbereichs 204 ist ungefähr dieselbe wie die Fremdatomkonzentration des Driftbereichs 102. Die Fremdatomkonzentration des ganzen Säulenbereichs 204 ist gleichförmig.
  • Wie in 17 gezeigt, ist die Halbleitervorrichtung 100 mit der SJ-Struktur grundsätzlich dieselbe wie ein konventioneller vertikaler Leistungs-MOSFET. Der Unterschied zwischen dem konventionellen Leistungs-MOSFET und der Halbleitervorrichtung 100 ist, dass die Halbleitervorrichtung 100 den Säulenbereich 204 aufweist.
  • Wird keine Vorspannung zwischen der Gate-Elektrode und der Source-Elektrode angelegt und wird eine Sperrspannung zwischen der Drain-Elektrode und der Source-Elektrode angelegt, werden Verarmungsbereiche von zwei Übergängen her ausgedehnt. Ein Übergang ist eine Grenze zwischen dem Driftbereich 102 und dem Basis-Bereich 108, und der andere Übergang ist eine Grenze zwischen dem Driftbereich 102 und dem Säulenbereich 204. Die Halbleitervorrichtung 100 kommt in den Ausschaltzustand, da die Verarmungsbereiche ausgedehnt werden.
  • Das heißt, die Grenze zwischen dem Driftbereich 102 und dem Säulenbereich 204 erstreckt sich in Tiefenrichtung. Der Verarmungsbereich zwischen dem Driftbereich 102 und dem Säulenbereich 204 erstreckt sich in Breitenrichtung, und der ganze Säulenbereich 204 und der Driftbereich 102 werden verarmt, wenn die Breite des Verarmungsbereichs größer als die in 17 gezeigte Distanz d wird.
  • Falls die Halbleitervorrichtung 100 die SJ-Struktur hat und die Distanz d kurz genug ist, hängt die Durchschlagspannung (Überschlagspannung) nicht von einer Fremdatomkonzentration der Feldrelaxationsschicht ab. Daher werden der verminderte Einschaltwiderstand und die hohe Durchschlagspannung durch die Halbleitervorrichtung 100 mit der SJ-Struktur zu Stande gebracht. Die japanische ungeprüfte Patentoffenlegungsschrift Nr. 2001-298189 offenbart die Halbleitervorrichtung mit der SJ-Struktur.
  • Bei der Halbleitervorrichtung mit der SJ-Struktur konzentriert sich das elektrische Feld an dem pn-Übergang unter dem Basis-Bereich 108 oder dem Bereich unter der Gate-Oxidschicht 106A, wenn die Sperrspannung angelegt wird. Daher werden die Kennwerte der Gate-Oxidschicht 106A verschlechtert, da ein Lawinenstrom in den oben beschriebenen Bereichen fließt. Falls die Gate-Elektrode 107A in einem Graben ausgebildet ist, wie in 17 gezeigt, tritt dieses Problem häufig auf.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • In Übereinstimmung mit dem Aspekt der Erfindung enthält eine Halbleitervorrichtung eine Gate-Elektrode, eine Gate-Isolierschicht, einen Driftbereich von einem ersten Leitfähigkeitstyp, der über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp ausgebildet ist, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp, der über dem Driftbereich ausgebildet ist, einen Source-Bereich von dem ersten Leitfähigkeitstyp, der auf dem Basis-Bereich ausgebildet ist, und einen Säulenbereich, der in dem Driftbereich unter dem Basis-Bereich ausgebildet ist, wobei der Säulenbereich in Tiefenrichtung in mehrere Teilabschnitte geteilt ist.
  • In Übereinstimmung mit einem weiteren Aspekt der Erfindung enthält eine Halbleitervorrichtung eine Gate-Elektrode, eine Gate-Isolierschicht, einen Driftbereich von dem ersten Leitfähigkeitstyp, der über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp ausgebildet ist, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp, der über dem Driftbereich ausgebildet ist, einen Source-Bereich von dem ersten Leitfähigkeitstyp, der auf dem Basis-Bereich ausgebildet ist, und einen Säulenbereich, der in dem Driftbereich unter dem Basis-Bereich ausgebildet ist, wobei der Säulenbereich mindestens einen Abschnitt aufweist, der eine höhere Fremdatomkonzentration als eine mittlere Fremdatomkonzentration des Säulenbereichs hat.
  • In Übereinstimmung mit einem weiteren Aspekt der Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung, einen Driftbereich von einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp auszubilden, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp über dem Driftbereich auszubilden, eine Gate-Isolierschicht auszubilden, eine Gate-Elektrode auf der Gate-Isolierschicht auszubilden, einen Source-Bereich von dem ersten Leitfähigkeitstyp auf dem Basis-Bereich auszubilden, einen ersten Teilabschnitt eines Säulenbereichs in dem Driftbereich unter dem Basis-Bereich auszubilden und einen zweiten Teilabschnitt des Säulenbereichs in dem Driftbereich unter dem Basis-Bereich auszubilden.
  • In Übereinstimmung mit einem weiteren Aspekt der Erfindung umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung, einen Driftbereich von einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp auszubilden, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp über dem Driftbereich auszubilden, eine Gate-Isolierschicht auszubilden, eine Gate-Elektrode auf der Gate-Isolierschicht auszubilden, einen Source-Bereich von dem ersten Leitfähigkeitstyp auf dem Basis-Bereich auszubilden, einen Säulenbereich in dem Driftbereich unter dem Basis-Bereich auszubilden und einen Abschnitt mit hoher Fremdatomkonzentration in dem Säulenbereich auszubilden, wobei der Abschnitt mit hoher Fremdatomkonzentration eine höhere Fremdatomkonzentration als eine mittlere Fremdatomkonzentration des Säulenbereichs hat.
  • Wird in Übereinstimmung mit der vorliegenden Erfindung die Sperrspannung an die Halbleitervorrichtung angelegt, fließt der im Säulenbereich fließende Lawinenstrom nicht nahe an der Gate-Elektrode.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung ergeben sich noch deutlicher aus der folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen, in denen:
  • 1 eine Querschnittsansicht ist, die die Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 2 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 3 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 4 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 5 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 6 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 7 eine Querschnittsansicht ist, die ein Verfahren zur Herstellung der Halbleitervorrichtung der ersten Ausführungsform zeigt,
  • 8 eine Beziehung zwischen Tiefe und elektrischer Feldstärke und zwischen Tiefe und Akzeptorkonzentration zeigt,
  • 9 eine Querschnittsansicht ist, die das elektrische Feld zeigt,
  • 10 eine Tabelle ist, die eine Bedingung zur Herstellung der Halbleitervorrichtung zeigt,
  • 11 eine Perspektivansicht ist, die den Säulenbereich zeigt,
  • 12 eine Perspektivansicht ist, die den Säulenbereich zeigt,
  • 13 eine Querschnittsansicht ist, die die Halbleitervorrichtung eines weiteren Beispiels für die erste Ausführungsform zeigt,
  • 14 eine Querschnittsansicht ist, die die Halbleitervorrichtung der zweiten Ausfüh rungsform zeigt,
  • 15 eine Beziehung zwischen Tiefe und elektrischer Feldstärke und zwischen Tiefe und Akzeptorkonzentration zeigt,
  • 16 eine Tabelle ist, die eine Bedingung zur Herstellung der Halbleitervorrichtung zeigt,
  • 17 eine Querschnittsansicht ist, die die Halbleitervorrichtung nach dem Stand der Technik zeigt.
  • BEVORZUGTE AUSFÜHRUNGSFORM DER ERFINDUNG
  • Die Erfindung wird nun anhand von Ausführungsbeispielen beschrieben. Der Fachmann erkennt, dass mittels der Lehren der vorliegenden Erfindung viele alternative Ausführungsformen zu Stande gebracht werden können und dass die Erfindung nicht auf die zwecks Erläuterung dargestellten Ausführungsformen beschränkt ist.
  • Erste Ausführungsform
  • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 1 der ersten Ausführungsform. Wie in 1 gezeigt, ist die Halbleitervorrichtung 1 ein Leistungs-MOSFET mit einer SJ-Struktur und einem Graben-Gate. Die Halbleitervorrichtung 1 enthält ein Halbleitersubstrat 101, einen Driftbereich 102, einen Basis-Bereich 108, einen Source-Bereich 109, eine Gate-Oxidschicht 106A, eine Gate-Elektrode 107A, eine Zwischenisolierschicht 110, ein Kontaktloch 110a, eine Source-Elektrode 111, einen Säulenbereich 4 und eine Drain-Elektrode 112.
  • Der Driftbereich 102 ist auf dem Halbleitersubstrat 101 ausgebildet. Der Basis-Bereich 108 ist auf dem Driftbereich 102 ausgebildet. Der Source-Bereich 109 ist selektiv im Oberflächenabschnitt des Basis-Bereichs 108 ausgebildet. Die Gate-Oxidschicht 106A ist auf einer Oberfläche eines im Basis-Bereich 108 ausgebildeten Grabens ausgebildet. Die Gate-Elektrode 107A ist auf der Gate-Oxidschicht 106A ausgebildet. Die Zwischenisolierschicht 110 ist über der Gate-Elektrode 107A und dem Source-Bereich 109 ausgebildet. Das Kontaktloch 110a ist in der Zwischenisolierschicht 110 ausgebildet. Die Source-Elektrode 111 ist über der Zwischenisolierschicht 110 ausgebildet, und die Source-Elektrode 111 ist über das Kontaktloch 110a elektrisch mit dem Source-Bereich 109 verbunden. Der Säulenbereich 4 ist im Driftbereich 102 unter dem Basis-Bereich 108 ausgebildet. Die Drain-Elektrode 112 ist auf der Unterseite des Halbleitersubstrats 101 ausgebildet.
  • Das Halbleitersubstrat 101, der Driftbereich 102 und der Source-Bereich 109 sind von einem ersten Leitfähigkeitstyp. Der Basis-Bereich 108 und der Säulenbereich 4 sind von einem zweiten Leitfähigkeitstyp. Zum Beispiel sind das Halbleitersubstrat 101 und der Source-Bereich 109 n+-leitend und ist der Driftbereich n-leitend. Der Basis-Bereich und der Säulenbereich sind in dieser Ausführungsform p-leitend.
  • Bei der Halbleitervorrichtung 1 dieser Ausführungsform ist der Säulenbereich 4 in mehrere Teilabschnitte geteilt. In 1 sind ein erster Teilabschnitt 41 und ein zweiter Teilabschnitt 42 gezeigt. Wie in 1 gezeigt, ist der erste Teilabschnitt 41 in einer Tiefenrichtung vom zweiten Teilabschnitt 42 getrennt im Driftbereich 102 ausgebildet.
  • Wie oben beschrieben, hat die Halbleitervorrichtung 1 eine Graben-Gate-Struktur. Die Gate-Elektrode 107a ist so ausgebildet, dass sie sich vom Basis-Bereich 108 zum Driftbereich 102 erstreckt.
  • In dieser Ausführungsform gibt es zwei Teilabschnitte. Der im flachsten Abschnitt ausgebildete Teilabschnitt ist der zweite Teilabschnitt 42. Die Unterseite des zweiten Teilabschnitts 42 liegt tiefer als die Unterseite der Gate-Elektrode 107A. Wenn es mehr als zwei Teilabschnitte gibt, liegt die Unterseite des im flachsten Abschnitt ausgebildeten Teilabschnitts tiefer als die Unterseite der Gate-Elektrode 107A.
  • Die Dosismengen des Driftbereichs 102 und des Säulenbereichs 4 werden jeweils so eingestellt, dass die Verarmungsschicht dazwischen eine Breite d hat, wenn die Sperrspannung angelegt wird.
  • Ein Verfahren zur Herstellung der Halbleitervorrichtung 1 wird unter Bezugnahme auf 2 bis 7 beschrieben.
  • Wie in 2 gezeigt, wird mittels Epitaxialwachstum ein n-leitender Driftbereich (phosphordotierter Bereich) 102 auf dem stark dotierten n-leitenden Halbleitersubstrat 101 ausgebildet. Der Driftbereich 102 arbeitet als Feldrelaxationsschicht.
  • Auf dem Driftbereich 102 wird mittels eines CVD-Verfahrens eine Oxidschicht 107 ausgebildet. Mittels eines Fotolithografieverfahrens wird durch selektives Ätzen der Oxidschicht 113 ein Öffnungsabschnitt 113a ausgebildet. Die Oxidschicht 113 mit dem Öffnungsabschnitt 113a wird beim Ausbilden des Säulenbereichs 4 als Maske verwendet.
  • Unter Verwendung der Oxidschicht 113 als Maske wird dann Bor in den Driftbereich 102 eingebracht. Um den Säulenbereich 4 auszubilden, wird mehrmalige Ionenimplantation durchgeführt, z.B. dreimalige Ionenimplantation. Die Energie jeder Ionenimplantation wird variiert.
  • Zum Beispiel wird der erste Teilabschnitt (tiefere Teilabschnitt) 41 ausgebildet, indem die erste Ionenimplantation mit relativ hoher Energie durchgeführt wird (siehe 3). Der untere Teil 421 des zweiten Teilabschnitts 42 wird ausgebildet, indem die zweite Ionenimplantation mit relativ niedriger Energie durchgeführt wird (siehe 4).
  • Danach wird die dritte Ionenimplantation mit niedriger Energie durchgeführt, um den oberen Teil 422 des zweiten Teilabschnitts 42 auszubilden. Die Energie der dritten Ionenimplantation ist niedriger als diejenige der zweiten Ionenimplantation. Der untere Teil 421 und der obere Teil 422 sind miteinander verbunden, wie in 5 gezeigt.
  • Wie oben beschrieben, wird der Säulenbereich 4 mit mehreren Teilabschnitten ausgebildet. In der Ausführungsform werden die Teilabschnitte 41 und 42 ausgebildet; man kann aber auch mehr als zwei Teilabschnitte ausbilden. Die Reihenfolge der ersten, zweiten und dritten Ionenimplantation ist nicht auf die oben beschriebene Reihenfolge beschränkt. Zum Beispiel kann die Ionenimplantation mit niedriger Energie vor der Ionenimplantation mit hoher Energie durchgeführt werden.
  • Bei der Durchführung der Ionenimplantation findet nahe an der Innenseite des Öffnungsabschnitts 113a Ionenstreuung statt. Die Ionenstreuung verhindert, dass der erste Teilabschnitt 41 und der zweite Teilabschnitt 42 (einschließlich des unteren Teils 421 und des oberen Teils 422) so diffundieren, dass sie eine Kugelform ausbilden. Der erste Teilabschnitt 41 und der zweite Teilabschnitt 42 diffundieren so, dass sie jeweils im Wesentlichen eine Säule ausbilden.
  • Danach wird die Oxidschicht 113 entfernt, und der Graben 104 wird selektiv mittels eines Fotolithografieverfahrens ausgebildet. Die Gate-Oxidschicht 106a wird mittels Wärmeoxidation auf der Innenseite des Grabens 104 ausgebildet.
  • Über der ganzen Oberfläche des Halbleitersubstrats 101 wird Polysilizium ausgebildet, und der Graben 104 wird mit dem Polysilizium gefüllt. Danach wird Ätzen durchgeführt, um das Polysilizium mit Ausnahme des vergrabenen Polysiliziums im Graben 104 zu entfernen. Das vergrabene Polysilizium im Graben 104 bildet die Gate-Elektrode 107A aus.
  • Unter Verwendung der Gate-Elektrode 107A als Maske wird Bor in den Driftbereich 102 eingebracht. Die Gate-Elektrode 107A wirkt als Maske eines Selbstausrichtungsprozesses. Die Ionenimplantation macht den oberen Abschnitt des Driftbereichs 102 des Basis-Bereichs 108 p-leitend. Das heißt, der p-leitende Basis-Bereich 108 wird auf dem Driftbereich 102 ausgebildet.
  • Mittels eines Fotolithografieprozesses wird durch Ionenimplantation selektiv Arsen in den Basis-Bereich 108 eingebracht, und es wird eine Wärmebehandlung durchgeführt. Die Ionenimplantation und Wärmebehandlung machen den oberen peripheren Abschnitt des Basis-Bereichs 108 zu dem n-leitenden Source-Bereich 109. Das heißt, der n-leitende Source-Bereich 109 wird auf dem Basis-Bereich 108 ausgebildet. Der Source-Bereich 109 wird im oberen peripheren Abschnitt des Basis-Bereichs 108 ausgebildet.
  • Mittels eines CVD-Verfahrens wird eine BPSG(Borphosphorsilikatglas)-Schicht als eine Zwischenisolierschicht 110 über dem Halbleitersubstrat 101 ausgebildet. Die Zwischenisolierschicht 110 wird mittels eines Fotolithografieprozesses selektiv geätzt. Wie in 1 gezeigt, wird über dem Basis-Bereich 108 und dem Source-Bereich 109 das Kontaktloch 110a ausgebildet.
  • Über der Oberseite des Halbleitersubstrats 101 wird mittels Sputtern eine Aluminiumschicht ausgebildet. Das Kontaktloch 110a wird mit dem Aluminium gefüllt, und die Source-Elektrode 111 wird auf dem Basis-Bereich 108 und dem Source-Bereich 109 ausgebildet. Die Drain-Elektrode 112 wird auf der Unterseite des Halbleitersubstrats 101 ausgebildet.
  • Die Halbleitervorrichtung 1 dieser Ausführungsform wird wie oben beschrieben hergestellt. Nachfolgend wird der Betrieb der Halbleitervorrichtung 1 der Ausführungsform beschrieben.
  • Wird keine Vorspannung zwischen der Gate-Elektrode und der Source-Elektrode angelegt und wird eine Sperrspannung zwischen der Drain-Elektrode und der Source-Elektrode angelegt, werden Verarmungsbereiche von zwei Übergängen her ausgedehnt. Ein Übergang ist eine Grenze zwischen dem Driftbereich 102 und dem Basis-Bereich 108, und der andere Übergang ist eine Grenze zwischen dem Driftbereich 102 und dem Säulenbereich 4. Zwischen Source und Drain fließt kein Strom. Die Halbleitervorrichtung 100 kommt in den Ausschaltzustand, da die Verarmungsbereiche ausgedehnt werden.
  • Das heißt, eine Grenze zwischen dem Driftbereich 102 und dem Säulenbereich 4 erstreckt sich in Tiefenrichtung. Der Verarmungsbereich zwischen dem Driftbereich 102 und dem Säulenbereich 4 erstreckt sich in Breitenrichtung, und der ganze Säulenbereich 4 und Driftbereich 102 werden verarmt, wenn die Breite des Verarmungsbereichs größer als die in 1 gezeigte Distanz d wird.
  • Wird andererseits eine Vorspannung zwischen der Gate-Elektrode und der Source-Elektrode angelegt, kommt eine Oberfläche des Basis-Bereichs 108 in einen Inversionszustand. Auf Basis einer Spannung zwischen der Drain-Elektrode und der Source-Elektrode fließt ein Strom zwischen der Drain-Elektrode und der Source-Elektrode. Die Halbleitervorrichtung 1 kommt in den Einschaltzustand. Ron (Einschaltwiderstand) hängt vom Widerstand des Driftbereichs 102 ab. Selbst wenn die Fremdatomkonzentration des Driftbereichs 102 vergrößert wird, um einen verminderten Einschaltwiderstand zu erreichen, werden der Driftbereich 102 und der ganze Säulenbereich 4 verarmt, wenn die Distanz d kurz genug ist. Daher wird eine Verschlechterung der Durch schlagspannung (Überschlagspannung) verhindert.
  • Eine durchgezogene Linie von 8 zeigt eine Beziehung zwischen einer elektrischen Feldstärke E und der Tiefe Z. Eine gestrichelte Linie von 8 zeigt eine Beziehung zwischen einer Akzeptorkonzentration NA und der Tiefe Z.
  • In 8 entspricht Z1 der Unterseite des zweiten Teilabschnitts 42, und Z2 entspricht der Unterseite des ersten Teilabschnitts 41. Wie in 8 gezeigt, hat die elektrische Feldstärke E zwei Gipfel bei Z1 und Z2.
  • An der Unterseite des zweiten Teilabschnitts 42 wird ein pn-Übergang ausgebildet. Das heißt, der pn-Übergang wird an der Grenze zwischen dem Driftbereich 102 und dem zweiten Teilabschnitt 42 ausgebildet. Wie in 8 gezeigt, wird ein Konzentrationsgradient der Akzeptorkonzentration NA bei Z1 vergrößert. Die elektrische Feldstärke E wird bei Z1 ebenfalls teilweise vergrößert.
  • Das heißt, da der Säulenbereich 4 in zwei Bereiche geteilt ist, enthält die Halbleitervorrichtung 1 einen Abschnitt, in dem die elektrische Feldstärke E teilweise vergrößert wird, wenn die Sperrspannung angelegt wird.
  • Dadurch findet ein Lawinendurchschlag vorzugsweise im Säulenbereich 4 statt. Ein im Säulenbereich 4 erzeugter Lawinenstrom fließt über den Basis-Bereich 108 direkt zum Source-Kontakt.
  • Es wird nun die Beziehung zwischen dem Konzentrationsgradienten und dem elektrischen Feld beschrieben. Der verarmte p-leitende Bereich hat eine negative Ladung, und der verarmte n-leitende Bereich hat eine positive Ladung. Wie in 9 gezeigt, wird das elektrische Feld Epn vom n-leitenden Bereich zum p-leitenden Bereich am pn-Übergang ausgebildet.
  • An den pn-Übergängen gibt es eine Spannungsdifferenz Vbi, die einem eingebauten Potential entspricht. Zum Beispiel ist die Spannungsdifferenz Vbi gleich 0,7 bis 0,8 V. Das elektrische Feld rund um den pn-Übergang kann gefunden werden, indem die Poisson-Gleichung unter der oben beschriebenen Bedingung gelöst wird.
  • Unter der Voraussetzung, dass die Fremdatomkonzentration (Akzeptorkonzentration: NA, Donatorkonzentration: ND) NA = ND = 2·1016 cm-3 ist, wird die maximale elektrische Feldstärke Epn gleich oder kleiner als 5·104 V/cm. Die oben beschriebene Fremdatomkonzentration ist ein Beispiel für die typische Fremdatomkonzentration der Halbleitervorrichtung mit der SJ-Struktur.
  • Das heißt, wenn als Folge des geteilten Säulenbereichs der pn-Übergang ausgebildet wird, wird das elektrische Feld Epn zu der Spannung Eext hinzuaddiert, die in Tiefenrichtung an die Halbleitervorrichtung angelegt wird.
  • Eine kritische Spannung der Halbleitervorrichtung mit der Fremdatomkonzentration von NA = ND = 2·1016 cm-3 ist ungefähr 3·105 V/cm. Daher ist der Einfluss von Epn auf das ganze elektrische Feld bedeutsam.
  • Beispiel für Bedingung zum Ausbilden des Säulenbereichs 4
  • Eine Bedingung zum Ausbilden des Säulenbereichs wird nachfolgend als ein Beispiel beschrieben. 10 zeigt eine Tabelle der Dosismenge des Säulenbereichs, Überschlagspannungskennwerte und einen Überschlagspannungs-Definitionspunkt. Reihe A und B der in 10 gezeigten Tabelle entsprechen der ersten Ausführungsform, und Reihe C entspricht einem Vergleichsbeispiel.
  • Bei der Bewertung der in der Tabelle von 10 gezeigten Bedingungen wird die Halbleitervorrichtung wie folgt vorausgesetzt. Die Größe der Zelle ist 4 μm, und die Breite des Öffnungsabschnitts 113a ist 1 μm. Der Öffnungsabschnitt 113a wird in der Oxidschicht 113 ausgebildet, um den Säulenbereich 4 auszubilden (siehe 2 bis 4). Die gesamte Dosismenge des Säulenbereichs ist 1,2·1013 cm-2.
  • In der in 10 gezeigten Tabelle stellt Reihe A eine Bedingung dar, um den in 1 gezeigten Säulenbereich 4 auszubilden. Es wird dreimalige Ionenimplantation durchgeführt. Die Dosismenge von Bor ist 4·1012 Atome/cm2 bei jeder Ionenimplantation. Die Energie der ersten Ionenimplantation ist 1500 keV. Die erste Ionenimplantation bildet den ersten Teilabschnitt 41 aus. Die Energie der zweiten Ionenimplantation ist 500 keV. Die zweite Ionenimplantation bildet den unteren Teil 421 des zweiten Teilabschnitts 42 aus. Die Energie der dritten Ionenimplantation ist 200 keV. Die dritte Ionenimplantation bildet den oberen Teil 422 des zweiten Teilabschnitts 42 aus. In Übereinstimmung mit den Ionenimplantationen wird die Fremdatomkonzentration des Säulenbereichs 4 (41, 421, 422) gleich 8·1016 cm-3. Die Tiefe der Unterseite des ersten Teilabschnitts 41, das heißt, die Tiefe des Säulenbereichs 4, ist in diesem Beispiel ungefähr 3 μm.
  • In der in 10 gezeigten Tabelle stellt Reihe B eine Bedingung dar, um einen Säulenbereich 4 auszubilden, der den oberen Teil 422 des zweiten Teilabschnitts 42 nicht aufweist. Das heißt, der erste Teilabschnitt 41 und der untere Teil 421 des zweiten Teilabschnitts 42 werden ausgebildet; jedoch wird der obere Teil 422 des zweiten Teilabschnitts 42 nicht ausgebildet. Daher wird zweimalige Ionenimplantation durchgeführt. Die Dosismenge von Bor ist 6·1012 Atome/cm2 bei jeder Ionenimplantation. Die Energie der ersten Ionenimplantation ist 1500 keV. Die erste Ionenimplantation bildet den ersten Teilabschnitt 41 aus. Die Energie der zweiten Ionenimplantation ist 500 keV. Die zweite Ionenimplantation bildet den zweiten Teilabschnitt 42 aus. In Übereinstimmung mit den Ionenimplantationen wird die Fremdatomkonzentration des Säulenbereichs 4 (41, 421) gleich 1,2·1017 cm-3.
  • In der in 10 gezeigten Tabelle stellt Reihe C eine Bedingung dar, um den Säulenbereich des Vergleichsbeispiels auszubilden. Im Vergleichsbeispiel ist der Säulenbereich nicht geteilt. Das heißt, der erste Teilabschnitt 41 und der zweite Teilabschnitt 42 sind miteinander verbunden. Im Vergleichsbeispiel wird viermalige Ionenimplantation durchgeführt. Die Dosismenge von Bor ist 3·1012 Atome/cm2 bei jeder Ionenimplantation. Die Energie der ersten Ionenimplantation ist 1500 keV. Die erste Ionenimplantation bildet den ersten Teilabschnitt 41 aus. Die Energie der zweiten Ionenimplantation ist 1000 keV. Die zweite Ionenimplantation bildet einen Verbindungsabschnitt aus, der den ersten Teilabschnitt 41 und den zweiten Teilabschnitt 42 miteinander verbindet. Die Energie der dritten Ionenimplantation ist 500 keV. Die dritte Ionenimplantation bildet den unteren Teil 421 des zweiten Teilabschnitts 42 aus. Die Energie der vierten Ionenimplantation ist 200 keV. Die vierte Ionenimplantation bildet den oberen Teil 422 des zweiten Teilabschnitts 42 aus. Im Vergleichsbeispiel ist die Fremdatomkonzentration des ganzen Säulenbereichs 4 gleichförmig gemacht. Die Fremdatomkonzentration des Säulenbereichs 4 des Vergleichsbeispiels ist 6·1016 cm-3.
  • Die Überschlagspannung der Halbleitervorrichtung der ersten Ausführungsform ist 73 V oder 78 V, wie in Reihe A und B von 10 gezeigt. Das heißt, die Überschlagspannung ist im Wesentlichen dieselbe wie die des Vergleichsbeispiels, die in Reihe C von 10 gezeigt ist.
  • Wie in Reihe A und B von 10 gezeigt, liegt der Überschlagspannungs-Definitionspunkt im Säulenbereich, wenn der Säulenbereich geteilt ist. Genauer liegt der Überschlagspannungs-Definitionspunkt am pn-Übergang auf der Unterseite des zweiten Teilabschnitt 42. Daher fließt der Lawinenstrom im Säulenbereich, wenn der Säulenbereich geteilt ist, und die Gate-Oxidschicht 106A wird nicht beschädigt.
  • Andererseits, wenn der Säulenbereich nicht geteilt ist, wie in Reihe C von 10 gezeigt, liegt der Überschlagspannungs-Definitionspunkt an der Unterseite des Graben-Gate (dieser Ort entspricht der Unterseite des Grabens 104 von 1). Daher fließt der Lawinenstrom nahe an der Gate-Oxidschicht 106A, und die Gate-Oxidschicht 106A kann wegen des Lawinenstroms beschädigt werden.
  • In Übereinstimmung mit der Halbleitervorrichtung 1 der ersten Ausführungsform hat die Halbleitervorrichtung 1 eine SJ-Struktur, die den im Driftbereich 102 unter dem Basis-Bereich 108 ausgebildeten Säulenbereich 4 aufweist. Der Kompromiss zwischen der Durchschlagspannung und dem Einschaltwiderstand wird gegenüber jenem des konventionellen Leistungs-MOSFET verbessert. Das heißt, die Überschlagspannungskennwerte werden nicht verschlechtert, und der Einschaltwiderstand kann vermindert werden.
  • In dieser Ausführungsform ist der Säulenbereich 4 in mehrere Teilabschnitte 41 und 42 geteilt. Daher wird die elektrische Feldstärke teilweise vergrößert, wenn die Sperrspannung angelegt wird. Der Lawinendurchschlag findet bevorzugt im Säulenbereich 4 statt. Der im Säulenbereich 4 erzeugte Lawinenstrom fließt über den Basis-Bereich 108 direkt zum Source-Kontakt. Der Lawinenstrom wird nicht nahe an der Gate-Elektrode 107A (das heißt, einem Abschnitt entlang des Grabens 104 des Basis-Bereichs 108) konzentriert. Daher kann elektrische Beanspruchung der Halbleitervorrichtung 1, wie z.B. Lochimplantation in die Gate-Oxidschicht 106A, vermieden werden. Die Beschädigung der Gate-Oxidschicht 106A kann vermieden werden.
  • Die Unterseite des Teilabschnitts, der im flachsten Abschnitt ausgebildet ist, liegt tiefer als die Unterseite der Gate-Elektrode 107A. Wird die Sperrspannung an die Halbleitervorrichtung 1 angelegt, ist der Abschnitt, in dem die elektrische Feldstärke teilweise vergrößert ist, von der Unterseite des Grabens 104 getrennt. Der im Säulenbereich 4 fließende Lawinenstrom fließt nicht nahe an der Gate-Elektrode 107A.
  • Insbesondere ist die Erfindung noch wirksamer, wenn der Teilabschnitt eine höhere Fremdatomkonzentration hat. In dem in Reihe B von 10 gezeigten Beispiel gibt es wenig Einfluss auf die Gate-Oxidschicht, selbst wenn ein sich wiederholender Lawinenumschalttest bei hoher Temperatur (150 Grad Celsius) durchgeführt wird, und der Kennwert Kapazität gegen Spannung des Gate-Oxides wird nicht verschoben.
  • Die Ionenstreuung findet nahe an der Innenseite des Öffnungsabschnitts 113a statt. Die geradlinigen Grenzen können zwischen dem Driftbereich 102 und jedem der ersten und zweiten Teilabschnitte 41 und 42 (einschließlich des unteren Teils 421 und des oberen Teils 422) ausgebildet werden.
  • In der ersten Ausführungsform ist der Säulenbereich 4 in zwei Teilabschnitte geteilt. Der Säulenbereich 4 kann aber auch in mehr als zwei Teilabschnitte geteilt sein.
  • Die ersten und zweiten Teilabschnitte 41 und 42 können wie eine Säule geformt sein, wie in 11 gezeigt, oder sie können wie eine Wand geformt sein, die einen parallel zur Oberseite des Halbleitersubstrats 101 verlaufenden Abschnitt aufweist, wie in 12 gezeigt.
  • Weiteres Beispiel für die erste Ausführungsform
  • 13 zeigt ein weiteres Beispiel für eine Halbleitervorrichtung 10 der ersten Ausführungsform.
  • Die Halbleitervorrichtung 10 unterscheidet sich von der Halbleitervorrichtung 1 darin, dass sie einen Graben 103 im zentralen Abschnitt des Basis-Bereichs 108 hat und die Source-Elektrode im Graben 103 ausgebildet ist. Die übrigen Strukturen sind dieselben wie bei der in 1 gezeigten Halbleitervorrichtung 1. Beschreibungen derselben Strukturen der Halbleitervorrichtung 1 sind weggelassen.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung 10 unterscheidet sich etwas von dem Verfahren zur Herstellung der Halbleitervorrichtung 1. Der Unterschied wird nachfolgend beschrieben.
  • Wie in 2 gezeigt, wird die Oxidschicht 113 mit der Öffnung 113a im Driftbereich 102 ausgebildet. Vor dem Ausbilden des Säulenbereichs 4 wird der Graben 103 unter Verwendung der Oxidschicht 113 als Maske durch Ätzen ausgebildet.
  • Danach wird der Säulenbereich 4 unter Verwendung der Oxidschicht 113 als Maske durch eine Ionenimplantation über den Graben 103 ausgebildet. Die Source-Elektrode 111 wird so ausgebildet, dass sie den Graben 103 füllt.
  • In diesem Beispiel werden dieselben Vorteile wie in der ersten Ausführungsform erzielt. Und da der Graben 103 im Basis-Bereich 108 ausgebildet wird, kann der Säulenbereich 4 in einem tieferen Abschnitt ausgebildet werden, selbst wenn die Energien der Ionenimplantationen dieselben wie in der ersten Ausführungsform sind.
  • Zweite Ausführungsform
  • In der ersten Ausführungsform ist der Säulenbereich in mehrere Teilabschnitte geteilt. Dadurch wird die elektrische Feldstärke teilweise vergrößert. In der zweiten Ausführungsform wird eine Fremdatomkonzentration des Säulenbereichs gesteuert. Im Säulenbereich wird mindestens ein Abschnitt mit hoher Fremdatomkonzentration ausgebildet. Der Abschnitt mit hoher Fremdatomkonzentration bedeutet einen Abschnitt, der eine höhere Fremdatomkonzentration als die mittlere Fremdatomkonzentration des Säulenbereichs hat. In der zweiten Ausführungsform wird die elektrische Feldstärke wegen des Abschnitts mit hoher Fremdatomkonzentration teilweise vergrößert.
  • Wie in 14 gezeigt, unterscheidet sich eine Halbleitervorrichtung 2 der zweiten Ausführungsform von der Halbleitervorrichtung 1 in einem Säulenbereich 40. Die übrigen Strukturen sind dieselben wie bei der Halbleitervorrichtung 1. Beschreibungen derselben Strukturen der Halbleitervorrichtung 1 sind weggelassen.
  • Wie in 14 gezeigt, weist der Säulenbereich 40 der Halbleitervorrichtung 2 einen ersten Abschnitt 43, einen zweiten Abschnitt 44, einen dritten Abschnitt 45 und einen vierten Abschnitt 46 auf. Der erste Abschnitt 43 ist der tiefste Abschnitt, und der vierte Abschnitt 46 ist der flachste Abschnitt. Diese Abschnitte werden durch viermalige Durchführung von Ionenimplantation ausgebildet.
  • In der zweiten Ausführungsform hat mindestens einer von vier Abschnitten (ein erster Abschnitt 43, ein zweiter Abschnitt 44, ein dritter Abschnitt 45 und ein vierter Abschnitt 46) eine höhere Fremdatomkonzentration als jene der anderen Abschnitte. Dadurch weist der Säulenbereich 40 den Abschnitt mit hoher Fremdatomkonzentration auf.
  • Der Abschnitt mit hoher Fremdatomkonzentration wird tiefer als die Unterseite des Grabens 104 ausgebildet. In dieser Ausführungsform hat der zweite Abschnitt 44 die höhere Fremdatomkonzentration.
  • Eine durchgezogene Linie von 15 zeigt eine Beziehung zwischen einer elektrischen Feldstärke E und der Tiefe Z, wenn die Sperrspannung angelegt wird. Eine gestrichelte Linie von 15 zeigt eine Beziehung zwischen einer Akzeptorkonzentration NA und der Tiefe Z, wenn die Sperrspannung angelegt wird.
  • In 15 entspricht Z3 der Grenze zwischen dem ersten Teilabschnitt 43 und dem zweiten Teilabschnitt 44, und Z4 entspricht der Unterseite des ersten Abschnitts 43. Wie in 15 gezeigt, hat die elektrische Feldstärke E zwei Gipfel bei Z3 und Z4. Die elektrische Feldstärke von Z3 ist höher als jene von Z4.
  • Daher wird die elektrische Feldstärke teilweise vergrößert, wenn die Sperrspannung angelegt wird. Der Lawinendurchschlag findet bevorzugt im Säulenbereich 40 statt. Der im Säulenbereich 40 erzeugte Lawinenstrom fließt über den Basis-Bereich 108 direkt zum Source-Kontakt. Der Lawinenstrom wird nicht nahe an der Gate-Elektrode 107A konzentriert. Die Gate-Oxidschicht 106A wird nicht beschädigt.
  • Eine Bedingung zum Ausbilden des Säulenbereichs 40 wird nachfolgend beschrieben. 16 zeigt eine Tabelle der Dosismenge des Säulenbereichs 40, Überschlagspannungskennwerte und einen Überschlagspannungs-Definitionspunkt der zweiten Ausführungsform.
  • Reihe A der in 16 gezeigten Tabelle entspricht dem Fall, dass der zweite Abschnitt 44 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Dosismenge des zweiten Abschnitts ist 4·1012 Atome/cm2, und die Dosismengen der anderen Abschnitte (des ersten Abschnitts 43, des dritten Abschnitts 45 und des vierten Abschnitts 46) sind 2·1012 Atome/cm2. Die Fremdatomkonzentration des Abschnitts mit hoher Fremdatomkonzentration wird 8·1016 cm-3.
  • Reihe B der Tabelle entspricht dem Fall, dass der dritte Abschnitt 45 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Dosismenge des dritten Abschnitts 45 ist 4·1012 Atome/cm2, und die Dosismengen der anderen Abschnitte (des ersten Abschnitts 43, des zweiten Abschnitts 44 und des vierten Abschnitts 46) sind 2·1012 Atome/cm2. Die Fremdatomkonzentration des Abschnitts mit hoher Fremdatomkonzentration wird 8·1016 cm-3.
  • Reihe C der Tabelle entspricht dem Fall, dass der erste Abschnitt 43 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Dosismenge des ersten Abschnitts 43 ist 4·1012 Atome/cm2, und die Dosismengen der anderen Abschnitte (des zweiten Abschnitts 44, des dritten Abschnitts 45 und des vierten Abschnitts 46) sind 2·1012 Atome/cm2. Wenn der erste Abschnitt 43 die höhere Fremdatomkonzentration als die anderen Abschnitte aufweist, weist die Unterseite des Säulenbereichs 40 den Abschnitt mit höherer Fremdatomkonzentration auf. Die Fremdatomkonzentration des Abschnitts mit höherer Fremdatomkonzentration wird 8·1016 cm-3.
  • Reihe D der Tabelle entspricht dem Fall, dass der Abschnitt mit hoher Fremdatomkonzentration nicht ausgebildet wird. Die Dosismengen der vier Abschnitte (des ersten Abschnitts 43, des zweiten Abschnitts 44, des dritten Abschnitts 45 und des vierten Abschnitts 46) sind dieselben; zum Beispiel ist die Dosismenge jedes Abschnitts gleich 2·1012 Atome/cm2. In dem in Reihe D gezeigten Beispiel ist die mittlere Fremdatomkonzentration des Säulenbereichs 4 gleich 4·1016 cm-3.
  • Bei der in der Tabelle von 16 gezeigten Halbleitervorrichtung ist die Größe der Zelle gleich 4 μm, und die Breite des Öffnungsabschnitts 113a ist gleich 1 μm. Der Öffnungsabschnitt 113a wird in der Oxidschicht 113 ausgebildet, um den Säulenbereich 40 auszubilden. Die gesamte Dosismenge des Säulenbereichs ist 1,2·1013 cm-2.
  • Wie in der Tabelle von 16 gezeigt, wird viermalige Ionenimplantation durchgeführt. Die Energie der ersten Ionenimplantation ist 1500 keV. Die erste Ionenimplantation bildet den ersten Abschnitt 43 aus. Die Energie der zweiten Ionenimplantation ist 1000 keV. Die zweite Ionenimplantation bildet den zweiten Abschnitt 44 aus. Die Energie der dritten Ionenimplantation ist 500 keV. Die dritte Ionenimplantation bildet den dritten Abschnitt 45 aus. Die Energie der vierten Ionenimplantation ist 200 keV. Die vierte Ionenimplantation bildet den vierten Teilabschnitt 46 aus. Die Unterseite des Säulenbereichs 40 wird in 3 μm Tiefe ausgebildet.
  • Die Überschlagspannung der Halbleitervorrichtung ist 69 V, wenn der zweite Abschnitt 43 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Überschlagspannung der Halbleitervorrichtung ist 73 V, wenn der dritte Abschnitt 43 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Überschlagspannung der Halbleitervorrichtung ist 76 V, wenn der erste Abschnitt 43 der Abschnitt mit hoher Fremdatomkonzentration ist. Die Überschlagspannung ist im Wesentlichen dieselbe wie wenn der Abschnitt mit hoher Fremdatomkonzentration nicht ausgebildet ist.
  • Wie in 16 gezeigt, liegt der Überschlagspannungs-Definitionspunkt im Säulenbereich 40, wenn der Abschnitt mit hoher Fremdatomkonzentration ausgebildet ist. Genauer liegt der Überschlagspannungs-Definitionspunkt an der Unterseite des Abschnitts mit hoher Fremdatomkonzentration. Daher fließt der Lawinenstrom im Säulenbereich 40, und die Gate-Oxidschicht 106A wird nicht beschädigt.
  • In den in Reihe A, B und C von 16 gezeigten Beispielen gibt es wenig Einfluss auf die Gate-Oxidschicht, selbst wenn ein sich wiederholender Lawinenumschalttest bei hoher Temperatur (150 Grad Celsius) durchgeführt wird, und der Kennwert Kapazität gegen Spannung des Gate-Oxides wird nicht verschoben.
  • Andererseits, wenn der Abschnitt mit hoher Fremdatomkonzentration nicht ausgebildet ist, liegt der Überschlagspannungs-Definitionspunkt an der Unterseite des Graben-Gate. Daher fließt der Lawinenstrom nahe an der Gate-Oxidschicht 106A, und die Gate-Oxidschicht 106A kann wegen des Lawinenstroms beschädigt werden.
  • In Übereinstimmung mit der Halbleitervorrichtung 2 der zweiten Ausführungsform hat die Halbleitervorrichtung 2 eine SJ-Struktur, die den im Driftbereich 102 unter dem Basis-Bereich 108 ausgebildeten Säulenbereich 4 aufweist. Der Kompromiss zwischen der Durchschlagspannung und dem Einschaltwiderstand wird verbessert. Das heißt, die Überschlagspannungskennwerte werden nicht verschlechtert, und der Einschaltwiderstand kann vermindert werden.
  • In dieser Ausführungsform wird der Abschnitt mit hoher Fremdatomkonzentration ausgebildet. Daher wird die elektrische Feldstärke teilweise vergrößert, wenn die Sperrspannung angelegt wird. Der Lawinendurchschlag findet bevorzugt im Säulenbereich 40 statt. Der im Säulenbereich 40 erzeugte Lawinenstrom fließt über den Basis-Bereich 108 direkt zum Source-Kontakt. Der Lawinenstrom wird nicht nahe an der Gate-Elektrode 107A (das heißt, einem Abschnitt entlang des Grabens 104 des Basis-Bereichs 108) konzentriert. Die Beschädigung der Gate-Oxidschicht 106A kann vermieden werden.
  • Die Unterseite des Abschnitts mit hoher Fremdatomkonzentration liegt tiefer als die Unterseite der Gate-Elektrode 107A. Wird die Sperrspannung an die Halbleitervorrichtung 2 angelegt, ist der Abschnitt, in dem die elektrische Feldstärke teilweise vergrößert ist, von der Unterseite des Grabens 104 getrennt. Der im Säulenbereich 4 fließende Lawinenstrom fließt nicht nahe an der Gate-Elektrode 107A.
  • In der zweiten Ausführungsform wird nur ein Abschnitt mit hoher Fremdatomkonzentration ausgebildet. Man kann aber auch mehrere Abschnitte mit hoher Fremdatomkonzentration ausbilden.
  • Weiterhin kann man die erste Ausführungsform mit der zweiten Ausführungsform kombinieren. Der Säulenbereich wird in mehrere Teilabschnitte geteilt, und einer der Teilabschnitte kann eine hohe Fremdatomkonzentration aufweisen. Zum Beispiel kann der untere Teil 421 des zweiten Teilabschnitts 42 (siehe 1) den Bereich mit hoher Fremdatomkonzentration aufweisen. In diesem Fall ist eine Dosismenge von Bor des unteren Teils 422 größer als jene des oberen Teils 421.
  • Weiterhin kann in der zweiten Ausführungsform der in 13 gezeigte Graben ausgebildet werden.
  • In den obigen Ausführungsformen ist ein n-leitender MOSFET beschrieben. Auch wenn der Leitfähigkeitstyp umgekehrt wird, sind die Ausführungsformen erhältlich, indem der Leitfähigkeitstyp jedes Bereichs umgekehrt wird.
  • Wie in 10 und 16 gezeigt, sind die geringen Unterschiede der Überschlagspannungen zwischen den Ausführungsformen und dem konventionellen Leistungs-MOSFET gezeigt. Die geringen Unterschiede sind verglichen mit den durch die SJ-Struktur bewirkten Verbesserungen der Überschlagspannung und des Einschaltwiderstands winzig.
  • Die vorliegende Erfindung ist ersichtlich nicht auf die obige Ausführungsform beschränkt, die modifiziert und abgeändert werden kann, ohne den Schutzbereich und Geist der Erfindung zu verlassen.

Claims (17)

  1. Halbleitervorrichtung, die Folgendes aufweist: eine Gate-Elektrode, eine Gate-Isolierschicht, einen Driftbereich von einem ersten Leitfähigkeitstyp, der über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp ausgebildet ist, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp, der über dem Driftbereich ausgebildet ist, einen Source-Bereich von dem ersten Leitfähigkeitstyp, der auf dem Basis-Bereich ausgebildet ist, und einen Säulenbereich, der in dem Driftbereich unter dem Basis-Bereich ausgebildet ist, wobei der Säulenbereich in Tiefenrichtung in mehrere Teilabschnitte geteilt ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der sich die Gate-Elektrode von dem Basis-Bereich zu dem Driftbereich erstreckt und die Gate-Elektrode in einem im Driftbereich ausgebildeten Graben ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 2, bei der eine Unterseite des Teilabschnitts, der in einem flachsten Abschnitt ausgebildet ist, tiefer als eine Unterseite des Grabens liegt.
  4. Halbleitervorrichtung nach Anspruch 1, bei der mindestens ein Teil mindestens eines der Teilabschnitte die doppelte Fremdatomkonzentration einer mittleren Fremdatomkonzentration der Teilabschnitte oder mehr aufweist.
  5. Halbleitervorrichtung nach Anspruch 2, bei der mindestens ein Teil mindestens eines der Teilabschnitte die doppelte Fremdatomkonzentration einer mittleren Fremdatomkonzentration der Teilabschnitte oder mehr aufweist und der Teil mit der höheren Fremdatomkonzentration tiefer als eine Unterseite des Grabens ausgebildet ist.
  6. Halbleitervorrichtung nach Anspruch 4, bei der der Teil mit der höheren Fremdatomkonzentration mindestens eine Unterseite der Teilabschnitte umfasst.
  7. Halbleitervorrichtung, die Folgendes aufweist: eine Gate-Elektrode, eine Gate-Isolierschicht, einen Driftbereich von einem ersten Leitfähigkeitstyp, der über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp ausgebildet ist, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp, der über dem Driftbereich ausgebildet ist, einen Source-Bereich von dem ersten Leitfähigkeitstyp, der auf dem Basis-Bereich ausgebildet ist, und einen Säulenbereich, der in dem Driftbereich unter dem Basis-Bereich ausgebildet ist, wobei der Säulenbereich mindestens einen Abschnitt aufweist, der die doppelte Fremdatomkonzentration einer mittleren Fremdatomkonzentration des Säulenbereichs oder mehr aufweist.
  8. Halbleitervorrichtung nach Anspruch 7, bei der sich die Gate-Elektrode von dem Basis-Bereich zu dem Driftbereich erstreckt und die Gate-Elektrode in einem im Driftbereich ausgebildeten Graben ausgebildet ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei der der Abschnitt mit der höheren Fremdatomkonzentration tiefer als eine Unterseite des Grabens liegt.
  10. Halbleitervorrichtung nach Anspruch 7, bei der der Teil mit der höheren Fremdatomkonzentration eine Unterseite des Säulenbereichs umfasst.
  11. Halbleitervorrichtung nach Anspruch 1, die weiterhin einen im Basis-Bereich ausgebildeten Graben aufweist und bei der der Säulenbereich unter dem Graben ausgebildet ist.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung, welches Folgendes umfasst: einen Driftbereich von einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp auszubilden, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp über dem Driftbereich auszubilden, eine Gate-Isolierschicht auszubilden, eine Gate-Elektrode auf der Gate-Isolierschicht auszubilden, einen Source-Bereich von dem ersten Leitfähigkeitstyp auf dem Basis-Bereich auszubilden, einen ersten Teilabschnitt eines Säulenbereichs in dem Driftbereich unter dem Basis-Bereich auszubilden, und einen zweiten Teilabschnitt des Säulenbereichs in dem Driftbereich unter dem Basis-Bereich auszubilden.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung, nach Anspruch 12, bei dem der erste Teilabschnitt durch eine erste Ionenimplantation ausgebildet wird, der zweite Teilabschnitt durch eine zweite Ionenimplantation ausgebildet wird und die Energien der ersten Ionenimplantation und der zweiten Ionenimplantation verschieden sind.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, welches Folgendes umfasst: einen Driftbereich von einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat von dem ersten Leitfähigkeitstyp auszubilden, einen Basis-Bereich von einem zweiten Leitfähigkeitstyp über dem Driftbereich auszubilden, eine Gate-Isolierschicht auszubilden, eine Gate-Elektrode auf der Gate-Isolierschicht auszubilden, einen Source-Bereich von dem ersten Leitfähigkeitstyp auf dem Basis-Bereich auszubilden, einen Säulenbereich in dem Driftbereich unter dem Basis-Bereich auszubilden, und einen Abschnitt mit hoher Fremdatomkonzentration in dem Säulenbereich auszubilden, wobei der Abschnitt mit hoher Fremdatomkonzentration die doppelte Fremdatomkonzentration einer mittleren Fremdatomkonzentration des Säulenbereichs oder mehr aufweist.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, nach Anspruch 14, bei dem der Säulenbereich durch mehrfache Ionenimplantationen ausgebildet wird und eine Dosismenge mindestens einer der Ionenimplantationen verglichen mit einer mittleren Dosismenge von anderen Ionenimplantationen zum Ausbilden des Säulenbereichs vergrößert wird.
  16. Verfahren zur Herstellung einer Halbleitervorrichtung, nach Anspruch 15, bei dem die Ionenimplantation unter Verwendung einer Maske durchgeführt wird, die eine Öffnung aufweist, die dem Säulenbereich entspricht.
  17. Verfahren zur Herstellung einer Halbleitervorrichtung, nach Anspruch 14, bei der weiterhin ein Graben im Basis-Bereich ausgebildet wird und bei der der Säulenbereich durch eine Ionenimplantation über den im Basis-Bereich ausgebildeten Graben ausgebildet wird.
DE102004058021A 2003-12-25 2004-12-01 Halbleitervorrichtung und Verfahren zu deren Herstellung Withdrawn DE102004058021A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003430603A JP4813762B2 (ja) 2003-12-25 2003-12-25 半導体装置及びその製造方法
JP2003-430603 2003-12-25

Publications (1)

Publication Number Publication Date
DE102004058021A1 true DE102004058021A1 (de) 2005-07-28

Family

ID=34697623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004058021A Withdrawn DE102004058021A1 (de) 2003-12-25 2004-12-01 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (2) US7345337B2 (de)
JP (1) JP4813762B2 (de)
CN (1) CN100385679C (de)
DE (1) DE102004058021A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012211221B4 (de) 2011-06-29 2020-07-02 Toyota Jidosha Kabushiki Kaisha Siliciumcarbid-Halbleitervorrichtung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074671B2 (ja) * 2005-04-28 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP5015488B2 (ja) * 2005-09-07 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置
US20080197381A1 (en) * 2007-02-15 2008-08-21 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP5196980B2 (ja) 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP5317560B2 (ja) * 2008-07-16 2013-10-16 株式会社東芝 電力用半導体装置
JP4791572B2 (ja) * 2009-12-21 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
CN101789435B (zh) * 2009-12-24 2011-11-16 中国科学院上海微系统与信息技术研究所 一种基于垂直栅soi cmos器件的超结结构及其制作方法
JP2010283368A (ja) * 2010-07-26 2010-12-16 Renesas Electronics Corp 半導体装置の製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
CN102157382A (zh) * 2011-03-09 2011-08-17 无锡邦普氿顺微电子有限公司 一种超结形成方法
CN102254804A (zh) * 2011-08-08 2011-11-23 上海宏力半导体制造有限公司 沟槽型功率mos晶体管的制备方法
CN103035677B (zh) * 2011-09-30 2015-08-19 上海华虹宏力半导体制造有限公司 超级结结构、超级结mos晶体管及其制造方法
EP2602829A1 (de) * 2011-12-07 2013-06-12 Nxp B.V. Trench-Gate-RESURF-Halbleitervorrichtung und Herstellungsverfahren
US20150171169A1 (en) * 2012-05-31 2015-06-18 National Institute Of Advanced Industrial Science And Technology Semiconductor device
CN103633116B (zh) * 2012-08-20 2017-02-15 朱江 一种电荷补偿结构半导体晶片及其制备方法
JP5961563B2 (ja) 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
JP6168513B2 (ja) * 2013-05-13 2017-07-26 ローム株式会社 半導体装置およびその製造方法
JP2017045911A (ja) 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017183419A (ja) * 2016-03-29 2017-10-05 ローム株式会社 半導体装置
CN108292679B (zh) * 2016-03-31 2020-12-22 新电元工业株式会社 功率半导体装置以及功率半导体装置的制造方法
JP7052330B2 (ja) * 2017-12-13 2022-04-12 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
CN113808945A (zh) * 2020-06-12 2021-12-17 芯恩（青岛）集成电路有限公司 超结功率器件及其制备方法
CN113808943A (zh) * 2020-06-12 2021-12-17 芯恩（青岛）集成电路有限公司 超结功率器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
WO1997007548A1 (en) * 1995-08-21 1997-02-27 Siliconix Incorporated Low voltage short channel trench dmos transistor
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP3221489B2 (ja) * 1999-03-26 2001-10-22 サンケン電気株式会社 絶縁ゲート型電界効果トランジスタ
JP4816834B2 (ja) * 1999-05-21 2011-11-16 日産自動車株式会社 半導体装置
US6593619B1 (en) * 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP4965756B2 (ja) 2000-04-12 2012-07-04 株式会社東芝 半導体装置
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
DE10024480B4 (de) 2000-05-18 2006-02-16 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
DE10061528C1 (de) 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10120656C2 (de) 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
JP2003086800A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置及びその製造方法
JP3652322B2 (ja) 2002-04-30 2005-05-25 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔとその製造方法
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012211221B4 (de) 2011-06-29 2020-07-02 Toyota Jidosha Kabushiki Kaisha Siliciumcarbid-Halbleitervorrichtung

Also Published As

Publication number Publication date
US7345337B2 (en) 2008-03-18
JP2005191268A (ja) 2005-07-14
US20050139909A1 (en) 2005-06-30
CN1638144A (zh) 2005-07-13
JP4813762B2 (ja) 2011-11-09
US7361953B2 (en) 2008-04-22
CN100385679C (zh) 2008-04-30
US20060108634A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10004548B4 (de) Trench-IGBT
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
WO1999023703A9 (de) Hochspannungsfeste randstruktur für halbleiterbauelemente
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE112009005299T5 (de) Halbleitervorrichtung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
DE102014013947A1 (de) Halbleiterbauelement
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee